JPH04342133A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04342133A JPH04342133A JP14250991A JP14250991A JPH04342133A JP H04342133 A JPH04342133 A JP H04342133A JP 14250991 A JP14250991 A JP 14250991A JP 14250991 A JP14250991 A JP 14250991A JP H04342133 A JPH04342133 A JP H04342133A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- etching
- metal wiring
- resist pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 238000001039 wet etching Methods 0.000 claims abstract description 7
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 6
- 229910052751 metal Inorganic materials 0.000 claims description 69
- 239000002184 metal Substances 0.000 claims description 69
- 239000011229 interlayer Substances 0.000 claims description 57
- 238000005530 etching Methods 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 21
- 238000001312 dry etching Methods 0.000 claims description 19
- 238000000206 photolithography Methods 0.000 claims description 8
- 238000009499 grossing Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 13
- 239000007795 chemical reaction product Substances 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052681 coesite Inorganic materials 0.000 description 5
- 229910052906 cristobalite Inorganic materials 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 229910052682 stishovite Inorganic materials 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 229910052905 tridymite Inorganic materials 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 229910018125 Al-Si Inorganic materials 0.000 description 2
- 229910018520 Al—Si Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- IRPGOXJVTQTAAN-UHFFFAOYSA-N 2,2,3,3,3-pentafluoropropanal Chemical compound FC(F)(F)C(F)(F)C=O IRPGOXJVTQTAAN-UHFFFAOYSA-N 0.000 description 1
- KLZUFWVZNOTSEM-UHFFFAOYSA-K Aluminum fluoride Inorganic materials F[Al](F)F KLZUFWVZNOTSEM-UHFFFAOYSA-K 0.000 description 1
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 229910018594 Si-Cu Inorganic materials 0.000 description 1
- 229910008465 Si—Cu Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にメタル配線を形成する工程に特徴をもつ製造
方法と、メタル配線上の層間絶縁膜にスルーホールを形
成する工程に特徴をもつ製造方法に関するものである。
関し、特にメタル配線を形成する工程に特徴をもつ製造
方法と、メタル配線上の層間絶縁膜にスルーホールを形
成する工程に特徴をもつ製造方法に関するものである。
【０００２】
【従来の技術】半導体装置の製造方法において、メタル
配線は層間絶縁膜上に形成されたメタル膜を写真製版と
エッチングによりパターン化することにより形成される
。その場合、ドライエッチングによる異方性エッチング
が一般に使用されているので、エッチングされた後のメ
タル配線のエッジは急峻である。
配線は層間絶縁膜上に形成されたメタル膜を写真製版と
エッチングによりパターン化することにより形成される
。その場合、ドライエッチングによる異方性エッチング
が一般に使用されているので、エッチングされた後のメ
タル配線のエッジは急峻である。
【０００３】メタル配線を形成した後、さらにその上層
にもメタル配線を形成する多層配線においては、メタル
配線上に層間絶縁膜が形成され、その上に上層のメタル
配線が形成されてその層間絶縁膜のスルーホールを介し
て上層と下層のメタル配線が接続される。層間絶縁膜と
してはＣＶＤ法やＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−
Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ）法などによるＰＳＧ膜
やＢＰＳＧ膜などのＳｉＯ２膜、ＳＯＧ膜（塗布ガラス
膜）、又はエッチバック法などにより平坦化されたＳｉ
Ｏ２膜などが用いられる。
にもメタル配線を形成する多層配線においては、メタル
配線上に層間絶縁膜が形成され、その上に上層のメタル
配線が形成されてその層間絶縁膜のスルーホールを介し
て上層と下層のメタル配線が接続される。層間絶縁膜と
してはＣＶＤ法やＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−
Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ）法などによるＰＳＧ膜
やＢＰＳＧ膜などのＳｉＯ２膜、ＳＯＧ膜（塗布ガラス
膜）、又はエッチバック法などにより平坦化されたＳｉ
Ｏ２膜などが用いられる。
【０００４】
【発明が解決しようとする課題】ドライエッチング法に
よりパターン化してメタル配線を形成し、その上に層間
絶縁膜を形成すると、その状態は図４に示されるように
、シリコン基板などに下層の層間絶縁膜４０のコンタク
トホールを介して接続されたメタル配線４２を被って上
層の層間絶縁膜４４が形成された状態となる。メタル配
線４２のエッジが急峻であるため層間絶縁膜４４のカバ
レッジが悪くなり、層間絶縁膜４４の信頼性が低下する
。
よりパターン化してメタル配線を形成し、その上に層間
絶縁膜を形成すると、その状態は図４に示されるように
、シリコン基板などに下層の層間絶縁膜４０のコンタク
トホールを介して接続されたメタル配線４２を被って上
層の層間絶縁膜４４が形成された状態となる。メタル配
線４２のエッジが急峻であるため層間絶縁膜４４のカバ
レッジが悪くなり、層間絶縁膜４４の信頼性が低下する
。
【０００５】また、メタル配線上に層間絶縁膜を形成し
、その層間絶縁膜にスルーホールを形成すると、スルー
ホールをドライエッチング法で形成した場合には図５に
示されるように、スルーホール５０の側壁に反応生成物
５２が付着する。メタル配線４６と接続するために上層
のメタル配線を形成すると、この反応生成物５２が上層
のメタル配線の断線などの原因となり、メタル配線の信
頼性を低下させることがある。層間絶縁膜４８をドライ
エッチングする際、エッチング終了時はオーバーエッチ
ング状態になるようにエッチング条件が設定されるので
、層間絶縁膜４８の下のメタル配線４６のＡｌ−Ｓｉ−
Ｃｕなどのアルミニウム系配線材料と層間絶縁膜用のエ
ッチングガス（例えばＣ２Ｆ６＋ＣＨＦ３など）との反
応によりスルーホール側壁にアルミニウムフッ化物が反
応生成物５２として円筒状に生成される。この反応生成
物の付着物５２はレジストを除去した後もスルーホール
に側壁状に残るのである。この反応生成物５２は、スル
ーホール形成後に５０℃程度の湯につけると溶解して除
去されることが知られている。しかし、基板を湯につけ
るとメタル配線４６のアルミニウムが腐食されるなどの
別の問題が発生する。
、その層間絶縁膜にスルーホールを形成すると、スルー
ホールをドライエッチング法で形成した場合には図５に
示されるように、スルーホール５０の側壁に反応生成物
５２が付着する。メタル配線４６と接続するために上層
のメタル配線を形成すると、この反応生成物５２が上層
のメタル配線の断線などの原因となり、メタル配線の信
頼性を低下させることがある。層間絶縁膜４８をドライ
エッチングする際、エッチング終了時はオーバーエッチ
ング状態になるようにエッチング条件が設定されるので
、層間絶縁膜４８の下のメタル配線４６のＡｌ−Ｓｉ−
Ｃｕなどのアルミニウム系配線材料と層間絶縁膜用のエ
ッチングガス（例えばＣ２Ｆ６＋ＣＨＦ３など）との反
応によりスルーホール側壁にアルミニウムフッ化物が反
応生成物５２として円筒状に生成される。この反応生成
物の付着物５２はレジストを除去した後もスルーホール
に側壁状に残るのである。この反応生成物５２は、スル
ーホール形成後に５０℃程度の湯につけると溶解して除
去されることが知られている。しかし、基板を湯につけ
るとメタル配線４６のアルミニウムが腐食されるなどの
別の問題が発生する。
【０００６】本発明の第１の目的は、メタル配線のエッ
ジ部を滑らかにすることにより上層に形成されるメタル
配線の信頼性を高めることである。本発明の第２の目的
は、メタル配線上に形成されるスルーホールにドライエ
ッチングの際の反応生成物が形成されるのを防いで上層
のメタル配線の信頼性を向上させ、しかも下層メタル配
線にも損傷を与えない方法を提供することである。
ジ部を滑らかにすることにより上層に形成されるメタル
配線の信頼性を高めることである。本発明の第２の目的
は、メタル配線上に形成されるスルーホールにドライエ
ッチングの際の反応生成物が形成されるのを防いで上層
のメタル配線の信頼性を向上させ、しかも下層メタル配
線にも損傷を与えない方法を提供することである。
【０００７】
【課題を解決するための手段】本発明では、次の工程（
Ａ）から（Ｃ）を含んでメタル配線を形成する。 （Ａ）配線用のメタル膜上に写真製版により配線形成用
のレジストパターンを形成する工程、（Ｂ）前記レジス
トパターンをマスクとして等方性エッチング法により前
記メタル膜をその厚さ方向の一部を残した状態までエッ
チングする工程、（Ｃ）前記レジストパターンをマスク
として異方性エッチング法により前記メタル膜の厚さ方
向の残部をエッチングする工程。
Ａ）から（Ｃ）を含んでメタル配線を形成する。 （Ａ）配線用のメタル膜上に写真製版により配線形成用
のレジストパターンを形成する工程、（Ｂ）前記レジス
トパターンをマスクとして等方性エッチング法により前
記メタル膜をその厚さ方向の一部を残した状態までエッ
チングする工程、（Ｃ）前記レジストパターンをマスク
として異方性エッチング法により前記メタル膜の厚さ方
向の残部をエッチングする工程。
【０００８】本発明ではまた、次の工程（Ａ）から（Ｃ
）を含んでメタル配線上にスルーホールを形成する。（
Ａ）メタル配線上に堆積された層間絶縁膜上に写真製版
によりスルーホール形成用のレジストパターンを形成す
る工程、（Ｂ）前記レジストパターンをマスクとしてド
ライエッチング法により前記層間絶縁膜をその厚さ方向
の一部を残した状態までエッチングする工程、（Ｃ）前
記レジストパターンをマスクとしてウエットエッチング
法により前記層間絶縁膜の厚さ方向の残部をエッチング
する工程。
）を含んでメタル配線上にスルーホールを形成する。（
Ａ）メタル配線上に堆積された層間絶縁膜上に写真製版
によりスルーホール形成用のレジストパターンを形成す
る工程、（Ｂ）前記レジストパターンをマスクとしてド
ライエッチング法により前記層間絶縁膜をその厚さ方向
の一部を残した状態までエッチングする工程、（Ｃ）前
記レジストパターンをマスクとしてウエットエッチング
法により前記層間絶縁膜の厚さ方向の残部をエッチング
する工程。
【０００９】本発明ではさらに、次の工程（Ａ）から（
Ｄ）を含んでメタル配線上にスルーホールを形成する。 （Ａ）ドライエッチングに対して第１の層間絶縁膜より
もエッチング速度を小さくすることのできる第２の層間
絶縁膜を介してメタル配線上に第１の層間絶縁膜を形成
する工程、（Ｂ）前記第１の層間絶縁膜上にスルーホー
ル形成用のレジストパターンを形成する工程、（Ｃ）前
記レジストパターンをマスクとして第２の層間絶縁膜よ
りも第１の層間絶縁膜の方がエッチング速度が大きくな
る条件でドライエッチングを施して第１の層間絶縁膜に
ホールを形成する工程、（Ｄ）前記レジストパターンを
マスクとして前記メタル配線に損傷を与えないエッチン
グ方法により第２の層間絶縁膜をエッチングする工程。
Ｄ）を含んでメタル配線上にスルーホールを形成する。 （Ａ）ドライエッチングに対して第１の層間絶縁膜より
もエッチング速度を小さくすることのできる第２の層間
絶縁膜を介してメタル配線上に第１の層間絶縁膜を形成
する工程、（Ｂ）前記第１の層間絶縁膜上にスルーホー
ル形成用のレジストパターンを形成する工程、（Ｃ）前
記レジストパターンをマスクとして第２の層間絶縁膜よ
りも第１の層間絶縁膜の方がエッチング速度が大きくな
る条件でドライエッチングを施して第１の層間絶縁膜に
ホールを形成する工程、（Ｄ）前記レジストパターンを
マスクとして前記メタル配線に損傷を与えないエッチン
グ方法により第２の層間絶縁膜をエッチングする工程。
【００１０】
【実施例】図１はメタル配線のエッジ部をなだらかにす
る請求項１の発明に対応した実施例を表わしたものであ
る。 （Ａ）ＭＯＳトランジスタなどの素子が形成されたシリ
コン基板上に層間絶縁膜２を介して配線用メタル膜４が
形成されている。メタル膜４とシリコン基板との間は層
間絶縁膜２のコンタクトホールを介して接続されている
。メタル膜４上に写真製版により配線形成用のレジスト
パターン６を形成する。 （Ｂ）レジストパターン６をマスクとして等方性エッチ
ングとしてのウエットエッチングによりメタル膜４の膜
厚の一部を残す状態にエッチングを行なう。このエッチ
ングでは、例えばメタル膜４の膜厚の１／３程度の深さ
までエッチングする。 （Ｃ）次にレジストパターン６をマスクとして異方性エ
ッチングとしてのドライエッチングによりメタル膜４の
膜厚方向の残部をエッチングしてメタル膜４をパターン
化しメタル配線４ａを形成する。 （Ｄ）レジスト６を除去する。 （Ｅ）メタル配線４ａ上から層間絶縁膜１０を形成する
。メタル配線４ａのエッジ部がなだらかになっているの
で層間絶縁膜１０の表面の段差も小さくなり、層間絶縁
膜１０上に形成される上層メタル配線の断線などが起き
にくくなって信頼性が向上する。
る請求項１の発明に対応した実施例を表わしたものであ
る。 （Ａ）ＭＯＳトランジスタなどの素子が形成されたシリ
コン基板上に層間絶縁膜２を介して配線用メタル膜４が
形成されている。メタル膜４とシリコン基板との間は層
間絶縁膜２のコンタクトホールを介して接続されている
。メタル膜４上に写真製版により配線形成用のレジスト
パターン６を形成する。 （Ｂ）レジストパターン６をマスクとして等方性エッチ
ングとしてのウエットエッチングによりメタル膜４の膜
厚の一部を残す状態にエッチングを行なう。このエッチ
ングでは、例えばメタル膜４の膜厚の１／３程度の深さ
までエッチングする。 （Ｃ）次にレジストパターン６をマスクとして異方性エ
ッチングとしてのドライエッチングによりメタル膜４の
膜厚方向の残部をエッチングしてメタル膜４をパターン
化しメタル配線４ａを形成する。 （Ｄ）レジスト６を除去する。 （Ｅ）メタル配線４ａ上から層間絶縁膜１０を形成する
。メタル配線４ａのエッジ部がなだらかになっているの
で層間絶縁膜１０の表面の段差も小さくなり、層間絶縁
膜１０上に形成される上層メタル配線の断線などが起き
にくくなって信頼性が向上する。
【００１１】図２は側壁にドライエッチングの反応生成
部のないスルーホールを形成する請求項２に対応した実
施例を表わしたものである。 （Ａ）Ａｌ−ＳｉやＡｌ−Ｓｉ−Ｃｕなどのアルミニウ
ム系メタル配線１２上に層間絶縁膜１４を形成し、層間
絶縁膜１４上にスルーホール形成用のレジストパターン
１６を写真製版により形成する。 （Ｂ）レジストパターン１６をマスクとして例えばＥＣ
Ｒ（ＥｌｅｃｔｒｏｎＣｙｃｌｏｔｒｏｎＲｅｓｏｎａ
ｎｃｅ）プラズマ型エッチングやＲＩＥなどのドライエ
ッチングにより異方性エッチングを行なう。このときの
エッチング１８は層間絶縁膜１４の一部が残るように、
すなわちメタル配線１２が露出しない深さまで行なう。 層間絶縁膜１４の残部の膜厚は１０〜１０００Å程度と
するのが適当である。 （Ｃ）レジストパターン１６をマスクとして今度はウエ
ッチエッチングにより層間絶縁膜１４の残部をエッチン
グする。このときのエッチング液としては例えば１０：
１のＨＦ溶液などを用いる。 （Ｄ）レジスト１６を除去すると層間絶縁膜１４にスル
ーホール２２が形成された状態となり、しかもスルーホ
ール２２の側壁には反応生成物は付着していない。
部のないスルーホールを形成する請求項２に対応した実
施例を表わしたものである。 （Ａ）Ａｌ−ＳｉやＡｌ−Ｓｉ−Ｃｕなどのアルミニウ
ム系メタル配線１２上に層間絶縁膜１４を形成し、層間
絶縁膜１４上にスルーホール形成用のレジストパターン
１６を写真製版により形成する。 （Ｂ）レジストパターン１６をマスクとして例えばＥＣ
Ｒ（ＥｌｅｃｔｒｏｎＣｙｃｌｏｔｒｏｎＲｅｓｏｎａ
ｎｃｅ）プラズマ型エッチングやＲＩＥなどのドライエ
ッチングにより異方性エッチングを行なう。このときの
エッチング１８は層間絶縁膜１４の一部が残るように、
すなわちメタル配線１２が露出しない深さまで行なう。 層間絶縁膜１４の残部の膜厚は１０〜１０００Å程度と
するのが適当である。 （Ｃ）レジストパターン１６をマスクとして今度はウエ
ッチエッチングにより層間絶縁膜１４の残部をエッチン
グする。このときのエッチング液としては例えば１０：
１のＨＦ溶液などを用いる。 （Ｄ）レジスト１６を除去すると層間絶縁膜１４にスル
ーホール２２が形成された状態となり、しかもスルーホ
ール２２の側壁には反応生成物は付着していない。
【００１２】図３は側壁にドライエッチングの反応生成
部のないスルーホールを形成する請求項３に対応した実
施例を表わしたものである。 （Ａ）通常のプロセスによりシリコン基板にＭＯＳトラ
ンジスタなどの素子を形成し、その上に層間絶縁膜２８
を介してＡｌ−Ｓｉなどのアルミニウム系メタル配線１
２を形成する。メタル配線１２とシリコン基板の素子と
の間は層間絶縁膜２８のコンタクトホールを介して接続
されている。 （Ｂ）メタル配線１２上から多結晶シリコン膜（又はア
モルファスシリコン膜）３０をスパッタリング法などに
より１０００〜２０００Åの厚さに堆積する。 （Ｃ）多結晶シリコン膜３０上にＣＶＤ法によりＳｉＯ
２膜を１００００〜１２０００Åの厚さに堆積し、その
上にＳＯＧ膜を形成してエッチバックを施すことにより
表面を平坦化し、６０００〜８０００Åの厚さのＳｉＯ
２膜３２を多結晶シリコン膜３０上に残す。 （Ｄ）ＳｉＯ２膜３２上にレジスト膜を形成し、写真製
版によりパターン化を施してスルーホール形成用のレジ
ストパターン３４を形成する。 （Ｅ）レジストパターン３４をマスクとしてドライエッ
チング法によりＳｉＯ２膜３２をパターン化する。この
ときのエッチングガスとしては例えばＣ２Ｆ６＋ＣＨＦ
３などを用いる。 （Ｆ）その後、レジストパターン３４をマスクとしてメ
タル配線１２に損傷を与えないエッチング方法として、
例えばウエットエッチング法により多結晶シリコン膜３
０をエッチングする。 （Ｇ）その後、レジスト３４を除去する。
部のないスルーホールを形成する請求項３に対応した実
施例を表わしたものである。 （Ａ）通常のプロセスによりシリコン基板にＭＯＳトラ
ンジスタなどの素子を形成し、その上に層間絶縁膜２８
を介してＡｌ−Ｓｉなどのアルミニウム系メタル配線１
２を形成する。メタル配線１２とシリコン基板の素子と
の間は層間絶縁膜２８のコンタクトホールを介して接続
されている。 （Ｂ）メタル配線１２上から多結晶シリコン膜（又はア
モルファスシリコン膜）３０をスパッタリング法などに
より１０００〜２０００Åの厚さに堆積する。 （Ｃ）多結晶シリコン膜３０上にＣＶＤ法によりＳｉＯ
２膜を１００００〜１２０００Åの厚さに堆積し、その
上にＳＯＧ膜を形成してエッチバックを施すことにより
表面を平坦化し、６０００〜８０００Åの厚さのＳｉＯ
２膜３２を多結晶シリコン膜３０上に残す。 （Ｄ）ＳｉＯ２膜３２上にレジスト膜を形成し、写真製
版によりパターン化を施してスルーホール形成用のレジ
ストパターン３４を形成する。 （Ｅ）レジストパターン３４をマスクとしてドライエッ
チング法によりＳｉＯ２膜３２をパターン化する。この
ときのエッチングガスとしては例えばＣ２Ｆ６＋ＣＨＦ
３などを用いる。 （Ｆ）その後、レジストパターン３４をマスクとしてメ
タル配線１２に損傷を与えないエッチング方法として、
例えばウエットエッチング法により多結晶シリコン膜３
０をエッチングする。 （Ｇ）その後、レジスト３４を除去する。
【００１３】図３の実施例では第１の層間絶縁膜である
ＳｉＯ２膜３２よりもドライエッチング時のエッチング
速度の小さい絶縁膜として多結晶シリコン膜３０を用い
ているが、第１の層間絶縁膜と第２の層間絶縁膜の組み
合わせはこれに限らない。要は第１の層間絶縁膜をドラ
イエッチング法によりパターン化する際に第２の層間絶
縁膜が残るような組み合わせであればよい。
ＳｉＯ２膜３２よりもドライエッチング時のエッチング
速度の小さい絶縁膜として多結晶シリコン膜３０を用い
ているが、第１の層間絶縁膜と第２の層間絶縁膜の組み
合わせはこれに限らない。要は第１の層間絶縁膜をドラ
イエッチング法によりパターン化する際に第２の層間絶
縁膜が残るような組み合わせであればよい。
【００１４】
【発明の効果】請求項１の本発明によれば、メタル配線
のエッジがなだらかになることによりその上に形成され
る層間絶縁膜のカバレッジがよくなり、絶縁膜自体の信
頼性もさらにその上に形成される上層のメタル配線の信
頼性も向上する。請求項２と請求項３の本発明によれば
、一般に用いられるアルミニウム系メタル配線を被う層
間絶縁膜にスルーホールを形成するドライエッチング工
程ではメタル配線が露出するまでエッチングを行なわな
いため、この時点では形成されたホールの側壁に反応生
成物は付着せず、メタル配線が露出するまで層間絶縁膜
の残部をエッチングする工程はウエットエッチングや特
にメタル配線に損傷を与えないエッチング条件を選択す
るので、この工程でも反応生成物は発生せず、形成され
たスルーホール側壁には上層のメタル配線のカバレッジ
を悪化させるような反応生成物は形成されない。そのた
め上層メタル配線の電気抵抗が低下し、信頼性が向上す
る。
のエッジがなだらかになることによりその上に形成され
る層間絶縁膜のカバレッジがよくなり、絶縁膜自体の信
頼性もさらにその上に形成される上層のメタル配線の信
頼性も向上する。請求項２と請求項３の本発明によれば
、一般に用いられるアルミニウム系メタル配線を被う層
間絶縁膜にスルーホールを形成するドライエッチング工
程ではメタル配線が露出するまでエッチングを行なわな
いため、この時点では形成されたホールの側壁に反応生
成物は付着せず、メタル配線が露出するまで層間絶縁膜
の残部をエッチングする工程はウエットエッチングや特
にメタル配線に損傷を与えないエッチング条件を選択す
るので、この工程でも反応生成物は発生せず、形成され
たスルーホール側壁には上層のメタル配線のカバレッジ
を悪化させるような反応生成物は形成されない。そのた
め上層メタル配線の電気抵抗が低下し、信頼性が向上す
る。
【図１】請求項１に対応した一実施例を示す工程断面図
である。
である。
【図２】請求項２に対応した一実施例を示す工程断面図
である。
である。
【図３】請求項３に対応した一実施例を示す工程断面図
である。
である。
【図４】従来の方法におけるメタル配線とその上の層間
絶縁膜を示す断面図である。
絶縁膜を示す断面図である。
【図５】従来の方法により形成されたスルーホールを示
す断面図である。
す断面図である。
Claims (3)
- 【請求項１】 次の工程（Ａ）から（Ｃ）を含んでメ
タル配線を形成する半導体装置の製造方法。 （Ａ）配線用のメタル膜上に写真製版により配線形成用
のレジストパターンを形成する工程、 （Ｂ）前記レジストパターンをマスクとして等方性エッ
チング法により前記メタル膜をその厚さ方向の一部を残
した状態までエッチングする工程、 （Ｃ）前記レジストパターンをマスクとして異方性エッ
チング法により前記メタル膜の厚さ方向の残部をエッチ
ングする工程。 - 【請求項２】 次の工程（Ａ）から（Ｃ）を含んでメ
タル配線上にスルーホールを形成する半導体装置の製造
方法。 （Ａ）メタル配線上に堆積された層間絶縁膜上に写真製
版によりスルーホール形成用のレジストパターンを形成
する工程、 （Ｂ）前記レジストパターンをマスクとしてドライエッ
チング法により前記層間絶縁膜をその厚さ方向の一部を
残した状態までエッチングする工程、 （Ｃ）前記レジストパターンをマスクとしてウエットエ
ッチング法により前記層間絶縁膜の厚さ方向の残部をエ
ッチングする工程。 - 【請求項３】 次の工程（Ａ）から（Ｄ）を含んでメ
タル配線上にスルーホールを形成する半導体装置の製造
方法。 （Ａ）ドライエッチングに対して第１の層間絶縁膜より
もエッチング速度を小さくすることのできる第２の層間
絶縁膜を介してメタル配線上に第１の層間絶縁膜を形成
する工程、 （Ｂ）前記第１の層間絶縁膜上にスルーホール形成用の
レジストパターンを形成する工程、 （Ｃ）前記レジストパターンをマスクとして第２の層間
絶縁膜よりも第１の層間絶縁膜の方がエッチング速度が
大きくなる条件でドライエッチングを施して第１の層間
絶縁膜にホールを形成する工程、 （Ｄ）前記レジストパターンをマスクとして前記メタル
配線に損傷を与えないエッチング方法により第２の層間
絶縁膜をエッチングする工程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14250991A JPH04342133A (ja) | 1991-05-17 | 1991-05-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14250991A JPH04342133A (ja) | 1991-05-17 | 1991-05-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04342133A true JPH04342133A (ja) | 1992-11-27 |
Family
ID=15317008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14250991A Pending JPH04342133A (ja) | 1991-05-17 | 1991-05-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04342133A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6627548B1 (en) * | 1999-07-15 | 2003-09-30 | Sez Semiconductor-Equipment Zubehor Fur Die Halbleiterfertigung Ag | Process for treating semiconductor substrates |
| CN105932095A (zh) * | 2016-05-11 | 2016-09-07 | 上海华虹宏力半导体制造有限公司 | 消除红外焦平面阵列探测器金属层蚀刻后金属残留的方法 |
-
1991
- 1991-05-17 JP JP14250991A patent/JPH04342133A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6627548B1 (en) * | 1999-07-15 | 2003-09-30 | Sez Semiconductor-Equipment Zubehor Fur Die Halbleiterfertigung Ag | Process for treating semiconductor substrates |
| KR100717359B1 (ko) * | 1999-07-15 | 2007-05-10 | 세즈 아게 | 반도체기판 처리방법 |
| CN105932095A (zh) * | 2016-05-11 | 2016-09-07 | 上海华虹宏力半导体制造有限公司 | 消除红外焦平面阵列探测器金属层蚀刻后金属残留的方法 |
| CN105932095B (zh) * | 2016-05-11 | 2017-06-16 | 上海华虹宏力半导体制造有限公司 | 消除红外焦平面阵列探测器金属层蚀刻后金属残留的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4487652A (en) | Slope etch of polyimide | |
| KR100350811B1 (ko) | 반도체 장치의 금속 비아 콘택 및 그 형성방법 | |
| JP3813424B2 (ja) | 半導体素子の配線構造の製造方法 | |
| KR100266749B1 (ko) | 반도체 장치의 콘택 플러그 형성 방법 | |
| JPH0682759B2 (ja) | 導電性スタツドの形成方法 | |
| US6191025B1 (en) | Method of fabricating a damascene structure for copper medullization | |
| JPH0685074A (ja) | 多層相互接続導体パターン製造方法 | |
| US5874357A (en) | Method of forming wiring structure of semiconductor device | |
| JP2000235973A (ja) | 半導体装置およびその製造方法 | |
| JPH04342133A (ja) | 半導体装置の製造方法 | |
| US6319844B1 (en) | Method of manufacturing semiconductor device with via holes reaching interconnect layers having different top-surface widths | |
| JPH0823028A (ja) | 多層配線を有する半導体素子及びその製造方法 | |
| US6875688B1 (en) | Method for reactive ion etch processing of a dual damascene structure | |
| JP2570166B2 (ja) | 半導体装置の製造方法 | |
| JP2003124312A (ja) | 半導体装置およびその製造方法 | |
| JPH07240466A (ja) | 半導体装置の製造方法 | |
| JP2785557B2 (ja) | 半導体装置の製造方法 | |
| JP2001148423A (ja) | 半導体装置の製造方法 | |
| JP2002141336A (ja) | 半導体装置の製造方法 | |
| JP2699644B2 (ja) | 半導体装置の製造方法 | |
| JPH0669154A (ja) | スル−ホ−ル構造およびその製造方法 | |
| KR20080061168A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100265828B1 (ko) | 반도체소자 제조방법 | |
| JPH08274066A (ja) | コンタクト窓の形成方法 | |
| JPH053253A (ja) | 半導体装置の製造方法 |