JPH04338858A - 計算機システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、複数の入出力チャネ
ルを備えた計算機システムに関する。

【０００２】一般に、計算機システムにおいては、計算
機に各種入出力装置を接続し、主記憶装置と入出力装置
との間でデータ転送を行うようになっている。

【０００３】このような計算機システムにおいては、近
年、半導体技術の進歩により、中央処理装置や主記憶装
置の動作速度が向上している。

【０００４】しかし、計算機システム全体の動作速度は
、中央処理装置や主記憶装置の動作速度ほどは向上して
いない。

【０００５】これは、入出力装置の動作速度が中央処理
装置や主記憶装置の動作速度より遅いためである。

【０００６】したがって、このような計算機システムに
おいては、高速で動作する主記憶装置と低速で動作する
入出力装置との間で効率的なデータ転送を実現する必要
がある。

【０００７】

【従来の技術】この要求に応えるために、従来の計算機
システムにおいては、主記憶装置と入出力装置との間で
データ転送を行うための入出力制御を、専門の装置、す
なわち、入出力チャネルで行うようになっている。

【０００８】このような構成によれば、入出力チャネル
は、中央処理装置により起動され、この中央処理装置の
演算処理とは独立に入出力制御を行う。

【０００９】したがって、中央処理装置はデータ転送期
間中も演算処理を行うことができる。これにより、計算
機システム全体の動作速度を向上させることができる。

【００１０】ところで、このような入出力チャネルを備
えた計算機システムにおいては、近年、入出力装置の多
様化に伴い、１台の計算機に多数の入出力装置を効率的
に接続することが望まれている。

【００１１】このため、従来は、例えば、１台の計算機
に複数の入出力チャネルを設けることにより、入出力装
置の増大に対処するようになっている。

【００１２】図７は、複数の入出力チャネルを備えた従
来の計算機システムの構成を示すブロック図である。な
お、図７には、２つの入出力チャネルを備えた計算機シ
ステムを代表として示す。

【００１３】図において、１１は演算処理を行う中央処
理装置であり、１２は主記憶装置である。

【００１４】１３，１４は、主記憶装置１２との間でデ
ータ転送を行う複数の入出力装置である。図には、この
ような入出力装置１３，１４として、ディスプレイ装置
、フロッピディスク装置、ディスク装置等を示す。

【００１５】１５は、一方の入出力チャネルを構成する
システムプロセッシングユニット（以下、「ＳＰＵ」と
いう。）であり、１６は、他方の入出力チャネルを構成
するＳＰＵである。

【００１６】ＳＰＵ１５，１６は、主記憶装置１２を制
御する制御部、データ転送制御およびタイミング合わせ
のためにデータを一時的に保持するバッファ部、入出力
装置１３，１４との接続を行う接続部等を有する。なお
、これらＳＰＵ１５，１６は、全く同一の機能を有する
。

【００１７】１７，１８は、各ＳＰＵ１５，１６に設け
られたチャネル制御部である。チャネル制御部１７，１
８は、主記憶装置１２に格納されているチャネルプログ
ラムに基づいて、データ転送制御、割り込み処理等を行
う。

【００１８】１９は、各入出力チャネルと中央処理装置
１１、主記憶装置１２を接続するメモリインタフェース
である。

【００１９】２０，２１は、各入出力チャネルとその配
下にある入出力装置１３，１４を接続する入出力インタ
フェースである。

【００２０】上記構成においては、中央処理装置１１が
プログラムの実行中に、入出力動作を起動する命令に出
会うと、この中央処理装置１１からチャネル制御部１７
（あるいはチャネル制御部１８）に起動信号と入出力装
置のアドレスが与えられる。

【００２１】これにより、ＳＰＵ１５（あるいはＳＰＵ
１６）を介して主記憶装置１２と入出力装置１３（ある
いは入出力装置１４）との間でデータ転送が行われる。

【００２２】このように、従来の計算機システムは、入
出力チャネルの多重化により、増大する入出力装置に対
処するようになっている。

【００２３】しかし、従来のチャネル多重化構成におい
ては、入出力装置１３，１４はそれぞれ対応するＳＰＵ
１５，１６により全く独立にアクセスされる。

【００２４】これにより、ＳＰＵ１５による入出力装置
１４のアクセスあるいはＳＰＵ１６による入出力装置１
３のアクセスは全く不可能である。

【００２５】そのため、例えば、ＳＰＵ１５にチャネル
障害が発生すると、このＳＰＵ１５の配下の入出力イン
タフェース１９に接続される入出力装置１３を全くアク
セスすることができないという問題があった。

【００２６】

【発明が解決しようとする課題】以上述べたように、複
数の入出力チャネルを備えた従来の計算機システムにお
いては、各入出力装置が対応する入出力チャネルにより
全く独立にアクセスされるような構成になっているため
、ある入出力チャネルに障害が発生すると、その配下の
入出力装置を全くアクセスすることができないという問
題があった。

【００２７】そこで、この発明は、入出力チャネルに障
害が生じても、その配下の入出力装置をアクセスするこ
とが可能な計算機システムを提供することを目的とする
。

【００２８】

【課題を解決するための手段】図１は、この発明の原理
構成を説明するためのブロック図である。

【００２９】図において、３１は、複数の入出力チャネ
ルに障害が生じたか否かを、各入出力チャネルごとに検
知可能な障害検知手段である。

【００３０】３２は、障害検知手段３１により障害が検
知されると、障害が生じた入出力チャネルの配下にある
入出力装置のアクセスを、障害が生じていない入出力チ
ャネルによるアクセスに切り替えるチャネル切替手段で
ある。

【００３１】

【作用】上記構成においては、ある入出力チャネルに障
害が生じると、その配下にある入出力装置のアクセスは
、障害の生じていない入出力チャネルによるアクセスに
切り替えられる。

【００３２】これにより、ある入出力チャネルに障害が
生じても、その配下にある入出力装置をアクセスするこ
とができる。

【００３３】

【実施例】以下、図面を参照しながらこの発明の実施例
を詳細に説明する。図２は、この発明の一実施例の構成
を示すブロック図である。

【００３４】なお、図２において、先の図７と同一部に
は、同一符号を付して詳細な説明を省略する。

【００３５】図において、４１はチャネルを切り替える
チャネル切替回路であり、４２，４３は、各ＳＰＵ１５
，１６に設けられたチャネル制御部である。

【００３６】このチャネル制御部４２，４３は、上述し
た図７のチャネル制御部１７，１８のようにＳＰＵ１５
，１６の動作を制御する機能のほかに、チャネル切替回
路４１のチャネル切替動作を制御する機能を有する。

【００３７】チャネル切替動作の制御は、主記憶装置１
２に格納されている切替プログラムに基づいてなされる
。

【００３８】上記チャネル切替回路４１は、２つのマル
チプレクサ４１１，４１２と２つの制御レジスタ４１３
，４１４を有する。

【００３９】マルチプレクサ４１１は、制御レジスタ４
１３に保持されている制御データに基づいて、２つの入
出力インタフェース２０，２１を選択的にＳＰＵ１５に
接続する。

【００４０】マルチプレクサ４１２も、制御レジスタ４
１４に保持されている制御データに基づいて、２つの入
出力インタフェース２０，２１を選択的にＳＰＵ１６に
接続する。

【００４１】制御レジスタ４１３，４１４は、２ビット
分の記憶領域を有し、その内容は、チャネル制御部４２
により書き換えられる。

【００４２】制御レジスタ４１３の上位ビットは、入出
力インタフェース２０の選択用ビットとして使われ、下
位ビットは、入出力インタフェース２１の選択用ビット
として使われる。

【００４３】この場合、制御レジスタ４１３に“１０”
が書き込まれると、入出力インタフェース２０が選択さ
れ、“０１”が書き込まれると、入出力インタフェース
２１が選択される。

【００４４】また、“００”が書き込まれると、入出力
インタフェース２０，２１のいずれも選択されない。な
お、“１１”の書込みは禁止されている。

【００４５】制御レジスタ４１４も制御レジスタ４１３
と同様の機能を有する。すなわち、制御レジスタ４１４
の保持内容が“１０”の場合は、入出力インタフェース
２０が選択され、“０１”の場合は、入出力インタフェ
ース２１が選択され、“００”の場合は、どちらも選択
されない

【００４６】なお、ＳＰＵ１５，１６において、１５１
，１６１は、それぞれＳＰＵ１５，１６にチャネル障害
が生じたことを示す情報（以下、「エラーステータス」
という。）保持するステータスレジスタである。

【００４７】上記構成において、動作を説明する。

【００４８】図３は、この実施例におけるチャネル切替
動作の全体を示すフローチャートである。

【００４９】このフローチャートで示す処理は、上記の
如く、主記憶装置１２に格納されている切替プログラム
に基づいて、チャネル制御部４２，４３によりなされる
。

【００５０】図３においては、まず、中央処理装置１１
から起動信号と入出力装置アドレスが送られてきたか否
かが判定される（ステップＳ１１）。

【００５１】起動信号等が送られてきたとの判定結果が
得られると、チャネル障害が生じたか否かが判定される
（ステップＳ１２）。

【００５２】チャネル障害が生じていないとの判定結果
が得られると、通常のアクセスルーチンが実行される（
ステップＳ１３）。

【００５３】一方、チャネル障害が生じたとの判定結果
が得られると、縮退アクセスルーチンが実行される（ス
テップＳ１４）。

【００５４】ここで、縮退アクセスルーチンとは、チャ
ネル障害が生じていない入出力チャネルで２系統の入出
力装置１３，１４をアクセスするルーチンである。

【００５５】１回の起動信号に対する入出力制御動作が
終了すると、ステップＳ１１に戻り、再び上述しような
処理が実行される。

【００５６】図４は、上記通常アクセスルーチンを示す
フローチャートである。

【００５７】図４においては、まず、制御レジスタ４１
３，４１４にそれぞれ制御データ“１０”，“０１”が
書き込まれる（ステップＳ２１）。

【００５８】これにより、入出力インタフェース２０，
２１がそれぞれＳＰＵ１５，１６に接続される。

【００５９】次に、中央処理装置１１から論理アドレス
として与えられる入出力装置アドレスが物理アドレスに
変換される（ステップＳ２２）。

【００６０】このとき、物理アドレスの先頭には、入出
力装置１３，１４を識別するための識別ビットが付加さ
れる。

【００６１】この識別ビットは１ビットのデータであり
、例えば、“０”で入出力装置１３を示し、“１”で入
出力装置１４を示す。

【００６２】次に、主記憶装置１２に格納されているチ
ャネルプログラムに基づいて、主記憶装置１２と入出力
装置１３（あるいは入出力装置１４）との間でデータを
転送するための実際の入出力制御が行われる（ステップ
Ｓ２３）。

【００６３】この入出力制御においては、まず、主記憶
装置１２のチャネルアドレスワードＣＡＷからチャネル
プログラムの先頭アドレスが読み出される。

【００６４】次に、入出力装置１３（あるいは入出力装
置１４）が使用可能か否かが調べられる。使用不可能で
あれば、入出力制御動作が中断され、中央処理装置１１
に入出力割り込みがかけられる。

【００６５】使用可能であれば、チャネルアドレスワー
ドＣＡＷより与えられたアドレスからチャネル指令語（
ＣＣＷ）が読み出され、その解読がなされる。

【００６６】次に、この解読結果に基づいて、ＳＰＵ１
５（あるいはＳＰＵ１６）が制御される。これにより、
主記憶装置１２と入出力装置１３（あるいは入出力装置
１４）との間でデータ転送がなされる。

【００６７】このデータ転送が終了すると、中央処理装
置１１に対して入出力割込みがかけられる。

【００６８】これととともに、入出力動作の終了に関す
る情報が主記憶装置１２のチャネルステータスワードＣ
ＳＷに送られる。

【００６９】入出力割込みにより、制御が中央処理装置
１１の制御プログラムに渡ると、この中央処理装置１１
により、チャネルステータスワードＣＳＷの内容が分析
される。これにより、入出力動作が正常に終了したか否
かが調べられる。

【００７０】以上により、１回の起動に対する通常アク
セスルーチンが終了する。

【００７１】図５は、縮退アクセスルーチンを示すフロ
ーチャートである。なお、図５は、ＳＰＵ１６にチャネ
ル障害が生じた場合を代表として示す。

【００７２】この図５においては、まず、制御レジスタ
４１４に制御データ“００”が書き込まれる（ステップ
Ｓ３１）。これにより、入出力インタフェース２０がＳ
ＰＵ１６から切り離される。

【００７３】次に、アドレス変換及び識別ビットの付加
処理がなされる（ステップＳ３２）。この処理は、図４
のステップＳ２２の処理と同じなので、ここでは、詳細
な説明を省略する。

【００７４】次に、識別ビットが“０”か“１”かが判
定される（ステップＳ３３）。

【００７５】なお、この判定処理を行うのは、ステップ
Ｓ３２のアドレス変換が、実際には、切替プログラムで
はなく、チャネル制御部４２，４３により行われるから
である。

【００７６】つまり、ステップＳ３２の処理がチャネル
制御部４２，４３により行われるため、切替プログラム
がステップＳ３３を使って、識別ビットを判定し、この
判定結果に基づいて以下の処理を進めるようになってい
るわけである。

【００７７】識別ビットが“０”である場合は、入出力
装置１４のアクセスが終了しているか否かが判定される
（ステップＳ３４）。

【００７８】入出力装置１４のアクセスが終了している
との判定が得られると、制御レジスタ４１３に制御デー
タ“１０”が書き込まれる（ステップＳ３５）。これに
より、入出力インタフェース２０とＳＰＵ１５が接続さ
れる。

【００７９】次に、チャネルプログラムに基づいて、主
記憶装置１２と入出力装置１３との間でデータを転送す
るための入出力制御が行われる（ステップＳ３６）。

【００８０】これにより、ＳＰＵ１５を介して主記憶装
置１２と入出力装置１３との間でデータ転送がなされる
。

【００８１】一方、ステップＳ３３で識別ビットが“１
”であるとの判定結果が得られると、入出力制御装置１
３のアクセスが終了したか否かが判定される（ステップ
Ｓ３７）。

【００８２】入出力制御装置１３のアクセスが終了して
いるとの判定結果が得られると、制御レジスタ４１３に
制御データ“０１”が書き込まれる（ステップＳ３８）
。これにより、入出力インタフェース２０とＳＰＵ１５
が接続される。

【００８３】次に、チャネルプログラムに基づいて、主
記憶装置１２と入出力装置１４との間でデータを転送す
るための入出力制御が行われる（ステップＳ３９）。

【００８４】これにより、ＳＰＵ１５を介して主記憶装
置１２と入出力装置１４との間でデータの転送がなされ
る。

【００８５】なお、ステップＳ３６，Ｓ３９の入出力制
御は、図４のステップＳ２３で説明したものと同様であ
るので、ここでは、説明を省略する。

【００８６】図６は、障害発生通知処理を示すフローチ
ャートである。

【００８７】なお、図６は、チャネル障害としてＳＰＵ
本体内で生じるような障害ではなく、ＳＰＵ本体外で生
じるような障害を想定している。

【００８８】すなわち、ＳＰＵ本体自体は正常に動作可
能なような障害を想定している。チャネル障害としては
、このような障害が最も多く、その代表的なものとして
、ＳＰＵ本体とチャネル切替回路４２との間のバスの断
線がある。

【００８９】この場合、まず、ＳＰＵ１６のステータス
レジスタ１６１に、エラーステータスがセットされる（
ステップＳ４１）。このセットは、例えば、ＳＰＵ１６
内のハードウェアにより自動的になされる。

【００９０】次に、ＳＰＵ１６内のプロセッサにより、
ステータスレジスタ１６１の内容に基づいて、チャネル
制御部４２にエラーが通知される（ステップＳ４２）。

【００９１】これにより、図３のステップＳ１２で障害
発生との判定がなされ、上述したような縮退アクセスル
ーチンが実行される。

【００９２】なお、詳細は省略するが、ＳＰＵ１５にチ
ャネル障害が生じた場合も全く同様の制御がなされる。

【００９３】以上詳述したこの実施例によれば、ＳＰＵ
１５（あるいはＳＰＵ１６）にチャネル障害が生じても
、その配下にある入出力装置１３（あるいは入出力装置
１４）をアクセスすることができる。

【００９４】これは、チャネル切替回路４１とこれを制
御するチャネル制御部４２を設け、ＳＰＵ１５（あるい
はＳＰＵ１６）にチャネル障害が生じると、その配下に
ある入出力装置１３（あるいは入出力装置１４）のアク
セスをＳＰＵ１６（あるいはＳＰＵ１５）のアクセスに
切り替えるようにしたからである。

【００９５】また、この実施例によれば、レジスタ４１
３（あるいはレジスタ４１４）の内容を書換えるだけの
簡単な処理により、チャネルを切り替えることができる
という利点がある。

【００９６】以上この発明の一実施例の構成を詳細に説
明したが、この発明は、このような実施例に限定される
ものではない。

【００９７】（１）例えば、先の実施例では、図３のフ
ローチャートから明らかなように、起動信号があるたび
に、チャネル障害が発生しているか否かを判定する場合
を説明した。

【００９８】しかし、この発明は、一度、チャネル障害
が生じたら、このチャネル障害が復旧するまで、アクセ
スルーチンを縮退アクセスルーチンに固定するようにし
てもよい。

【００９９】このような構成は、例えば、チャネル障害
が復旧したら、ＳＰＵ１５（あるいはＳＰＵ１６）から
チャネル制御部４２に復旧メッセージを送るようにする
ことにより実現することができる。

【０１００】（２）また、先の実施例では、ＳＰＵ本体
外で生じるようなチャネル障害に対処する場合を説明し
た。

【０１０１】しかし、この発明は、ＳＰＵ本体内で生じ
るようなチャネル障害にも対処することができる。

【０１０２】この場合は、例えば、中央処理装置１１が
ＳＰＵ１５（あるいはＳＰＵ１６）をアクセスしても応
答がないことを利用して、中央処理装置１１により障害
を検知し、これをチャネル制御部４２に通知するように
すればよい。

【０１０３】（３）また、先の実施例では、切替プログ
ラムを主記憶装置１２に格納する場合を説明したが、例
えば、チャネル制御部４２に設けられたメモリ等に格納
するようにしてもよい。

【０１０４】（４）また、先の実施例では、２つの入出
力チャネルを有する計算機システムにこの発明を適用す
る場合を説明したが、この発明は、３つ以上の入出力チ
ャネルを有する計算機システムにも適用することができ
る。

【０１０５】（５）このほかにも、この発明は、その要
旨を逸脱しない範囲で種々様々変形実施可能なことは勿
論である。

【０１０６】

【発明の効果】以上詳述したようにこの発明によれば、
入出力チャネルに障害が生じても、その配下の入出力装
置をアクセスすることが可能な計算機システムを提供す
ることができる。

【図面の簡単な説明】

【図１】本発明の原理構成を示すブロック図である。

【図２】本発明の一実施例の構成を示すブロック図であ
る。

【図３】一実施例のチャネル切替動作の全体を示すフロ
ーチャート図である。

【図４】一実施例の通常アクセスルーチンを示すフロー
チャート図である。

【図５】一実施例の縮退アクセスルーチンを示すフロー
チャート図である。

【図６】一実施例の障害発生通知処理を示すフローチャ
ート図である。

【図７】従来の計算機システムの構成を示すブロック図
である。

【符号の説明】

３１　　　　　　　　　　　　　　　　　　　　　　障
害検出手段３２　　　　　　　　　　　　　　　　　　
　　　　チャネル切替手段４１　　　　　　　　　　　
　　　　　　　　　　　チャネル切替回路４２，４３　
　　　　　　　　　　　　　　　選択制御手段，保持内
容変更手段（チャネル制御部） ４１１，４１２　　　　　　　　　　　　選択手段（マ
ルチプレクサ） ４１３，４１４　　　　　　　　　　　　選択制御手段
，制御情報保持手段（制御レジスタ）

Claims (3)

【特許請求の範囲】
1. 【請求項１】　　中央処理装置により起動され、この中
   央処理装置の演算処理とは独立に、主記憶装置と入出力
   装置との間のデータ転送を制御する複数の入出力チャネ
   ルを備えた計算機システムにおいて、前記入出力チャネ
   ルに障害が生じたか否かを、各入出力チャネルごとに検
   知可能な障害検知手段（３１）と、この障害検知手段（
   ３１）により障害が検知されると、障害が生じた入出力
   チャネルの配下にある入出力装置のアクセスを、障害が
   生じていない入出力チャネルによるアクセスに切り替え
   るチャネル切替手段（３２）とを具備したことを特徴と
   する計算機システム。
2. 【請求項２】　　前記チャネル切替手段（３２）は、障
   害が生じた入出力チャネルの配下にある入出力装置と障
   害が生じていない入出力チャネルの配下にある入出力装
   置を選択的に障害が生じていない入出力チャネルに接続
   可能な選択手段（４１１，４１２）　と、前記中央処理
   装置の起動に基づいて、前記選択手段の選択動作を制御
   する選択制御手段（４２，４３，４１３，４１４）　と
   を具備したことを特徴とする請求項１記載の計算機シス
   テム。
3. 【請求項３】　　前記チャネル切替手段（３２）は、複
   数の入出力チャネルのそれぞれに設けられ、各入出力チ
   ャネルの配下にある複数の入出力装置を選択的に対応す
   る入出力チャネルに接続可能な複数の選択手段（４１１
   ，４１２）　と、各選択手段（４１１，４１２）　の選
   択動作を制御する制御情報を保持する制御情報保持手段
   （４１３，４１４）　と、前記中央処理装置の起動に基
   づいて、前記制御情報保持手段（４１３，４１４）　の
   保持内容を変更する保持内容変更手段（４２，４３）　
   とを具備したことを特徴とする請求項１記載の計算機シ
   ステム。