JPH04333252A - 半導体論理集積回路 - Google Patents
半導体論理集積回路Info
- Publication number
- JPH04333252A JPH04333252A JP3102940A JP10294091A JPH04333252A JP H04333252 A JPH04333252 A JP H04333252A JP 3102940 A JP3102940 A JP 3102940A JP 10294091 A JP10294091 A JP 10294091A JP H04333252 A JPH04333252 A JP H04333252A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- pad
- pads
- pair
- probe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000012360 testing method Methods 0.000 claims abstract description 67
- 239000000523 sample Substances 0.000 claims abstract description 34
- 239000011159 matrix material Substances 0.000 claims abstract description 5
- 238000007689 inspection Methods 0.000 abstract description 29
- 238000000034 method Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 18
- 230000000694 effects Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体論理集積回路に関
し、特にＩＣチップ領域（以下単にＩＣチップと云う）
の四辺に複数の検査電極パッドを有し、ＩＣテスタにプ
ローブを介して接続して特性の検査のできる機能を有す
る半導体論理集積回路に関する。
し、特にＩＣチップ領域（以下単にＩＣチップと云う）
の四辺に複数の検査電極パッドを有し、ＩＣテスタにプ
ローブを介して接続して特性の検査のできる機能を有す
る半導体論理集積回路に関する。
【０００２】
【従来の技術】従来、この種のＩＣチップ１は図１０に
示すように検査用電極パッドはＩＣチップ１の全周辺に
複数個が配置されている。すなわち電源パッド２はチッ
プ上辺に配置され、またＧＮＤパッド７はチップ下辺に
配置され、ＲＥＳＥＴ端子パッド８はＩＣチップ１の右
辺に位置され、クロック入力端子パッド４はチップ上辺
に配置されており、ＩＣテスタからＩＣチップ１の機能
を検査するためのＤＡＴＡを入力するＤＡＴＡ入力パッ
ド３はＩＣチップ左辺に配置され、ＩＣチップ１の内部
動作をモニタするためにＤＡＴＡをＩＣテスタに出力す
るＤＡＴＡ出力パッド６はチップ右辺に配置され、そし
てＩＣテスタ用のテストモード端子パッド５はチップ下
辺に配置されていた。
示すように検査用電極パッドはＩＣチップ１の全周辺に
複数個が配置されている。すなわち電源パッド２はチッ
プ上辺に配置され、またＧＮＤパッド７はチップ下辺に
配置され、ＲＥＳＥＴ端子パッド８はＩＣチップ１の右
辺に位置され、クロック入力端子パッド４はチップ上辺
に配置されており、ＩＣテスタからＩＣチップ１の機能
を検査するためのＤＡＴＡを入力するＤＡＴＡ入力パッ
ド３はＩＣチップ左辺に配置され、ＩＣチップ１の内部
動作をモニタするためにＤＡＴＡをＩＣテスタに出力す
るＤＡＴＡ出力パッド６はチップ右辺に配置され、そし
てＩＣテスタ用のテストモード端子パッド５はチップ下
辺に配置されていた。
【０００３】このため、このＩＣチップ１をＩＣテスタ
で検査する場合に、チップの四辺にある全ての検査電極
パッド２７Ｕ，Ｄ対及び２７Ｒ，Ｌ対とＩＣテスタとの
間で電気的に接触する必要がある。すなわち図１１に示
すようにＩＣチップ１を複数個マトリックス状に並べて
配置している半導体ウェーハ２００にプローブカード２
０の開孔部２２を当て、プローブ針２１の先端部を全て
の検査用電極パッドに接触させ、そしてプローブカード
２０のＩＣテスタ用コネクタ２３をテスタのソケットに
挿入してＩＣチップ１とＩＣテスタとを電気的に接続さ
せている。
で検査する場合に、チップの四辺にある全ての検査電極
パッド２７Ｕ，Ｄ対及び２７Ｒ，Ｌ対とＩＣテスタとの
間で電気的に接触する必要がある。すなわち図１１に示
すようにＩＣチップ１を複数個マトリックス状に並べて
配置している半導体ウェーハ２００にプローブカード２
０の開孔部２２を当て、プローブ針２１の先端部を全て
の検査用電極パッドに接触させ、そしてプローブカード
２０のＩＣテスタ用コネクタ２３をテスタのソケットに
挿入してＩＣチップ１とＩＣテスタとを電気的に接続さ
せている。
【０００４】ここで検査に必要な検査電極パッドがＩＣ
チップ１の四辺に配置されていると、チップの四辺の検
査電極パッド２７Ｄ，Ｌ，Ｒ，Ｌとプローブ針２１の接
触をとらなければ検査できないため、プローブ針２１を
四方向からプローブカード２０に取り付ける必要があり
、従って１枚のプローブカード２０を使用する１回の検
査では１ケのＩＣチップの測定ができる。
チップ１の四辺に配置されていると、チップの四辺の検
査電極パッド２７Ｄ，Ｌ，Ｒ，Ｌとプローブ針２１の接
触をとらなければ検査できないため、プローブ針２１を
四方向からプローブカード２０に取り付ける必要があり
、従って１枚のプローブカード２０を使用する１回の検
査では１ケのＩＣチップの測定ができる。
【０００５】また図１２に示すようにＰＲＯＭ内蔵のマ
イコンチップ１０１の場合は、検査電極パッド２７Ｄ，
Ｌ，Ｒ，Ｕがマイコンチップ１０１の周辺に複数個配置
され、電極パッド１０２は上辺にそしてＧＮＤパッド１
０６は下辺に位置されており、ＩＣテスタにて検査する
場合に必要なテストモード端子パッド１０４は上辺に、
マイコン部検査時にはＤＡＴＡ入力しＰＲＯＭ部検査時
にはＤＡＴＡ入出力するＤＡＴＡ入力パッド１０３は上
辺に、マイコン部検査時内部動作結果を出力するＤＡＴ
Ａ出力パッド１０５は左辺に、ＰＲＯＭ部検査時ＰＲＯ
Ｍのアドレス信号を入力するＰＲＯＭアドレスパッド８
は右辺に、ＰＲＯＭのリード・ライトを切り換えるＰＲ
ＯＭアクセスパッド１０７は下辺に位置している。
イコンチップ１０１の場合は、検査電極パッド２７Ｄ，
Ｌ，Ｒ，Ｕがマイコンチップ１０１の周辺に複数個配置
され、電極パッド１０２は上辺にそしてＧＮＤパッド１
０６は下辺に位置されており、ＩＣテスタにて検査する
場合に必要なテストモード端子パッド１０４は上辺に、
マイコン部検査時にはＤＡＴＡ入力しＰＲＯＭ部検査時
にはＤＡＴＡ入出力するＤＡＴＡ入力パッド１０３は上
辺に、マイコン部検査時内部動作結果を出力するＤＡＴ
Ａ出力パッド１０５は左辺に、ＰＲＯＭ部検査時ＰＲＯ
Ｍのアドレス信号を入力するＰＲＯＭアドレスパッド８
は右辺に、ＰＲＯＭのリード・ライトを切り換えるＰＲ
ＯＭアクセスパッド１０７は下辺に位置している。
【０００６】次に図１２のチップ１０１の検査時の動作
を図１３を用いて説明する。テストモード信号１１５に
従い、ＰＲＯＭ部１１４はＰＲＯＭアドレス信号１２０
とＰＲＯＭアクセス信号１２１に従い動作し、データ信
号切換回路Ａの１１７を介してＰＲＯＭデータ１１８を
ＤＡＴＡ信号Ａの１１６にのせデータのリード・ライト
をさせＰＲＯＭ部１１４の検査をする。マイコン部１１
３はテストモード信号１１５に従い、データ信号切換回
路Ａの１１７を介してＩＣテスタより与えられたＤＡＴ
Ａ信号Ａの１１６をＣＰＵ入力データ信号１１９にのせ
マイコン部１１３を動作させ、動作結果を出力ＤＡＴＡ
信号１２９にのせマイコン部１１３の検査を行う。
を図１３を用いて説明する。テストモード信号１１５に
従い、ＰＲＯＭ部１１４はＰＲＯＭアドレス信号１２０
とＰＲＯＭアクセス信号１２１に従い動作し、データ信
号切換回路Ａの１１７を介してＰＲＯＭデータ１１８を
ＤＡＴＡ信号Ａの１１６にのせデータのリード・ライト
をさせＰＲＯＭ部１１４の検査をする。マイコン部１１
３はテストモード信号１１５に従い、データ信号切換回
路Ａの１１７を介してＩＣテスタより与えられたＤＡＴ
Ａ信号Ａの１１６をＣＰＵ入力データ信号１１９にのせ
マイコン部１１３を動作させ、動作結果を出力ＤＡＴＡ
信号１２９にのせマイコン部１１３の検査を行う。
【０００７】次にＰＲＯＭ内蔵のマイコンチップ１０１
が半導体ウェーハ上に形成されている場合の検査につい
て図１４を用いて説明する。プローブカード２０はＰＲ
ＯＭ内蔵のマイコンチップ１０１の電極パッド１２６に
対応して開孔部２２に複数のプローブ針２１を取付けて
おり、このプローブ針２１の先端部がマイコンチップ１
０１の電極パッド１２６と接触してコネクタ２３を介し
てＩＣテスタと結線されＰＲＯＭ内蔵のマイコンチップ
１０１の検査ができる。
が半導体ウェーハ上に形成されている場合の検査につい
て図１４を用いて説明する。プローブカード２０はＰＲ
ＯＭ内蔵のマイコンチップ１０１の電極パッド１２６に
対応して開孔部２２に複数のプローブ針２１を取付けて
おり、このプローブ針２１の先端部がマイコンチップ１
０１の電極パッド１２６と接触してコネクタ２３を介し
てＩＣテスタと結線されＰＲＯＭ内蔵のマイコンチップ
１０１の検査ができる。
【０００８】この検査用の電極パッド群がマイコンチッ
プ１０１の四辺に配置されているので、前述の図１１の
場合と同じ理由で１回の検査で測定できるＩＣウェーハ
上のＰＲＯＭ内蔵のマイコンチップ１は１個であった。
プ１０１の四辺に配置されているので、前述の図１１の
場合と同じ理由で１回の検査で測定できるＩＣウェーハ
上のＰＲＯＭ内蔵のマイコンチップ１は１個であった。
【０００９】図１５はＩＣテスタとプローブを用いてＰ
ＲＯＭ内蔵のマイコンチップが形成されているＩＣウェ
ーハ２００を検査する場合のフロー図である。工程３０
で拡散終了したＩＣウェーハは、ＰＲＯＭ内部消去工程
３１の後、ＰＲＯＭ部検査３２を行い、高温保管３３を
行った後の検査工程３４ではＰＲＯＭ部とマイコン部の
２回の検査してＩＣウェーハの検査完了３５となる。
ＲＯＭ内蔵のマイコンチップが形成されているＩＣウェ
ーハ２００を検査する場合のフロー図である。工程３０
で拡散終了したＩＣウェーハは、ＰＲＯＭ内部消去工程
３１の後、ＰＲＯＭ部検査３２を行い、高温保管３３を
行った後の検査工程３４ではＰＲＯＭ部とマイコン部の
２回の検査してＩＣウェーハの検査完了３５となる。
【００１０】
【発明が解決しようとする課題】上述した従来の半導体
論理集積回路は、半導体ウェーハ上に形成されているＩ
Ｃチップをプローブカードを介してＩＣテスタで検査す
る場合に、１回の検査で測定できるチップ数は１個であ
るので、半導体ウェーハ上の全チップを測定するのに相
当時間がかかり検査コストが増大するという欠点があっ
た。
論理集積回路は、半導体ウェーハ上に形成されているＩ
Ｃチップをプローブカードを介してＩＣテスタで検査す
る場合に、１回の検査で測定できるチップ数は１個であ
るので、半導体ウェーハ上の全チップを測定するのに相
当時間がかかり検査コストが増大するという欠点があっ
た。
【００１１】また、特に論理集積回路がＰＲＯＭ内蔵の
マイクロコンピュータの場合は、１個のチップの検査は
２度必要となり検査時間が長いという欠点があった。
マイクロコンピュータの場合は、１個のチップの検査は
２度必要となり検査時間が長いという欠点があった。
【００１２】本発明の目的はプローブカードを介してＩ
Ｃテスタを用いて効率よく半導体ウェーハ上のＩＣチッ
プを検査する半導体論理集積回路を提供することにある
。
Ｃテスタを用いて効率よく半導体ウェーハ上のＩＣチッ
プを検査する半導体論理集積回路を提供することにある
。
【００１３】
【課題を解決するための手段】本発明の半導体論理集積
回路は、半導体ウェーハ上にマトリックス状に形成され
た被試験ＩＣチップ領域の四辺に設けられた複数の検査
用電極パッドが、プローブカードに設けられたプローブ
探針の先端部を介してＩＣテスタと電気的に接続し、前
記ＩＣチップ領域の特性が試験される半導体論理集積回
路において、前記被試験ＩＣチップ領域は、前記プロー
ブ探針と接触する左右パッド対（または上下パッド対）
と、前記左右パッド対（または上下パッド対）から入力
するテストモード信号を入力して電源又は接地電位点に
固定させるＣＭＯＳ出力点の電極パッド列を有する上下
パッド対（または左右バッド対）とを含んで構成されて
いる。
回路は、半導体ウェーハ上にマトリックス状に形成され
た被試験ＩＣチップ領域の四辺に設けられた複数の検査
用電極パッドが、プローブカードに設けられたプローブ
探針の先端部を介してＩＣテスタと電気的に接続し、前
記ＩＣチップ領域の特性が試験される半導体論理集積回
路において、前記被試験ＩＣチップ領域は、前記プロー
ブ探針と接触する左右パッド対（または上下パッド対）
と、前記左右パッド対（または上下パッド対）から入力
するテストモード信号を入力して電源又は接地電位点に
固定させるＣＭＯＳ出力点の電極パッド列を有する上下
パッド対（または左右バッド対）とを含んで構成されて
いる。
【００１４】
【実施例】次に、本発明について図面を参照して説明す
る。図１は、本発明の第１の実施例のＩＣチップの電極
バンプの配置模式図である。
る。図１は、本発明の第１の実施例のＩＣチップの電極
バンプの配置模式図である。
【００１５】検査電極パッド２７Ｄ，Ｌ，Ｒ，ＵはＩＣ
チップ１の四周辺に複数個配置されているが、電源パッ
ド２，ＩＣテスタよりＤＡＴＡを入力するＤＡＴＡ入力
パッド３およびクロック入力端子パッド４のパッド２７
Ｕはチップ上辺に配置され、ＧＮＤパッド７，ＲＥＳＥ
Ｔ端子パッド８，テストモード端子パッド５，ＩＣテス
タへＤＡＴＡを出力するＤＡＴＡ出力パッド６のパッド
２７Ｄはチップ下辺に配置されて上下パッド対となって
いる。
チップ１の四周辺に複数個配置されているが、電源パッ
ド２，ＩＣテスタよりＤＡＴＡを入力するＤＡＴＡ入力
パッド３およびクロック入力端子パッド４のパッド２７
Ｕはチップ上辺に配置され、ＧＮＤパッド７，ＲＥＳＥ
Ｔ端子パッド８，テストモード端子パッド５，ＩＣテス
タへＤＡＴＡを出力するＤＡＴＡ出力パッド６のパッド
２７Ｄはチップ下辺に配置されて上下パッド対となって
いる。
【００１６】図２は図１のＩＣチップの機能を説明する
ためのブロック図である。上下・左右の位置関係は図１
の各バンプの配置と対応しており、チップ下辺のテスト
モード端子パッド５の信号に従い、右辺パッド９，左辺
パッド１０，ＤＡＴＡ入力パッド３，ＣＰＵ１１，ＤＡ
ＴＡ出力パッド６はテストモードになり、ＩＣテスタか
らＲＥＳＥＴ端子パッド８とクロック入力端子パッド４
の信号を入力してＩＣテスタとＩＣチップの同期をとり
、ＤＡＴＡ入力パッド３よりＤＡＴＡ入力し、ＣＰＵ１
１の動作結果をＤＡＴＡ出力パッド６に出力して検査で
きる。
ためのブロック図である。上下・左右の位置関係は図１
の各バンプの配置と対応しており、チップ下辺のテスト
モード端子パッド５の信号に従い、右辺パッド９，左辺
パッド１０，ＤＡＴＡ入力パッド３，ＣＰＵ１１，ＤＡ
ＴＡ出力パッド６はテストモードになり、ＩＣテスタか
らＲＥＳＥＴ端子パッド８とクロック入力端子パッド４
の信号を入力してＩＣテスタとＩＣチップの同期をとり
、ＤＡＴＡ入力パッド３よりＤＡＴＡ入力し、ＣＰＵ１
１の動作結果をＤＡＴＡ出力パッド６に出力して検査で
きる。
【００１７】この時右辺パッド９，左辺パッド１０の入
力ポートはそれぞれ図３の（ａ），（ｂ）に示す回路構
成で、プローブ針と接触させなくともテストモード時は
電極パッド１３の電位レベルを電源レベルまたはＧＮＤ
レベルに固定することができ、ＩＣ内部電流の検査も可
能になる。
力ポートはそれぞれ図３の（ａ），（ｂ）に示す回路構
成で、プローブ針と接触させなくともテストモード時は
電極パッド１３の電位レベルを電源レベルまたはＧＮＤ
レベルに固定することができ、ＩＣ内部電流の検査も可
能になる。
【００１８】以上説明したように、ＩＣテスタを使用し
た場合にＩＣチップ１内部の論理回路検査に必要な検査
用電極パッドを上下の相対する二辺に配置することによ
り、ＩＣウェーハ上にマトリックス形成されたＩＣチッ
プ１を検査する場合に、図４に示すように、上下の相対
する二辺の検査電極パッド２７Ｕ，２７Ｄにプローブ針
２１を接触させるだけですなわち、左右の検査電極パッ
ド２７Ｒ，２７Ｌとは接触せずにチップ１の検査が可能
になり、二つに並んだＩＣチップを同時に検査し、検査
時間が大幅に短くなる。
た場合にＩＣチップ１内部の論理回路検査に必要な検査
用電極パッドを上下の相対する二辺に配置することによ
り、ＩＣウェーハ上にマトリックス形成されたＩＣチッ
プ１を検査する場合に、図４に示すように、上下の相対
する二辺の検査電極パッド２７Ｕ，２７Ｄにプローブ針
２１を接触させるだけですなわち、左右の検査電極パッ
ド２７Ｒ，２７Ｌとは接触せずにチップ１の検査が可能
になり、二つに並んだＩＣチップを同時に検査し、検査
時間が大幅に短くなる。
【００１９】図５は本発明の第２の実施例の左右辺パッ
ド内の入力ポートの回路図である。本実施例においてテ
ストモード時は内部データ信号２５に従いＰチャンネル
ＭＯＳトランジスタ１４とＮチャンネルＭＯＳトランジ
スタ１５をオン・オフさせて電極パッド１３の電位レベ
ルを任意に設定することができ、プローブカードが右辺
ポート９，左辺ポート１０の電極パッド２７に接触しな
くとも、入力ポートの読み込み検査が可能になり、ＩＣ
ウェーハ上に形成されたＩＣチップを検査する場合に、
前述の図４のような横並びの複数個の同時検査ができる
。
ド内の入力ポートの回路図である。本実施例においてテ
ストモード時は内部データ信号２５に従いＰチャンネル
ＭＯＳトランジスタ１４とＮチャンネルＭＯＳトランジ
スタ１５をオン・オフさせて電極パッド１３の電位レベ
ルを任意に設定することができ、プローブカードが右辺
ポート９，左辺ポート１０の電極パッド２７に接触しな
くとも、入力ポートの読み込み検査が可能になり、ＩＣ
ウェーハ上に形成されたＩＣチップを検査する場合に、
前述の図４のような横並びの複数個の同時検査ができる
。
【００２０】図６は本発明の第３の実施例のマイコンチ
ップの電極バンプの配置模式図である。全電極パッドは
チップ周辺の四辺に複数個配置されているが、電極パッ
ド１０２，テストモード端子パッドはチップ上辺に、Ｄ
ＡＴＡ入力パッド１０３，ＰＲＯＭアクセスパッド１０
７，ＰＲＯＭテストモードパッド１２８はチップ右辺に
、ＰＲＯＭアドレスパッド１０８，ＧＮＤパッド６はチ
ップ左辺に配置されており、電源パッド１０２，テスト
モード端子パッド１０４，ＧＮＤパッド１０６，ＰＲＯ
Ｍテストモード端子パッド１２８はチップ二辺にまたが
る位置にある。
ップの電極バンプの配置模式図である。全電極パッドは
チップ周辺の四辺に複数個配置されているが、電極パッ
ド１０２，テストモード端子パッドはチップ上辺に、Ｄ
ＡＴＡ入力パッド１０３，ＰＲＯＭアクセスパッド１０
７，ＰＲＯＭテストモードパッド１２８はチップ右辺に
、ＰＲＯＭアドレスパッド１０８，ＧＮＤパッド６はチ
ップ左辺に配置されており、電源パッド１０２，テスト
モード端子パッド１０４，ＧＮＤパッド１０６，ＰＲＯ
Ｍテストモード端子パッド１２８はチップ二辺にまたが
る位置にある。
【００２１】検査時の動作を図７（ａ），（ｂ）のブロ
ック図を用いて説明する。図７（ａ）のブロックは図１
５のフロー図の検査工程３２の場合であり、左辺パッド
１０と右辺パッド１１の相対する二辺の電極パッドのみ
で検査できる。ＰＲＯＭテストモード信号１２７，ＰＲ
ＯＭアドレス信号１２０，ＰＲＯＭデータ１１８，ＰＲ
ＯＭアクセス信号１２１にてＰＲＯＭ部１１４の検査を
する。
ック図を用いて説明する。図７（ａ）のブロックは図１
５のフロー図の検査工程３２の場合であり、左辺パッド
１０と右辺パッド１１の相対する二辺の電極パッドのみ
で検査できる。ＰＲＯＭテストモード信号１２７，ＰＲ
ＯＭアドレス信号１２０，ＰＲＯＭデータ１１８，ＰＲ
ＯＭアクセス信号１２１にてＰＲＯＭ部１１４の検査を
する。
【００２２】図７（ｂ）のブロックは図１５の検査工程
３４の場合であり、上辺パッド９と下辺パッド１２の相
対する二辺の電極のみで検査できる。ＰＲＯＭ部１１４
はテストモード信号１１５とＰＲＯＭアクセス信号１２
１と、ＤＡＴＡ信号Ｂの１３２よりデータ切換回路Ｂの
１３１を介したＰＲＯＭアドレス信号１２０とＤＡＴＡ
信号Ａの１１６よりデータ切換回路Ａの１１７を介した
ＰＲＯＭデータ１１８により検査される。マイコン部１
１３はテストモード信号１１５とＤＡＴＡ信号Ａの１１
６よりデータ切換回路Ａの１１７を介したＣＰＵ入力デ
ータ信号１１９とＣＰＵ出力データ信号１３０はデータ
切換回路Ｂの１３１を介してＤＡＴＡ信号Ｂの１３２と
して出力され、左辺パッド１１０と右辺パッド１１１の
相対する２辺の電極パッドのみで検査できる。
３４の場合であり、上辺パッド９と下辺パッド１２の相
対する二辺の電極のみで検査できる。ＰＲＯＭ部１１４
はテストモード信号１１５とＰＲＯＭアクセス信号１２
１と、ＤＡＴＡ信号Ｂの１３２よりデータ切換回路Ｂの
１３１を介したＰＲＯＭアドレス信号１２０とＤＡＴＡ
信号Ａの１１６よりデータ切換回路Ａの１１７を介した
ＰＲＯＭデータ１１８により検査される。マイコン部１
１３はテストモード信号１１５とＤＡＴＡ信号Ａの１１
６よりデータ切換回路Ａの１１７を介したＣＰＵ入力デ
ータ信号１１９とＣＰＵ出力データ信号１３０はデータ
切換回路Ｂの１３１を介してＤＡＴＡ信号Ｂの１３２と
して出力され、左辺パッド１１０と右辺パッド１１１の
相対する２辺の電極パッドのみで検査できる。
【００２３】図８（ａ），（ｂ）はプローブカードを用
いた図６のマイコンチップの検査を説明するための平面
模式図である。図１５の検査工程３２に対応する場合が
（ａ）に、検査工程３４に対応する場合が（ｂ）に対応
する。半導体ウェーハ上に形成されたマイコンチップ１
０１をＩＣテスターとプローブカードを用いて検査する
場合、検査工程３２，３３共にそれぞれ二辺の電極パッ
ド対にプローブ針１２４を接触させるだけで検査が可能
になり、横または縦に並んだ２チップを同時に検査する
ことが可能である。
いた図６のマイコンチップの検査を説明するための平面
模式図である。図１５の検査工程３２に対応する場合が
（ａ）に、検査工程３４に対応する場合が（ｂ）に対応
する。半導体ウェーハ上に形成されたマイコンチップ１
０１をＩＣテスターとプローブカードを用いて検査する
場合、検査工程３２，３３共にそれぞれ二辺の電極パッ
ド対にプローブ針１２４を接触させるだけで検査が可能
になり、横または縦に並んだ２チップを同時に検査する
ことが可能である。
【００２４】図９は本発明の第４の実施例の機能を説明
するためのブロック図である。図１５の検査工程３２の
場合は、左辺パッド１１０と右辺パッド１１１の相対す
る電極パッドのみを使用して、ＰＲＯＭテストモード信
号１２７，ＰＲＯＭアドレス信号１２０，ＰＲＯＭデー
タ１１８，ＰＲＯＭアクセス信号１２１にてＰＲＯＭ部
１１４の検査をする。図１５の検査工程３４の場合は、
左辺パッド１１０と右辺パッド１１１と上辺パッド１０
９と下辺パッド１１２の四辺の電極パッドを使用してマ
イコン部１３とＰＲＯＭ部１１４の検査をする。
するためのブロック図である。図１５の検査工程３２の
場合は、左辺パッド１１０と右辺パッド１１１の相対す
る電極パッドのみを使用して、ＰＲＯＭテストモード信
号１２７，ＰＲＯＭアドレス信号１２０，ＰＲＯＭデー
タ１１８，ＰＲＯＭアクセス信号１２１にてＰＲＯＭ部
１１４の検査をする。図１５の検査工程３４の場合は、
左辺パッド１１０と右辺パッド１１１と上辺パッド１０
９と下辺パッド１１２の四辺の電極パッドを使用してマ
イコン部１３とＰＲＯＭ部１１４の検査をする。
【００２５】検査工程３２の場合は複数チップ同時検査
，検査工程３４の場合は一チップ検査になるが、図７（
ｂ）のデータ信号切換回路Ａ，Ｂの１１７，１３１が不
用になるなど、ＰＲＯＭ内蔵マイコンチップの回路構成
が小さくなる利点がある。
，検査工程３４の場合は一チップ検査になるが、図７（
ｂ）のデータ信号切換回路Ａ，Ｂの１１７，１３１が不
用になるなど、ＰＲＯＭ内蔵マイコンチップの回路構成
が小さくなる利点がある。
【００２６】
【発明の効果】以上説明したように本発明は、チップ上
の四辺に複数の電極パッド群を有する半導体論理集積回
路において、上下あるいは左右の相対する二辺の電極パ
ッドの内、１方の相対する二辺の電極パッドとプローブ
針の接触をとり、例えば左右ポートの電位固定動作で電
気的特性を上・下の検査電極対を介して検査して、チッ
プ内部の論理回路機能を検査できるので、半導体ウェー
ハ上に形成され、複数のＩＣチップを１回の検査で同時
に検査することが可能になり、１ＩＣチップ当りの検査
時間が大幅に短縮できる。
の四辺に複数の電極パッド群を有する半導体論理集積回
路において、上下あるいは左右の相対する二辺の電極パ
ッドの内、１方の相対する二辺の電極パッドとプローブ
針の接触をとり、例えば左右ポートの電位固定動作で電
気的特性を上・下の検査電極対を介して検査して、チッ
プ内部の論理回路機能を検査できるので、半導体ウェー
ハ上に形成され、複数のＩＣチップを１回の検査で同時
に検査することが可能になり、１ＩＣチップ当りの検査
時間が大幅に短縮できる。
【００２７】特に、ＩＣウェーハ状態でのマイコンチッ
プの検査が２回あるＰＲＯＭ内蔵のマイクロコンピュー
タでは効果が大きい。
プの検査が２回あるＰＲＯＭ内蔵のマイクロコンピュー
タでは効果が大きい。
【図１】本発明の第１の実施例のＩＣチップの電極バン
プの配置模式図である。
プの配置模式図である。
【図２】図１のＩＣチップの機能を説明するためのブロ
ック図である。
ック図である。
【図３】（ａ），（ｂ）は図２のブロックの入力ポート
の回路図である。
の回路図である。
【図４】プローブカードを用いた図１のＩＣチップの検
査を説明するための平面模式図である。
査を説明するための平面模式図である。
【図５】本発明の第２の実施例の入力ポートの回路図で
ある。
ある。
【図６】本発明の第３の実施例のマイコンチップの電極
バンプの配置模式図である。
バンプの配置模式図である。
【図７】（ａ），（ｂ）は図６のマイコンチップの機能
を説明するためのブロック図である。
を説明するためのブロック図である。
【図８】プローブカードを用いた図６のマイコンチップ
の検査を説明するための平面模式図である。
の検査を説明するための平面模式図である。
【図９】本発明の第４の実施例のマイコンチップの機能
を説明するためのブロック図である。
を説明するためのブロック図である。
【図１０】従来の半導体論理集積回路の一例の検査電極
バンプの配置模式図である。
バンプの配置模式図である。
【図１１】プローブカードを用いた図１０のＩＣコンチ
ップの検査を説明する模式図である。
ップの検査を説明する模式図である。
【図１２】従来のマイコンチップの一例の検査電極バン
プの配置模式図である。
プの配置模式図である。
【図１３】図１２のマイコンチップの機能を説明するた
めのブロック図である。
めのブロック図である。
【図１４】プローブカードを用いた図１２のマイコンチ
ップの検査を説明するための平面模式図である。
ップの検査を説明するための平面模式図である。
【図１５】プローブカードを用いた図１２のマイコンチ
ップの検査を説明するためのフロー図である。
ップの検査を説明するためのフロー図である。
１ ＩＣチップ
２，１０２ 電源パッド
３，１０３ ＤＡＴＡ入力パッド４ クロ
ック入力端子パッド ５，１０４ テストモード端子パッド６，１０５
ＤＡＴＡ出力パッド７，１０６ ＧＮＤ
パッド ８ ＲＥＳＥＴ端子パッド ９ 右辺パッド １０ 左辺パッド １１ ＣＰＵ １２ 内部バスライン １３ 電極パッド １４ ＰチャンネルＭＯＳトランジスタ１５
ＮチャンネルＭＯＳトランジスタ１６ テス
トモード信号 １７ 入力インバータ １８ Ｎチャネルゲート制御回路１９ Ｐ
チャネルゲート制御回路２０，１２２，１２２ａ，１２
２ｂ プローブカード２１，１２４ プロ
ーブ針 ２２，１２３，１２３ａ，１２３ｂ 開孔部２３
ＩＣ用コネクタ ２５ 内部データ信号 ２６ 抵抗 ２７Ｄ 下辺検査電極パッド ２７Ｌ 左辺検査電極パッド ２７Ｒ 右辺検査電極パッド ２７Ｕ 上辺検査電極パッド １２６ 検査電極パッド １０１ マイコンチップ １０７ ＰＲＯＭアクセスパッド１０８
ＲＯＭアドレスパッド １０９ 上辺パッド １１０ 左辺パッド １１１ 右辺パッド １１２ 下辺パッド １１３ マイクロコンピュータ部１１４
ＰＲＯＭ部 １１５ テストモード信号 １１６ データ信号Ａ １１７ データ信号切換回路Ａ １１８ ＰＲＯＭデータ １１９ ＣＰＵ入力データ信号 １２０ ＰＲＯＭアドレス信号 １２１ ＰＲＯＭアクセス信号 １２７ ＰＲＯＭテストモード信号１２９
出力データ信号 １３０ ＣＰＵデータ出力信号 １３１ データ信号切換回路Ｂ １３２ データ信号Ｂ
ック入力端子パッド ５，１０４ テストモード端子パッド６，１０５
ＤＡＴＡ出力パッド７，１０６ ＧＮＤ
パッド ８ ＲＥＳＥＴ端子パッド ９ 右辺パッド １０ 左辺パッド １１ ＣＰＵ １２ 内部バスライン １３ 電極パッド １４ ＰチャンネルＭＯＳトランジスタ１５
ＮチャンネルＭＯＳトランジスタ１６ テス
トモード信号 １７ 入力インバータ １８ Ｎチャネルゲート制御回路１９ Ｐ
チャネルゲート制御回路２０，１２２，１２２ａ，１２
２ｂ プローブカード２１，１２４ プロ
ーブ針 ２２，１２３，１２３ａ，１２３ｂ 開孔部２３
ＩＣ用コネクタ ２５ 内部データ信号 ２６ 抵抗 ２７Ｄ 下辺検査電極パッド ２７Ｌ 左辺検査電極パッド ２７Ｒ 右辺検査電極パッド ２７Ｕ 上辺検査電極パッド １２６ 検査電極パッド １０１ マイコンチップ １０７ ＰＲＯＭアクセスパッド１０８
ＲＯＭアドレスパッド １０９ 上辺パッド １１０ 左辺パッド １１１ 右辺パッド １１２ 下辺パッド １１３ マイクロコンピュータ部１１４
ＰＲＯＭ部 １１５ テストモード信号 １１６ データ信号Ａ １１７ データ信号切換回路Ａ １１８ ＰＲＯＭデータ １１９ ＣＰＵ入力データ信号 １２０ ＰＲＯＭアドレス信号 １２１ ＰＲＯＭアクセス信号 １２７ ＰＲＯＭテストモード信号１２９
出力データ信号 １３０ ＣＰＵデータ出力信号 １３１ データ信号切換回路Ｂ １３２ データ信号Ｂ
Claims (2)
- 【請求項１】 半導体ウェーハ上にマトリックス状に
形成された被試験ＩＣチップ領域の四辺に設けられた複
数の検査用電極パッドが、プローブカードに設けられた
プローブ探針の先端部を介してＩＣテスタと電気的に接
続し、前記ＩＣチップ領域の特性が試験される半導体論
理集積回路において、前記被試験ＩＣチップ領域は、前
記プローブ探針と接触する左右パッド対（または上下パ
ッド対）と、前記左右パッド対（または上下パッド対）
から入力するテストモード信号を入力して電源又は接地
電位点に固定させるＣＭＯＳ出力点の電極パッド列を有
する上下パッド対（または左右バッド対）とを含むこと
を特徴とする半導体論理集積回路。 - 【請求項２】 前記被試験ＩＣチップ領域が、プログ
ラマブル・リード・オンリー・メモリ部を有することを
特徴とする請求項１記載の半導体論理集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3102940A JPH04333252A (ja) | 1991-05-09 | 1991-05-09 | 半導体論理集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3102940A JPH04333252A (ja) | 1991-05-09 | 1991-05-09 | 半導体論理集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04333252A true JPH04333252A (ja) | 1992-11-20 |
Family
ID=14340833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3102940A Pending JPH04333252A (ja) | 1991-05-09 | 1991-05-09 | 半導体論理集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04333252A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5661407A (en) * | 1994-09-22 | 1997-08-26 | Kawasaki Steel Corporation | Integrated circuit probe testing device and method |
| US5962868A (en) * | 1997-07-14 | 1999-10-05 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having contact check circuit |
| US6600359B1 (en) | 1996-12-03 | 2003-07-29 | Micron Technology, Inc. | Circuit having a long device configured for testing |
| JP2015220730A (ja) * | 2014-05-21 | 2015-12-07 | トヨタ自動車株式会社 | 制御装置 |
-
1991
- 1991-05-09 JP JP3102940A patent/JPH04333252A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5661407A (en) * | 1994-09-22 | 1997-08-26 | Kawasaki Steel Corporation | Integrated circuit probe testing device and method |
| US6600359B1 (en) | 1996-12-03 | 2003-07-29 | Micron Technology, Inc. | Circuit having a long device configured for testing |
| US6781397B2 (en) | 1996-12-03 | 2004-08-24 | Micron Technology, Inc. | Electrical communication system for circuitry |
| US7161372B2 (en) | 1996-12-03 | 2007-01-09 | Micron Technology, Inc. | Input system for an operations circuit |
| US7187190B2 (en) | 1996-12-03 | 2007-03-06 | Micron Technology, Inc. | Contact pad arrangement on a die |
| US7282939B2 (en) | 1996-12-03 | 2007-10-16 | Micron Technology, Inc. | Circuit having a long device configured for testing |
| US5962868A (en) * | 1997-07-14 | 1999-10-05 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having contact check circuit |
| JP2015220730A (ja) * | 2014-05-21 | 2015-12-07 | トヨタ自動車株式会社 | 制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100786598B1 (ko) | 반도체웨이퍼, 반도체 칩 및 반도체장치의 제조방법 | |
| US7781890B2 (en) | Structure and method for parallel testing of dies on a semiconductor wafer | |
| US6532579B2 (en) | Semiconductor integrated circuit and design method and manufacturing method of the same | |
| US5969538A (en) | Semiconductor wafer with interconnect between dies for testing and a process of testing | |
| US7990163B2 (en) | Systems and methods for defect testing of externally accessible integrated circuit interconnects | |
| TW200406859A (en) | Semiconductor device and its manufacturing method | |
| KR940004207B1 (ko) | 검사회로를 갖는 반도체 집적회로 장치 | |
| US7202692B2 (en) | Semiconductor chip and method of testing the same | |
| JP2002176140A (ja) | 半導体集積回路ウェハ | |
| JPH04333252A (ja) | 半導体論理集積回路 | |
| KR20030075160A (ko) | 입출력 도통 테스트 모드 회로 | |
| JP4041550B2 (ja) | 集積回路 | |
| JP4217498B2 (ja) | 半導体素子の電気的検査法 | |
| JP2000046912A (ja) | 自己検査装置を備えた集積回路 | |
| KR930007488B1 (ko) | 반도체 집적회로 장치의 개량된 회로배열 | |
| JPH0992787A (ja) | 半導体装置 | |
| KR100630716B1 (ko) | 다양한 패턴 데이터를 쓸 수 있는 반도체 메모리 소자 및그 전기적 검사방법 | |
| KR100568852B1 (ko) | 반도체 메모리 장치의 병렬 테스트 시스템 | |
| JP2004342725A (ja) | 半導体ウエハ | |
| JPH0864648A (ja) | 半導体ウエハ | |
| KR100202646B1 (ko) | 이피롬의 데이타 리텐션 테스트 장치 | |
| JP2000022088A (ja) | 半導体装置とその試験装置及び試験方法 | |
| JPH10284554A (ja) | 半導体集積回路ウェハ及びその試験方法 | |
| JPS62154638A (ja) | 半導体回路検査装置 | |
| JPH06230031A (ja) | プロ−ブカ−ドを用いた半導体素子の特性測定方法 |