JPH04331981A - Liquid crystal display device - Google Patents
Liquid crystal display deviceInfo
- Publication number
- JPH04331981A JPH04331981A JP10147291A JP10147291A JPH04331981A JP H04331981 A JPH04331981 A JP H04331981A JP 10147291 A JP10147291 A JP 10147291A JP 10147291 A JP10147291 A JP 10147291A JP H04331981 A JPH04331981 A JP H04331981A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- liquid crystal
- display
- timing signal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 27
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 abstract description 9
- 238000006243 chemical reaction Methods 0.000 abstract 1
- 230000009977 dual effect Effects 0.000 description 17
- 101150087110 HCRT gene Proteins 0.000 description 10
- 102100037757 Orexin Human genes 0.000 description 10
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 5
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 101001082073 Homo sapiens Interferon-induced helicase C domain-containing protein 1 Proteins 0.000 description 2
- 102100027353 Interferon-induced helicase C domain-containing protein 1 Human genes 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Digital Computer Display Output (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
Description
【0001】0001
【産業上の利用分野】本発明は、パーソナルコンピュー
タやパーソナルワードプロセッサ等の表示部として使用
される液晶表示装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device used as a display section of a personal computer, a personal word processor, etc.
【0002】0002
【従来の技術】一般に、パーソナルコンピュータ等のデ
ータ処理装置では、機器の小型,軽量化を図るために、
その表示部として液晶表示装置(LCD)を備えたもの
が実用化されている。[Prior Art] Generally, in data processing devices such as personal computers, in order to make the device smaller and lighter,
A display unit equipped with a liquid crystal display (LCD) has been put into practical use.
【0003】このような液晶表示装置を備えたデータ処
理装置では、CRT表示装置を備えた機器との互換性を
確保するために、その表示データの処理は、まず、CR
T表示用の画像信号を作成し、このCRT画像信号をL
CD表示用の画像信号に変換することにより行なわれる
。[0003] In a data processing device equipped with such a liquid crystal display device, in order to ensure compatibility with equipment equipped with a CRT display device, processing of display data is first performed using a CRT display device.
Create an image signal for T display, and convert this CRT image signal to L.
This is done by converting into an image signal for CD display.
【0004】すなわち、CRT表示用の画像信号とLC
D表示用の画像信号とでは、帰線期間の有無等の差異に
より、データの出力タイミングが異なるため、CRT表
示用の画像信号の全てを一旦メモリに書込み、その後、
必要な画像部分、つまり、有効表示データのみをLCD
の表示タイミングに応じて読出している。[0004] That is, the image signal for CRT display and the LC
Since the data output timing differs from the image signal for D display due to differences in the presence or absence of blanking period, etc., all the image signals for CRT display are written to memory once, and then
Only the necessary image parts, that is, valid display data, are displayed on the LCD.
It is read out according to the display timing.
【0005】[0005]
【発明が解決しようとする課題】しかしながら、上記の
ようにして液晶表示装置を動作させたのでは、CRT表
示用画像信号の一回分全てを記憶させる大容量の画像メ
モリが必要になる。However, operating the liquid crystal display device in the manner described above requires a large capacity image memory to store all of the image signals for CRT display.
【0006】本発明は上記課題に鑑みなされたもので、
大容量の画像データメモリを必要とすることなく、CR
T表示用の画像データに基づく液晶表示を行なうことが
可能になる液晶表示装置を提供することを目的とする。[0006] The present invention has been made in view of the above problems.
CR without the need for large-capacity image data memory
An object of the present invention is to provide a liquid crystal display device that can perform liquid crystal display based on image data for T display.
【0007】[0007]
【課題を解決するための手段】すなわち、本発明に係わ
る液晶表示装置は、データの書込み動作と読出し動作と
を同時に行ない得る記憶手段と、CRT表示用の画像デ
ータが入力される入力手段と、上記CRT表示用画像デ
ータの垂直同期信号及び水平同期信号に基づいて該CR
T表示用画像データの少なくとも垂直帰線期間を除く有
効データのみを上記記憶手段に記憶させる有効画像デー
タ取出し手段と、この有効画像データ取出し手段により
上記記憶手段に記憶された有効画像データを上記液晶表
示装置の表示タイミングに応じて読出す表示制御手段と
を備えて構成したものである。[Means for Solving the Problems] That is, a liquid crystal display device according to the present invention comprises: a storage means capable of simultaneously performing a data write operation and a data read operation; an input means into which image data for CRT display is input; The CR based on the vertical synchronization signal and horizontal synchronization signal of the image data for CRT display.
effective image data retrieval means for storing in the storage means only valid data excluding at least the vertical retrace period of image data for T display; The display control means is configured to include display control means for reading data in accordance with the display timing of the display device.
【0008】[0008]
【作用】つまり、上記記憶手段に対し、CRT表示用の
画像データをその垂直帰線期間を除き順次書込むのと同
時に、この記憶手段に書込まれたCRT表示用の画像デ
ータを液晶表示タイミングに応じて順次読出して表示さ
せることで、記憶手段の容量は大幅に少くて済むことに
なる。[Operation] That is, the image data for CRT display is sequentially written into the storage means except for the vertical retrace period, and at the same time, the image data for CRT display written in this storage means is written at the liquid crystal display timing. By sequentially reading and displaying the information according to the information, the capacity of the storage means can be significantly reduced.
【0009】[0009]
【実施例】以下図面により本発明の一実施例について説
明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.
【0010】図1は液晶表示装置における表示制御回路
の構成を示すもので、同図において、11はシリアル/
パラレル変換部、12はデュアルポートメモリ、13は
タイミング信号発生部、14は書込み列アドレスカウン
タ、15は読出し列アドレスカウンタ、16は液晶表示
装置である。FIG. 1 shows the configuration of a display control circuit in a liquid crystal display device. In the figure, 11 is a serial/
12 is a dual port memory, 13 is a timing signal generator, 14 is a write column address counter, 15 is a read column address counter, and 16 is a liquid crystal display device.
【0011】シリアル/パラレル変換部11は、タイミ
ング信号発生部13により発生されるドットタイミング
信号DCLに応じて、CRT表示用の画像データを1ド
ットずつのシリアルデータとして入力し、例えば8ドッ
トずつのパラレルデータに変換して出力するもので、こ
のシリアル/パラレル変換部11からのCRT画像デー
タは、タイミング信号発生部13により発生される書込
みタイミング信号WCLに応じて順次デュアルポートメ
モリ12に書込まれる。The serial/parallel converter 11 inputs image data for CRT display as serial data dot by dot in accordance with the dot timing signal DCL generated by the timing signal generator 13. The CRT image data from the serial/parallel converter 11 is sequentially written into the dual port memory 12 in accordance with the write timing signal WCL generated by the timing signal generator 13. .
【0012】この場合、デュアルポートメモリ12に対
するCRT水平走査1本分に相当するデータ列の書込み
列アドレスは、上記タイミング信号発生部13により発
生される水平書込み信号HW に応じてカウント動作す
る書込み列アドレスカウンタ14により指定される。In this case, the write column address of the data column corresponding to one CRT horizontal scan for the dual port memory 12 is a write column that is counted in accordance with the horizontal write signal HW generated by the timing signal generator 13. It is specified by the address counter 14.
【0013】一方、デュアルポートメモリ12に順次書
込まれるCRT画像データは、タイミング信号発生部1
3により発生される読出しタイミング信号RCLに応じ
て順次LCD画像データとして読出されるもので、この
デュアルポートメモリ13から読出されたLCD画像デ
ータは、液晶表示部16に順次送られて表示される。On the other hand, the CRT image data sequentially written into the dual port memory 12 is processed by the timing signal generator 1.
The LCD image data read out from the dual port memory 13 is sequentially sent to the liquid crystal display section 16 and displayed.
【0014】この場合、デュアルポートメモリ12から
のLCD水平走査1本分に相当するデータ列の読出しア
ドレスは、上記タイミング信号発生部13により発生さ
れる水平読出し信号HR に応じてカウント動作する読
出し列アドレスカウンタ15により指定される。In this case, the readout address of the data string corresponding to one horizontal scan of the LCD from the dual port memory 12 is a readout column that is counted in accordance with the horizontal readout signal HR generated by the timing signal generator 13. It is specified by the address counter 15.
【0015】ここで、上記タイミング信号発生部13に
より発生される書込みタイミング信号WCL,水平書込
み信号HW 及び読出しタイミング信号RCL,水平読
出し信号HR は、何れもCRT表示用の水平同期信号
HCRT 及び垂直同期信号VCRT に基づき生成さ
れる。Here, the write timing signal WCL, horizontal write signal HW, read timing signal RCL, and horizontal read signal HR generated by the timing signal generator 13 are all synchronized with the horizontal synchronization signal HCRT and vertical synchronization signal for CRT display. Generated based on signal VCRT.
【0016】図2は上記表示制御回路におけるタイミン
グ信号発生部13の内部構成を示すもので、CRT表示
用の水平同期信号HCRT は、アンドゲートAND1
を介してl+n進カウンタ21にそのカウンタクロック
Cとして供給されると同時に、アンドゲートAND2を
介してm進カウンタ22にそのカウンタクロックCとし
て供給される。FIG. 2 shows the internal configuration of the timing signal generator 13 in the display control circuit, and the horizontal synchronizing signal HCRT for CRT display is generated by the AND gate AND1.
It is supplied as its counter clock C to the l+n-ary counter 21 via the AND gate AND2, and at the same time, it is supplied as its counter clock C to the m-ary counter 22 via the AND gate AND2.
【0017】ここで、上記アンドゲートAND2を介し
てm進カウンタ22に供給される水平同期信号HCRT
は、前記図1における書込み列アドレスカウンタ14
をカウント動作させるための水平書込み信号HW とし
て該書込み列アドレスカウンタ14に出力される。Here, the horizontal synchronizing signal HCRT is supplied to the m-ary counter 22 via the AND gate AND2.
is the write column address counter 14 in FIG.
is outputted to the write column address counter 14 as a horizontal write signal HW for counting.
【0018】また、CRT表示用の垂直同期信号VCR
T は、上記l+n進カウンタ21及びm進カウンタ2
2にそのリセット信号Rとして供給されると共に、フリ
ップフロップFF1にそのセット信号Sとして供給され
る。
このフリップフロップFF1のQ出力は上記アンドゲー
トAND1にそのゲート制御信号として供給される。[0018] Also, a vertical synchronizing signal VCR for CRT display
T is the above-mentioned l+n-ary counter 21 and m-ary counter 2
2 as its reset signal R, and is also supplied as its set signal S to flip-flop FF1. The Q output of this flip-flop FF1 is supplied to the AND gate AND1 as its gate control signal.
【0019】ここで、上記l+n進カウンタ21のカウ
ント値は、CRT表示用画像データの垂直帰線期間に相
当する水平走査線数に対応して設定されるもので、この
l+n進カウンタ21からのカウンタキャリCarry
は上記フリップフロップFF1にそのリセット信号R
として供給されると共に、フリップフロップFF2にそ
のセット信号Sとして供給される。Here, the count value of the l+n-ary counter 21 is set corresponding to the number of horizontal scanning lines corresponding to the vertical retrace period of image data for CRT display. counter carry carry
is the reset signal R to the flip-flop FF1.
It is also supplied to the flip-flop FF2 as its set signal S.
【0020】このフリップフロップFF2のQ出力は上
記アンドゲートAND2にそのゲート制御信号として供
給されると共に、HR 信号発生部23及び書込みタイ
ミング信号発生部24,読出しタイミング信号発生部2
5に対し、そのイネーブル信号ESとして供給される。The Q output of this flip-flop FF2 is supplied to the AND gate AND2 as its gate control signal, and is also supplied to the HR signal generator 23, the write timing signal generator 24, and the read timing signal generator 2.
5 as its enable signal ES.
【0021】また、上記m進カウンタ22のカウント値
は、CRT表示用画像データの垂直帰線期間を除く有効
画像データに相当する水平走査線数に対応して設定され
るもので、このm進カウンタ22からのカウンタキャリ
Carry は上記フリップフロップFF2にそのリセ
ット信号Rとして供給される。The count value of the m-ary counter 22 is set corresponding to the number of horizontal scanning lines corresponding to the effective image data excluding the vertical retrace period of image data for CRT display. The counter carry Carry from the counter 22 is supplied to the flip-flop FF2 as its reset signal R.
【0022】つまり、フリップフロップFF2は、CR
T表示用画像データの垂直帰線期間を除く有効画像デー
タが得られる期間に対応してセットされ、上記HR 信
号発生部23及び書込みタイミング信号発生部24,読
出しタイミング信号発生部25にそれぞれイネーブル信
号ESを供給するもので、HR 信号発生部23により
発生される水平読出し信号HR は、前記図1における
読出し列アドレスカウンタ15をカウント動作させるた
めの信号として該読出し列アドレスカウンタ15に出力
され、書込みタイミング信号発生部24により発生され
るドットタイミング信号DCL及び書込みタイミング信
号WCLは、前記図1におけるシリアル/パラレル変換
部11をシリアル/パラレル変換動作させるための信号
及びデュアルポートメモリ12を書込み動作させるため
の信号として出力され、また、読出しタイミング信号発
生部25により発生される読出しタイミング信号RCL
は、上記デュアルポートメモリ12を読出し動作させる
ための信号として出力される。In other words, the flip-flop FF2 is CR
It is set corresponding to a period in which valid image data is obtained excluding the vertical retrace period of image data for T display, and an enable signal is sent to the HR signal generation section 23, write timing signal generation section 24, and read timing signal generation section 25, respectively. The horizontal read signal HR generated by the HR signal generator 23 is output to the read column address counter 15 in FIG. 1 as a signal for causing the read column address counter 15 to perform a counting operation, and The dot timing signal DCL and the write timing signal WCL generated by the timing signal generator 24 are signals for causing the serial/parallel converter 11 in FIG. The read timing signal RCL is output as a signal and is also generated by the read timing signal generator 25.
is output as a signal for causing the dual port memory 12 to perform a read operation.
【0023】図3はCRT表示用の垂直同期信号VCR
T 及び水平同期信号HCRT に対するタイミング信
号発生部13からの水平書込み信号HW と水平読出し
信号HR との関係を示すタイミングチャート。図4は
垂直及び水平帰線期間を含む一回分全てのCRT表示用
画像データエリアを示す図である。FIG. 3 shows a vertical synchronizing signal VCR for CRT display.
3 is a timing chart showing the relationship between the horizontal write signal HW from the timing signal generator 13 and the horizontal read signal HR with respect to the horizontal synchronization signal HCRT and the horizontal synchronization signal HCRT. FIG. 4 is a diagram showing the entire CRT display image data area for one time, including the vertical and horizontal retrace periods.
【0024】ここで、CRT表示用の垂直同期信号周波
数をVCRT(Hz)、CRT表示用画像データの総水
平走査線数を(l+n+m)本とすると、CRT表示用
の水平同期信号周波数HCRT(Hz) は、HCRT
(Hz) =VCRT(Hz) ・(l+n+m)
…式1となる。ここで、LCD表示用の水平走査線数を
m本とすると、LCD表示用の水平同期信号周波数HL
CD(Hz) は、
HLCD(Hz) =VCRT(Hz) ・m …式
2となる。次に、上記構成による表示制御回路のLCD
表示動作について説明する。Here, if the vertical synchronizing signal frequency for CRT display is VCRT (Hz) and the total number of horizontal scanning lines of image data for CRT display is (l+n+m), then the horizontal synchronizing signal frequency for CRT display is HCRT (Hz). ) is HCRT
(Hz) =VCRT(Hz) ・(l+n+m)
...Equation 1 is obtained. Here, if the number of horizontal scanning lines for LCD display is m, the horizontal synchronizing signal frequency HL for LCD display is
CD (Hz) is expressed as follows: HLCD (Hz) = VCRT (Hz) m...Formula 2. Next, the LCD of the display control circuit with the above configuration
The display operation will be explained.
【0025】まず、CRT表示用画像データの垂直同期
信号VCRT が発生されると、タイミング信号発生部
13におけるl+n進カウンタ21及びm進カウンタ2
2が何れもリセットされると共に、フリップフロップF
F1がセットされアンドゲートAND1がゲートオンに
制御される。First, when the vertical synchronizing signal VCRT of the image data for CRT display is generated, the l+n-ary counter 21 and the m-ary counter 2 in the timing signal generating section 13
2 are reset, and the flip-flop F
F1 is set and the AND gate AND1 is controlled to be gate-on.
【0026】すると、CRT表示用の水平同期信号HC
RT によりl+n進カウンタ21がカウント動作する
もので、CRT表示用画像データの垂直帰線期間を経過
し該カウンタ21からそのカウンタキャリCarry
が出力されると、フリップフロップFF1がリセットさ
れて上記アンドゲートAND1がゲートオフに制御され
ると同時に、フリップフロップFF2がセットされてア
ンドゲートAND2がゲートオンに制御される。そして
、HR 信号発生部23及び書込みタイミング信号発生
部24,読出しタイミング信号発生部25が何れもイネ
ーブル状態になる。Then, the horizontal synchronizing signal HC for CRT display
RT causes the l+n-base counter 21 to perform a counting operation, and after the vertical retrace period of CRT display image data has elapsed, the counter 21 carries out the count.
When is output, the flip-flop FF1 is reset and the AND gate AND1 is controlled to be gate-off, and at the same time, the flip-flop FF2 is set and the AND gate AND2 is controlled to be gate-on. Then, the HR signal generator 23, write timing signal generator 24, and read timing signal generator 25 are all enabled.
【0027】すると、書込みタイミング信号発生部25
からのドットタイミング信号DCL及び書込みタイミン
グ信号WCLに応じてシリアル/パラレル変換部11を
通したCRT表示用有効画像データのデュアルポートメ
モリ12に対する書込みが開始される。また、CRT表
示用水平同期信号HCRT によりm進カウンタ22が
カウント動作すると共に、水平書込み信号HW に応じ
て書込み列アドレスカウンタ14がカウント動作し上記
デュアルポートメモリ12の書込み列アドレスが更新さ
れる。これにより、デュアルポートメモリ12には、C
RT表示用有効画像データのみが、順次書込まれる状態
になる。Then, the write timing signal generator 25
Writing of valid image data for CRT display into the dual port memory 12 via the serial/parallel converter 11 is started in response to the dot timing signal DCL and the write timing signal WCL from. Further, the m-adic counter 22 performs a counting operation in response to the CRT display horizontal synchronizing signal HCRT, and the write column address counter 14 performs a counting operation in response to the horizontal write signal HW, thereby updating the write column address of the dual port memory 12. As a result, the dual port memory 12 has C.
Only valid image data for RT display is written sequentially.
【0028】一方、読出しタイミング信号発生部25か
らは、液晶表示装置16の表示タイミングに対応した読
出しタイミング信号RCLが発生されデュアルポートメ
モリ12に与えられる。また、HR 信号発生部23か
らは水平読出し信号HR が発生され読出し列アドレス
カウンタ15に与えられる。On the other hand, a read timing signal RCL corresponding to the display timing of the liquid crystal display device 16 is generated from the read timing signal generating section 25 and applied to the dual port memory 12. Further, a horizontal read signal HR is generated from the HR signal generating section 23 and applied to the read column address counter 15.
【0029】すると、デュアルポートメモリ12に書込
まれる上記CRT表示用の有効画像データは、その水平
走査1列分ずつLCD表示タイミングに応じて読出され
液晶表示装置16に送られるもので、これにより、CR
T表示用の画像データがLCD表示用の画像データに変
換されて液晶表示装置16に表示出力されるようになる
。Then, the effective image data for CRT display written in the dual port memory 12 is read out one horizontal scanning column at a time in accordance with the LCD display timing and sent to the liquid crystal display device 16. ,CR
The image data for T display is converted into image data for LCD display, and is output for display on the liquid crystal display device 16.
【0030】この場合、前記式1及び式2からも明らか
なように、デュアルポートメモリ12に対し「VCRT
(Hz) ・(l+n+m)」からなるCRT表示用水
平同期信号周波数HCRT(Hz) で書込まれるCR
T表示用有効画像データを、「VCRT(Hz) ・m
」からなるLCD表示用の水平同期信号周波数HLCD
(Hz) で読出すことになるので、該デュアルポート
メモリ12の容量値は、(l+n)本の水平走査線数に
相当する画像データのみ記憶できればよいことになる。In this case, as is clear from equations 1 and 2 above, "VCRT
(Hz) ・(l+n+m)" CR written at horizontal synchronizing signal frequency HCRT (Hz) for CRT display
The effective image data for T display is converted to “VCRT (Hz) m
Horizontal synchronizing signal frequency for LCD display consisting of HLCD
(Hz), the capacity value of the dual port memory 12 only needs to be able to store image data corresponding to the number of (l+n) horizontal scanning lines.
【0031】なお、デュアルポートメモリ12には、上
記CRT表示用画像データの垂直帰線期間を除く有効デ
ータのみ書込むのと同様の手段により、水平帰線期間に
相当する無効画像データも除くように構成する。Note that invalid image data corresponding to the horizontal retrace period is also removed in the dual port memory 12 by the same means as for writing only valid data excluding the vertical retrace period of image data for CRT display. Configure.
【0032】したがって、上記構成の液晶表示装置にお
ける表示制御回路によれば、シリアル/パラレル変換部
11を通して順次入力されるCRT表示用の画像データ
を、タイミング信号発生部13からの書込みタイミング
信号WCLに応じて、その垂直帰線期間及び水平帰線期
間を除く有効画像データのみデュアルポートメモリ12
に対して書込むのと共に、タイミング信号発生部13か
らのLCD表示タイミングに対応する読出しタイミング
信号RCLに応じて、上記デュアルポートメモリ12に
書込まれた有効画像データを読出し、液晶表示装置16
に対して転送表示させるよう構成したので、従来のよう
に大容量の画像データメモリを必要とすることなく、C
RT表示用の画像データに基づく液晶表示を行なうこと
が可能になる。Therefore, according to the display control circuit in the liquid crystal display device having the above configuration, the image data for CRT display that is sequentially input through the serial/parallel converter 11 is converted to the write timing signal WCL from the timing signal generator 13. Accordingly, only valid image data excluding the vertical retrace period and horizontal retrace period is stored in the dual port memory 12.
At the same time, the effective image data written in the dual port memory 12 is read out in accordance with the read timing signal RCL corresponding to the LCD display timing from the timing signal generator 13, and the effective image data is read out from the liquid crystal display device 16.
Since it is configured so that it is transferred and displayed on the C
It becomes possible to perform liquid crystal display based on image data for RT display.
【0033】[0033]
【発明の効果】以上のように本発明によれば、データの
書込み動作と読出し動作とを同時に行ない得る記憶手段
と、CRT表示用の画像データが入力される入力手段と
、上記CRT表示用画像データの垂直同期信号及び水平
同期信号に基づいて該CRT表示用画像データの少なく
とも垂直帰線期間を除く有効データのみを上記記憶手段
に記憶させる有効画像データ取出し手段と、この有効画
像データ取出し手段により上記記憶手段に記憶された有
効画像データを上記液晶表示装置の表示タイミングに応
じて読出す表示制御手段とを備えて構成したので、大容
量の画像データメモリを必要とすることなく、CRT表
示用の画像データに基づく液晶表示を行なうことが可能
になる。As described above, according to the present invention, there is provided a storage means capable of simultaneously performing a data write operation and a data read operation, an input means into which image data for CRT display is input, and an input means for inputting image data for CRT display. effective image data retrieving means for storing in the storage means only valid data excluding at least the vertical retrace period of the CRT display image data based on a data vertical synchronization signal and a horizontal synchronization signal; Since the display control means reads out the effective image data stored in the storage means in accordance with the display timing of the liquid crystal display device, it is possible to use the CRT display without requiring a large capacity image data memory. It becomes possible to perform liquid crystal display based on the image data.
【図1】本発明の一実施例に係わる液晶表示装置におけ
る表示制御回路の構成を示すブロック図。FIG. 1 is a block diagram showing the configuration of a display control circuit in a liquid crystal display device according to an embodiment of the present invention.
【図2】上記表示制御回路におけるタイミング信号発生
部の内部構成を示すブロック図。FIG. 2 is a block diagram showing the internal configuration of a timing signal generation section in the display control circuit.
【図3】CRT表示用の垂直同期信号VCRT 及び水
平同期信号HCRT に対するタイミング信号発生部か
らの水平書込み信号HW と水平読出し信号HR との
関係を示すタイミングチャート。FIG. 3 is a timing chart showing the relationship between a horizontal write signal HW and a horizontal read signal HR from a timing signal generator with respect to a vertical synchronizing signal VCRT and a horizontal synchronizing signal HCRT for CRT display.
【図4】垂直及び水平帰線期間を含む一回分全てのCR
T表示用画像データエリアを示す図。[Figure 4] Complete CR for one time including vertical and horizontal retrace periods
The figure which shows the image data area for T display.
11…シリアル/パラレル変換部、12…デュアルポー
トメモリ、13…タイミング信号発生部、14…書込み
列アドレスカウンタ、15…読出し列アドレスカウンタ
、16…液晶表示装置、21…l+n進カウンタ、22
…m進カウンタ、23…HR 信号発生部、24…書込
みタイミング信号発生部、25…読出しタイミング信号
発生部、AND1,AND2…アンドゲート、FF1,
FF2…フリップフロップ。DESCRIPTION OF SYMBOLS 11... Serial/parallel converter, 12... Dual port memory, 13... Timing signal generator, 14... Write column address counter, 15... Read column address counter, 16... Liquid crystal display device, 21... L+n-ary counter, 22
...m-ary counter, 23...HR signal generation section, 24...write timing signal generation section, 25...read timing signal generation section, AND1, AND2...AND gate, FF1,
FF2...Flip-flop.
Claims (1)
み動作と読出し動作とを同時に行ない得る記憶手段と、
CRT表示用の画像データが入力される入力手段と、上
記CRT表示用画像データの垂直同期信号及び水平同期
信号に基づいて該CRT表示用画像データの少なくとも
垂直帰線期間を除く有効データのみを上記記憶手段に記
憶させる有効画像データ取出し手段と、この有効画像デ
ータ取出し手段により上記記憶手段に記憶された有効画
像データを上記液晶表示装置の表示タイミングに応じて
読出す表示制御手段と、を具備したことを特徴とする液
晶表示装置。1. In a liquid crystal display device, a storage means capable of simultaneously performing a data write operation and a data read operation;
An input means into which image data for CRT display is input, and based on a vertical synchronization signal and a horizontal synchronization signal of the image data for CRT display, only valid data excluding at least the vertical retrace period of the image data for CRT display are inputted. The image data retrieval means includes effective image data retrieval means for storing the effective image data in the storage means, and display control means for reading out the effective image data stored in the storage means by the effective image data retrieval means in accordance with the display timing of the liquid crystal display device. A liquid crystal display device characterized by:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10147291A JPH04331981A (en) | 1991-05-07 | 1991-05-07 | Liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10147291A JPH04331981A (en) | 1991-05-07 | 1991-05-07 | Liquid crystal display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04331981A true JPH04331981A (en) | 1992-11-19 |
Family
ID=14301675
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10147291A Pending JPH04331981A (en) | 1991-05-07 | 1991-05-07 | Liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04331981A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6049322A (en) * | 1995-07-20 | 2000-04-11 | International Business Machines Corporation | Memory controller for liquid crystal display panel |
US7053877B2 (en) | 1995-11-30 | 2006-05-30 | Hitachi, Ltd. | Liquid crystal display control device |
JP2013168097A (en) * | 2012-02-17 | 2013-08-29 | Japan Display West Co Ltd | Display apparatus and display method |
-
1991
- 1991-05-07 JP JP10147291A patent/JPH04331981A/en active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6049322A (en) * | 1995-07-20 | 2000-04-11 | International Business Machines Corporation | Memory controller for liquid crystal display panel |
US7053877B2 (en) | 1995-11-30 | 2006-05-30 | Hitachi, Ltd. | Liquid crystal display control device |
US7202848B2 (en) | 1995-11-30 | 2007-04-10 | Hitachi, Ltd. | Liquid crystal display control device |
US7808469B2 (en) | 1995-11-30 | 2010-10-05 | Hitachi, Ltd. | Liquid crystal display control device |
US8184084B2 (en) | 1995-11-30 | 2012-05-22 | Hitachi, Ltd. | Liquid crystal display control device |
JP2013168097A (en) * | 2012-02-17 | 2013-08-29 | Japan Display West Co Ltd | Display apparatus and display method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62280799A (en) | Video interface unit | |
JPH04331981A (en) | Liquid crystal display device | |
JPS61198293A (en) | Display signal conversion circuit | |
JPH0229691A (en) | Liquid crystal display device | |
JPH0527705A (en) | Display device | |
JP2891429B2 (en) | Liquid crystal display controller | |
JPS61243492A (en) | Bit map display unit | |
SU1462407A1 (en) | Device for shaping the address of video memory of dot graphic display | |
JPS60251431A (en) | Memory display device | |
JP3075425B2 (en) | Digital oscilloscope | |
JPS59172685A (en) | Display | |
JPS60198588A (en) | Input/output unit | |
KR950004217B1 (en) | Vga system | |
JPS61183690A (en) | Image display unit | |
JPS59119387A (en) | Display indication control system | |
JPH0711747B2 (en) | Video signal storage method | |
JPH0619737B2 (en) | Memory access device | |
JPH0343792A (en) | Character display device | |
JPS60218131A (en) | Display device | |
JPS5958471A (en) | Character display | |
JPS63158043A (en) | Diagnostic apparatus | |
JPS62133481A (en) | Controller for display unit | |
JPS62243043A (en) | Memory driving circuit | |
JPH0389482U (en) | ||
JPH01241678A (en) | Picture processing unit |