JPH0711747B2

JPH0711747B2 - Video signal storage method

Info

Publication number: JPH0711747B2
Application number: JP62073483A
Authority: JP
Inventors: 恭鈴木
Original assignee: Fujitsu General Ltd
Current assignee: Fujitsu General Ltd
Priority date: 1987-03-27
Filing date: 1987-03-27
Publication date: 1995-02-08
Anticipated expiration: 2010-02-08
Also published as: JPS63240187A

Description

【発明の詳細な説明】「産業上の利用分野」本発明は、クロックパルスの半サイクルでビデオ信号を
A/D変換してメモリに書込みながらモニタTVに表示し、
クロックパルスの他の半サイクルでメモリからデータを
読み出すようにしたビデオ信号の記憶再生方法に関する
ものである。DETAILED DESCRIPTION OF THE INVENTION "Industrial application" The present invention provides a video signal on a half cycle of a clock pulse.
Display on monitor TV while A / D converting and writing to memory,
The present invention relates to a video signal storage / reproduction method in which data is read from a memory in another half cycle of a clock pulse.

「従来の技術」 RGBのビデオ信号をA/D変換してパソコン等のＶ−RAM中
に記憶させる、いわゆるデジタイズを行う場合、従来は
一画面分のデータをデジタイズして書込み、書込みが終
了した後、CPUでＶ−RAMをアクセスしていた。例えば、
「ビデオカメラの入力が赤くなったらブザーを鳴らす」
よいう機能を作るためには、従来は「デジタイズを始め
る」→「デジタイズを終了する」→「Ｖ−RAMを読み出
す」→「赤色の判定」の動作を繰り返しいた。"Conventional technology" When performing so-called digitizing, in which RGB video signals are A / D converted and stored in V-RAM of a personal computer or the like, conventionally, one screen of data is digitized and written, and the writing is completed. After that, the CPU was accessing the V-RAM. For example,
"Buzzer sounds when video camera input turns red"
In order to create a good function, conventionally, the operations of “start digitizing” → “end digitizing” → “read V-RAM” → “determine red” were repeated.

「発明が解決しようとする問題点」従来は、Ｖ−RAMにデータを取り込んでいる間はCPUによ
りＶ−RAMをアクセスできず、逆に、Ｖ−RAMを読み出す
ときはデジタイズがとぎれてTV画面がとぎれてしまって
リアルタイムでのデジタイズとＶ−RAMからの読み出し
ができなかった。"Problems to be solved by the invention" Conventionally, the V-RAM cannot be accessed by the CPU while data is being fetched into the V-RAM, and conversely, when the V-RAM is read, digitization is interrupted and the TV screen is displayed. Since it was interrupted, it was not possible to digitize in real time and read from V-RAM.

「問題点を解決するための手段」本発明は上述のような問題点を解決するためになされた
もので、アナログのRGBビデオ信号をデジタイズしたデ
ジタルビデオ信号を、一方のゲート回路を介してＶ−RA
Mに入力し、CPUデータを他方のゲート回路を介して前記
Ｖ−RAMに入力し、制御回路により前記一方のゲート回
路をクロック信号の半サイクルで開き、前記他方のゲー
ト回路をクロックの他の半サイクルで開いてデジタルビ
デオ信号とCPUデータを交互にＶ−RAMに入力し、前記デ
ジタルビデオ信号をＶ−RAMに記憶しつつモニタTVの表
示し、前記Ｖ−RAMに記憶されたデータをCPUで読み出し
て処理することを特徴とする方法である。"Means for Solving Problems" The present invention has been made to solve the above problems, and a digital video signal obtained by digitizing an analog RGB video signal is converted into a V signal via one gate circuit. -RA
The data is input to M, CPU data is input to the V-RAM through the other gate circuit, the control circuit opens the one gate circuit in a half cycle of the clock signal, and the other gate circuit opens the other clock. It is opened in a half cycle and the digital video signal and the CPU data are alternately input to the V-RAM, the digital video signal is stored in the V-RAM and displayed on the monitor TV, and the data stored in the V-RAM is stored in the CPU. The method is characterized by reading and processing by.

「作用」クロックパルスの半サイクル、例えばプラスのとき、制
御回路が一方のゲート回路を開いてデジタイズした信号
をＶ−RAMに読み込みながらモニタTVに表示し、クロッ
クパルスの他の半サイクル、例えばマイナスのとき制御
回路が他方のゲート回路開いてCPUがＶ−RAMに必要な処
理を施す。そのため、「ビデオカメラの入力が赤くなっ
たらブザーを鳴らす」という機能を作るとき、「Ｖ−RA
Mを読み出す」→「赤色の判定を」を繰返す。そしてこ
の間デジタイズを継続するため、モニタTVの画像はとぎ
れず、かつリアルタイムで表示される。"Operation" When a half cycle of the clock pulse, for example, is positive, the control circuit opens one gate circuit and displays the digitized signal on the V-RAM while displaying it on the monitor TV, and the other half cycle of the clock pulse, for example, minus At this time, the control circuit opens the other gate circuit and the CPU performs the necessary processing on the V-RAM. Therefore, when creating a function that sounds the buzzer when the input of the video camera becomes red,
Repeat “Read M” → “Red judgment”. And because the digitizing continues during this time, the image on the monitor TV is displayed without interruption and in real time.

「実施例」以下、本発明の一実施例を図面に基づいて説明する。[Embodiment] An embodiment of the present invention will be described below with reference to the drawings.

第１図において、（１）はデジタイズのためのアドレス
発生回路、（２）はA/D変換回路からのビデオデータバ
ス、（３）はCPUのアドレスバス、（４）はCPUのデータ
バス、（５）はクロックの信号入力端子、（６）（７）
はゲート回路、（８）はＶ−RAM、（９）は制御回路、
（10）は並列・直列変換回路、（11）はレベル変換回
路、（12）はモニタTVへの出力端子である。In FIG. 1, (1) is an address generation circuit for digitizing, (2) is a video data bus from the A / D conversion circuit, (3) is an address bus of the CPU, (4) is a data bus of the CPU, (5) is a clock signal input terminal, and (6) and (7)
Is a gate circuit, (8) is a V-RAM, (9) is a control circuit,
(10) is a parallel / serial conversion circuit, (11) is a level conversion circuit, and (12) is an output terminal to the monitor TV.

以上のような回路構成において、第２図（ａ）のような
時分割のためのクロックパルスのうち、一方の半サイク
ル例えばマイナスのとき、制御回路（９）からの信号で
ゲート回路（６）が開き、デジタイズアドレス発生回路
（１）のデジタイズアドレスがＶ−RAM（８）へ送ら
れ、かつA/D変換回路からのA/D変換されたビデオ信号が
Ｖ−RAM（８）へ送られ、さらに制御回路（９）からの
書込み信号によってＶ−RAM（８）に記憶される。同時
に、Ｖ−RAM（８）からの並列・直列変換回路（10）、
レベル変換回路（11）を介してモニタTVに映像を表示し
ている。時分割用クロックパルスの他の半サイクル、例
えばプラスのとき、制御回路（９）によりゲート回路
（７）が開き、CPUがＶ−RAM（８）をアクセスしてCPU
アドレスバス（３）からのアドレスがＶ−RAM（８）へ
送られ、当該アドレスのデータがデータバス（４）を介
してCPUへ送られて必要な処理が施される。In the circuit configuration as described above, when one half cycle of the clock pulse for time division as shown in FIG. 2 (a) is negative, for example, the gate circuit (6) receives a signal from the control circuit (9). Opens, the digitizing address of the digitizing address generating circuit (1) is sent to the V-RAM (8), and the A / D converted video signal from the A / D converting circuit is sent to the V-RAM (8). Further, it is stored in the V-RAM (8) by a write signal from the control circuit (9). At the same time, the parallel / serial conversion circuit (10) from the V-RAM (8),
Images are displayed on the monitor TV via the level conversion circuit (11). In the other half cycle of the time division clock pulse, for example, when it is positive, the gate circuit (7) is opened by the control circuit (9) and the CPU accesses the V-RAM (8) to
The address from the address bus (3) is sent to the V-RAM (8), and the data of the address is sent to the CPU via the data bus (4) and the necessary processing is performed.

「発明の効果」本発明は上述のように、Ｖ−RAMのアクセスをCPUとデジ
タイズとで時分割して行うため、デジタイズ中でもTV画
像を途切れさせることなく、CPUはＶ−TARを読み出すこ
とができるという効果を有するものである。[Advantages of the Invention] As described above, according to the present invention, since the V-RAM is accessed by the CPU and the digitizing in time division, the CPU can read the V-TAR without interrupting the TV image even during the digitizing. It has the effect of being able to do so.

[Brief description of drawings]

第１図は本発明によるビデオ信号の記憶再生方法を実現
するための装置のブロック図、第２図は各部のタイムチ
ャートである。（１）……デジタイズアドレス発生回路、（２）……ビ
デオデータバス、（３）……CPUのアドレスバス、
（４）……CPUのデータバス、（５）……クロック信号
入力端子、（６）（７）……ゲート回路、（８）……Ｖ
−RAM、（９）……制御回路、（10）……並列・直列変
換回路、（11）……レベル変換回路、（12）……出力端
子。FIG. 1 is a block diagram of an apparatus for realizing a method of storing and reproducing a video signal according to the present invention, and FIG. 2 is a time chart of each section. (1) …… Digitize address generation circuit, (2) …… Video data bus, (3) …… CPU address bus,
(4) ... CPU data bus, (5) ... clock signal input terminal, (6) (7) ... gate circuit, (8) ... V
-RAM, (9) ... control circuit, (10) ... parallel / series conversion circuit, (11) ... level conversion circuit, (12) ... output terminal.

Claims

[Claims]

1. A digital video signal obtained by digitizing an analog RGB video signal is converted into a V signal via one gate circuit.
-Input to the RAM, CPU data to the V-RAM via the other gate circuit, the control circuit opens the one gate circuit in a half cycle of the clock signal, and the other gate circuit to the clock Open in one half cycle of V-RAM and alternately read the digital video signal to the V-RAM and read data from the V-RAM by the CPU, and monitor T while storing the digital video signal in the V-RAM.
A method of storing a video signal, wherein the data is displayed on V and the data stored in the V-RAM is read and processed by a CPU.