JPS59119387A - Display indication control system - Google Patents

Display indication control system

Info

Publication number
JPS59119387A
JPS59119387A JP57234700A JP23470082A JPS59119387A JP S59119387 A JPS59119387 A JP S59119387A JP 57234700 A JP57234700 A JP 57234700A JP 23470082 A JP23470082 A JP 23470082A JP S59119387 A JPS59119387 A JP S59119387A
Authority
JP
Japan
Prior art keywords
display
partial
information
scanning line
screen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57234700A
Other languages
Japanese (ja)
Inventor
寿茂 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57234700A priority Critical patent/JPS59119387A/en
Publication of JPS59119387A publication Critical patent/JPS59119387A/en
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 囚 発明の技術分野 本発明はディスプレイ表示制御方式、特にCRT等の順
次走査型ディスプレイ装置において、複数の部分画面を
任意の位置に優先度をもつ重なり合いを許して表示する
ことを可能にするディスプレイ表示制御方式に関するも
のである。
DETAILED DESCRIPTION OF THE INVENTION Technical Field of the Invention The present invention is a display control method, particularly in a sequential scanning display device such as a CRT, in which a plurality of partial screens are displayed at arbitrary positions by allowing overlapping with priority. This invention relates to a display control method that makes it possible to

(B)  技術の背景と問題点 例えば、CRTディスプレイ上で複数の部分画面を、あ
たかも机上の紙片のように重ねたり、移動したりして取
扱うことができるようにすることが要望されている。そ
のため9部分画面の複合をCRTへの表示と同時に行う
という方式が従来から知られている。
(B) Technical Background and Problems For example, there is a desire to be able to handle a plurality of partial screens on a CRT display by stacking them on top of each other or moving them around as if they were pieces of paper on a desk. For this reason, a method has been known in which nine partial screens are combined simultaneously with display on a CRT.

この従来の方式では、順次走査の表示走査に同期して、
リアルタイムに部分画面を記憶装置から読み出し、並直
列変換を行って、CRTへの輝度信号を作り出すように
される。しかし、この方式によれば、最悪の表示位置の
組み合わせにおいては2表示されるすべての部分画面情
報を同時に記憶装置から読み出す必要が生じ、記憶装置
に極めて高性能なものが要求されることとなる。また。
In this conventional method, in synchronization with the sequential display scan,
A partial screen is read out from the storage device in real time, parallel-to-serial conversion is performed, and a luminance signal to be sent to the CRT is created. However, according to this method, in the worst combination of display positions, it becomes necessary to read out all the partial screen information displayed on two screens simultaneously from the storage device, which requires an extremely high performance storage device. . Also.

同時に表示できる部分画面の数が極端に制限されること
となる。例えば、この方式によって実用化されているビ
デオディスプレイプロセッサでは。
The number of partial screens that can be displayed simultaneously is extremely limited. For example, video display processors that have been put into practical use using this method.

同一走査線上に最大4つの部分画面しか表示できないと
いう制限が設けられている。
There is a restriction that only a maximum of four partial screens can be displayed on the same scanning line.

(0発明の目的と構成 本発明は上記問題点の解決を図り、論理的には独立した
複数の画面を複合して画面に表示する装置における部分
画面記憶装置に対して、過大の負担をかけることなく、
実用上十分な数の部分画面を同時に表示することを可能
とするディスプレイ表示制御方式を提供することを目的
としている。
(Objective and Structure of the Invention The present invention aims to solve the above-mentioned problems, and places an excessive burden on a partial screen storage device in a device that combines and displays a plurality of logically independent screens on a screen. without any
It is an object of the present invention to provide a display control method that allows a practically sufficient number of partial screens to be displayed simultaneously.

そのため1本発明のディスプレイ表示制御方式は。Therefore, the display display control method of the present invention is as follows.

表示すべぎ情報および表示位置、大きさ、優先度の属性
をもつ複数の部分画面を複合して表示する順次走査型デ
ィスプレイ装置において、複数の走査線表示バッファを
そなえるとともに、1つの走査線上における各部分画面
の表示位置を決定する手段と、該決定手段によって決定
された表示位置に従って現在表示中でない上記走査線表
示バッファ中に優先度を反映した複合された部分画面情
報を格納する手段とをそなえ、格納済みの上記走査線表
示バッファの内容をディスプレイに表示するようにした
ことを特徴としている。以下図面を参照しつつ実施例に
従って説明する。
In a sequential scanning display device that compositely displays multiple partial screens having attributes such as information to be displayed, display position, size, and priority, it is equipped with multiple scanning line display buffers, and each means for determining the display position of the partial screen; and means for storing combined partial screen information reflecting the priority in the scan line display buffer that is not currently being displayed according to the display position determined by the determining means. The present invention is characterized in that the stored contents of the scanning line display buffer are displayed on the display. Embodiments will be described below with reference to the drawings.

(至)発明の実施例 第1図は本発明に関連した表示画面の表示態様の例、第
2図は第1図図示表示画面の一部を表示する走査線の語
構成と部分画面との対応関係説明図、第3図は本発明の
一実施例構成を示す。
(To) Embodiments of the Invention FIG. 1 shows an example of the display mode of a display screen related to the present invention, and FIG. The correspondence diagram, FIG. 3, shows the configuration of an embodiment of the present invention.

以下に説明する本発明の実施例では、l走査線上に最大
1024点の表示が可能であるとする。第1図において
1表示画面DIPには、走査線Sによる順次走査によっ
て画面表示がなされる。部分画面A、B、Cは、それぞ
れ矩形の表示内容を持つ部分画面であるが9部分画面C
の上に部分画面Bが置かれ9部分画面Bの上に部分画面
Aが置かれているため2部分画面Bおよび部分画面Cの
一部は2表示されないようになっている。もし、これら
の部分画面A、B、Cの配置が固定的なものであれば、
始めから部分画面が重なりあった形の表示データをアプ
リケーションeプログラム等が作成すればよい。しかし
、一般に例えば部分画面Aを移動させて9部分画面Bの
それまで隠れていた部分を表示させるとか2部分画面C
を一番上にもってくるとかいった操作が、自由に簡単に
行うことができるようにする必要があり、アプリケーシ
ョン・プログラム等の表示要求元は2個々の部分画面の
全データと、各部分画面の表示のし方とを単に指定する
だけで、あとは自動的にディスプレイ制御装置またはデ
ィスプレイ装置が画面合成等の処理をすることが望まれ
る。
In the embodiment of the present invention described below, it is assumed that a maximum of 1024 points can be displayed on l scanning lines. In FIG. 1, a screen display is performed on one display screen DIP by sequential scanning by scanning lines S. Partial screens A, B, and C are partial screens each having rectangular display content, but 9 partial screens C
Since the partial screen B is placed above the 9th partial screen B and the partial screen A is placed above the 9th partial screen B, the 2nd partial screen B and part of the partial screen C are not displayed twice. If the arrangement of these partial screens A, B, and C is fixed,
An application e program or the like may create display data in which partial screens overlap from the beginning. However, in general, for example, moving partial screen A to display the previously hidden part of 9th partial screen B, or 2nd partial screen C
It is necessary to be able to freely and easily perform operations such as bringing the It would be desirable for the display control device or display device to automatically perform processing such as screen composition by simply specifying how to display the images.

そのため2部分画面記憶装置に複数の部分画面情報が記
憶され2表示の際に部分画面記憶装置からの読み出しが
行われるようにされる。例えば。
Therefore, a plurality of pieces of partial screen information are stored in the two-part screen storage device and read from the partial screen storage device during two-part screen display. for example.

読み出しの単位である1語が32ビツト構成であるとす
ると、1024点を表示するl走査線は、32語の情報
からなる。表示する最大部分画面数が16であるとする
と、従来方式によれば、l走査線の各語について、すべ
ての部分画面についての情報を読み出していくようにす
る必要があったため。
Assuming that one word, which is the unit of readout, has a 32-bit configuration, one scanning line displaying 1024 points consists of 32 words of information. Assuming that the maximum number of partial screens to be displayed is 16, according to the conventional method, it was necessary to read out information about all partial screens for each word of l scanning lines.

l走査線につき全部で512(=32X16)回の読み
出しが必要となり、これに相当する部分画面記憶装置の
読み出し性能が要求された。しかし;本発明による場合
には、以下に説明する如く、最悪の重なりの場合におい
ても(部分画面数×2)回の読み出し回数の増加、すな
わち、64(=32+16X2)回の読み出しで処理で
きるようにされる。
A total of 512 (=32×16) readings were required per one scanning line, and a corresponding reading performance of the partial screen storage device was required. However, in the case of the present invention, as will be explained below, even in the case of the worst overlap, the number of readings is increased by (number of partial screens x 2), that is, it can be processed with 64 (=32 + 16 x 2) readings. be made into

第1図に図示した走査線Sによって表示される情報は、
第2図図示の如き語構成によって、与えられる。1語3
2ビツトでもって、第O語番目から第31ビツトまでの
32語が、1走査線に対応する。例えば部分画面Bは第
1語から始まり、第1語で終る。しかし2表示上は2部
分画面Bは部分画面への陰になるので、第1語で始まり
、第1語で一旦終了し、再び第1語で始まって同じ第1
語の中で終了する。
The information displayed by the scanning line S illustrated in FIG.
It is given by the word structure as shown in FIG. 1 word 3
With 2 bits, 32 words from the Oth word to the 31st bit correspond to one scanning line. For example, partial screen B starts with the first word and ends with the first word. However, on the 2nd display, the 2nd partial screen B is a shadow to the partial screen, so it starts with the 1st word, ends with the 1st word, starts again with the 1st word, and continues with the same 1st word.
Ends within a word.

第1語の中をさらに詳しく見ると9例えば図示の如く、
第Oビットから第31ビツトまでが背景であり、第(i
x+1)ピットから第31ビツトまでが部分画面Bの情
報で占められる。同様に、第1語の中は、第0ビツトか
ら第11ビツトまでが部分画面A、第(A’1+1)ビ
ットから第12ビツトまでが部分画面B、第(lz+1
)ビットから第13ビツトまでが部分画面C9第(13
+1)ビットから第31ビツトまでが背景となっている
。第2図から判るように、実際に表示される情報は2重
なりの端部を含む語だけが複数の画面情報を必要とし、
第2図に図示した第i語、第j語、第に語、第1語以外
の語については、単一の画面情報でよい。本発明はこの
点に着目して、1走査線を表示するための全体の読み出
し回数が減少するようにしたものである。
If we look more closely at the first word, 9For example, as shown in the diagram,
The background is from the O-th bit to the 31st bit, and the (i-th
x+1) The area from the pit to the 31st bit is occupied by the information of partial screen B. Similarly, in the first word, the 0th bit to the 11th bit is partial screen A, the (A'1+1)th bit to the 12th bit is partial screen B, and the (lz+1th) bit is partial screen B.
) bit to the 13th bit is the partial screen C9th (13th
The background is from the +1) bit to the 31st bit. As can be seen from Figure 2, the information actually displayed requires multiple screen information only for words that include double ends.
For words other than the i-th word, j-th word, second word, and first word shown in FIG. 2, a single screen information may be used. The present invention focuses on this point and is designed to reduce the total number of readouts for displaying one scanning line.

第3図は2本発明の一実施例構成を示す。図中。FIG. 3 shows the configuration of an embodiment of the present invention. In the figure.

lおよび2は走査線表示バッファ、3は表示タイミング
制御部、4は並列直列変換回路、5は表示制御プロセッ
サ、6は部分画面情報メモリ、7および8はレジスタ、
9はシフト・併合回路、10ないし13はスイッチを表
わす。
1 and 2 are scanning line display buffers, 3 is a display timing control unit, 4 is a parallel-to-serial conversion circuit, 5 is a display control processor, 6 is a partial screen information memory, 7 and 8 are registers,
9 represents a shift/merger circuit, and 10 to 13 represent switches.

走査線表示バッファlおよび走査線表示バッファ2は、
それぞれ1語32ビツトで32語の容量をもつバッファ
である。これらのバッファ1. 2は、連動して動作す
るスイッチlo〜13によって。
The scanning line display buffer l and the scanning line display buffer 2 are
Each buffer has a capacity of 32 words with 32 bits per word. These buffers 1. 2 by switches lo to 13 that operate in conjunction.

交互に表示用または表示情報構成用バッファとして用い
られる。例えば、第3図に図示したスイッチの状態にお
いては、走査線表示バッファlが表示用として使用され
、走査線表示バッファ2が表示情報構成用として使用さ
れている。走査線表示バッファ2への書き込みが終了し
、走査線表示バッファ1の内容が1走査線分表示される
と、スイッチ10〜13が切り替わり、走査線表示バッ
ファ2が表示用、走査線表示バッファlが次の走査線に
ついての表示情報構成用となる。
It is used alternately as a buffer for display or for configuring display information. For example, in the switch state shown in FIG. 3, scan line display buffer 1 is used for display, and scan line display buffer 2 is used for configuring display information. When the writing to the scanning line display buffer 2 is completed and the contents of the scanning line display buffer 1 are displayed for one scanning line, the switches 10 to 13 are switched, and the scanning line display buffer 2 is used for display, and the scanning line display buffer l is used to configure display information for the next scan line.

表示タイミング制御部3は、現在走査している走査線番
号および表示用となっているバッファlまたは2に対す
るアドレス情報を出力するものである。表示タイミング
制御部3がらのアドレス情報は2例えば信号線26.ス
イッチ11.信号線24を経由して、走査線バッファl
に伝達され。
The display timing control unit 3 outputs the currently scanned scanning line number and address information for the buffer 1 or 2 used for display. The address information of the display timing control section 3 is transmitted through 2, for example, a signal line 26. Switch 11. Via the signal line 24, the scanning line buffer l
transmitted to.

そのアドレスに対応する語が読み出されて、出方線20
.スイッチ10.配線22を経由して並列直列変換回路
4へ表示情報が供給される。並列直列変換回路4は、3
2ビット並列の表示情報を直列化し、CRTへ輝度信号
として送り2表示が行われることになる。
The word corresponding to that address is read out and the output line 20
.. Switch 10. Display information is supplied to the parallel-serial conversion circuit 4 via the wiring 22. The parallel-serial conversion circuit 4 has 3
The 2-bit parallel display information is serialized and sent to the CRT as a luminance signal to perform two displays.

表示制御プロセッサ5は、マイクロプログラムによって
制御される高速のプロセンサであり、走査線表示情報の
構成を行う。信号線33によって。
The display control processor 5 is a high-speed processor controlled by a microprogram, and configures scanning line display information. By signal line 33.

表示タイミング制御部3から走査線番号を受は取ると9
次の走査線表示情報の構成を始める。表示制御プロセッ
サ5は、その内部に各走査線における部分画面の存在位
置に関する情報を保有しているか、または、予め与えら
れた各部分画面全体についての存在位置情報から9次に
構成すべき走査線における部分画面の存在位置の情報を
作り出し。
When the scanning line number is received from the display timing control unit 3, it is 9.
Begins configuring the next scan line display information. The display control processor 5 internally stores information regarding the existing position of the partial screen in each scanning line, or determines the scanning line to be constructed in the 9th order based on the existing position information for each partial screen given in advance. Generates information about the location of the partial screen in .

その情報に基づいて、信号線引によって2部分画面情報
メモリ6に対する読み出し信号を出力する。
Based on the information, a read signal to the two-part screen information memory 6 is outputted by signal line drawing.

部分画面情報メモリ6には2表示要求元によって9表示
対象となっている部分画面全部の内容と。
The partial screen information memory 6 contains the contents of all partial screens that are to be displayed by the display request source.

ディスプレイ表示画面における表示位置と、太きさおよ
び表示優先度に関する情報等とが、予め格納されている
。表示制御プロセッサ5からの読み出し信号により2部
分画面情報メモリ6から部分画面情報が語単位に読み出
されて、データ線32を経由して、レジスタ7にセット
される。レジスタ7に読み出された語が、単一の部分画
面情報で十分である場合には、シフト・併合回路9.デ
ータ線−30,スイッチ13.データ線29を経由して
、現在表示情報構成用となっている走査線表示バッファ
2に書き込まれる。なお2部分画面の開始位置が: 1
語境界に一致していない場合には。
The display position on the display screen, information regarding the thickness, display priority, etc. are stored in advance. Partial screen information is read word by word from the two-part screen information memory 6 in response to a read signal from the display control processor 5, and is set in the register 7 via the data line 32. If the word read into register 7 suffices for a single partial screen information, shift/merge circuit 9. Data line-30, switch 13. Via the data line 29, it is written into the scanning line display buffer 2, which is currently used for configuring display information. The starting position of the 2-part screen is: 1
if it does not match a word boundary.

レジスタ7の内容は、シフト・併合回路9によってシフ
トされ、一旦レジスタ8に格納されて2次の語の一部と
組み合わされて、順次走査線表示バッファ2に出力され
ていく。走査線表示バッファ2に対するアドレスは9表
示制御プロセッサ5から、信号線27.スイッチ12.
信号線25を通して与えられる。
The contents of the register 7 are shifted by the shift/merger circuit 9, stored once in the register 8, combined with part of the secondary word, and sequentially output to the scanning line display buffer 2. The address for the scanning line display buffer 2 is transmitted from the 9 display control processor 5 to the signal line 27. Switch 12.
It is given through signal line 25.

例えば、第2図に図示した第i語番目については、その
第Oビットから第11ピツトまでが背景となっており、
第(tx+1 )ビットから第31ビツトまでが部分画
面Bとなっている。従って、第1語の処理にあたっては
、まず背景を書き込んだ結果をシフトφ併合回路9を経
由してレジスタ8に記憶しておき2次に部分画面Bの情
報を部分画面情報メモリ6から読み出して必要なシフト
を行い。
For example, for the i-th word shown in FIG. 2, the background is from the O-th bit to the 11th pit.
Partial screen B is from the (tx+1)th bit to the 31st bit. Therefore, in processing the first word, first, the result of writing the background is stored in the register 8 via the shift φ merging circuit 9, and then the information on the partial screen B is read out from the partial screen information memory 6. Make the necessary shifts.

レジスタ8の内容と併合して走査線表示バッファ2に書
き込むようにされる。この場合には、2回の読み出しで
実質的に1語の書き込みが行われることになる。
The data is merged with the contents of the register 8 and written to the scanning line display buffer 2. In this case, one word is actually written by two readings.

第2図に図示した第1番目については、同様に背景2部
分画面C2部分画面B2部分画面Aと。
Regarding the first one shown in FIG. 2, the background 2 partial screen C2 partial screen B2 partial screen A are similarly used.

4つの情報を併合してから走査線表示バッファ2に書き
込むようにされる。情報の併合順序は部分画面の上下関
係に依存し1表示優先度に従って。
The four pieces of information are merged and then written to the scanning line display buffer 2. The order in which information is merged depends on the vertical relationship of the partial screens, and according to the display priority.

下に存在するものから順に併合が行われる。これによっ
て9重なり関係が正しく表示されることになる。
Merging is performed in order from the bottom. This allows the 9-overlap relationship to be displayed correctly.

実際に表示される情報の語数と、各部分画面の端部両端
において重なり処理のために余計に読み出す1語の語数
とを加えた回数の読み出しによって、走査線表示情報が
作成されることとなる。従って2本発明によれば、l走
査線について、l走査線の表示語数に部分画面数の2倍
を加えた回数のメモリアクセスだけで9重なり処理が可
能となる。
Scan line display information is created by reading the number of words of the information actually displayed plus the number of words read out for overlapping processing at both ends of each partial screen. . Therefore, according to the present invention, nine overlapping processes can be performed for one scanning line by only accessing the memory as many times as the number of display words of one scanning line plus twice the number of partial screens.

の)発明の詳細 な説明した如く本発明によれば、■走査線当り、l走査
線に含まれるビット数の表示情報量に加えて9重なり処
理の単位である表示すべき部分画面数の2倍の語の情報
をメモリから読み出すだけで2重なりを持つ部分画面の
表示が可能となり。
According to the present invention, as described in detail in (1) above, according to the present invention, (1) per scanning line, in addition to the amount of display information of the number of bits included in one scanning line, 9 times the number of partial screens to be displayed, which is the unit of overlapping processing; It is possible to display a partial screen with double overlap simply by reading the information of the double word from memory.

1走査線の表示情報量の部分画面数倍の情報をメモリか
ら読み出す必要がある従来方式に比べて。
Compared to the conventional method, it is necessary to read out from memory the number of partial screens times the display information amount of one scanning line.

非常に効率のよい表示制御が可能となる。従って。Very efficient display control becomes possible. Therefore.

部分画面情報メモリとして小規模、低速なものを使用で
きるようになるとともに9部分画面数の制限を大幅に緩
和することができるようになる。
It becomes possible to use a small-scale, low-speed partial screen information memory, and the restriction on the number of 9 partial screens can be significantly relaxed.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明に関連した表示画面の表示態様の例、第
2図は第1図図示表示画面の一部を表示する走査線の語
構成と部分画面との対応関係説明図、第3図は本発明の
一実施例構成を示す。 図中、lおよび2は走査線表示バッファ、3は表示タイ
ミング制御部、5は表示制御プロセッサ。 6は部分画面情報メモリ、7および8はレジスタ。 9はシフト・併合回路、IOないし13はスイッチを表
わす。 特許出願人 富士通株式会社
FIG. 1 is an example of a display mode of a display screen related to the present invention, FIG. 2 is an explanatory diagram of the correspondence between the word structure of scanning lines that display a part of the display screen shown in FIG. 1 and a partial screen, and FIG. The figure shows the configuration of an embodiment of the present invention. In the figure, 1 and 2 are scanning line display buffers, 3 is a display timing control unit, and 5 is a display control processor. 6 is a partial screen information memory; 7 and 8 are registers. 9 represents a shift/merging circuit, and IO to 13 represent switches. Patent applicant Fujitsu Limited

Claims (1)

【特許請求の範囲】[Claims] 表示すべき情報および表示位置、大きさ、優先度の属性
をもつ複数の部分画面を複合して表示する順次走査型デ
ィスプレイ装置において、複数の走査線表示バッファを
そなえるとともに、1つの走査線上における各部分画面
の表示位置を決定する手段と、該決定手段によって決定
された表示位置に従って現在表示中でない上記走査線表
示バッファ中に優先度を反映した複合された部分画面情
報を格納する手段とをそなえ、格納済みの上記走査線表
示バッファの内容をディスプレイに表示するようにした
ことを特徴とするディスプレイ表示制御方式。
In a sequential scanning display device that compositely displays a plurality of partial screens having attributes such as information to be displayed, display position, size, and priority, it is equipped with a plurality of scanning line display buffers and means for determining the display position of the partial screen; and means for storing combined partial screen information reflecting the priority in the scan line display buffer that is not currently being displayed according to the display position determined by the determining means. . A display display control method characterized in that the stored contents of the scanning line display buffer are displayed on a display.
JP57234700A 1982-12-24 1982-12-24 Display indication control system Pending JPS59119387A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57234700A JPS59119387A (en) 1982-12-24 1982-12-24 Display indication control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57234700A JPS59119387A (en) 1982-12-24 1982-12-24 Display indication control system

Publications (1)

Publication Number Publication Date
JPS59119387A true JPS59119387A (en) 1984-07-10

Family

ID=16975029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57234700A Pending JPS59119387A (en) 1982-12-24 1982-12-24 Display indication control system

Country Status (1)

Country Link
JP (1) JPS59119387A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61258289A (en) * 1985-05-13 1986-11-15 キヤノン株式会社 Image processor
US7256789B1 (en) 1997-01-23 2007-08-14 Sharp Kabushiki Kaisha Programmable display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61258289A (en) * 1985-05-13 1986-11-15 キヤノン株式会社 Image processor
US7256789B1 (en) 1997-01-23 2007-08-14 Sharp Kabushiki Kaisha Programmable display device

Similar Documents

Publication Publication Date Title
RU2134447C1 (en) Data transfer device and video game using it
US5585863A (en) Memory organizing and addressing method for digital video images
JPS5937512B2 (en) raster display device
US5459835A (en) Graphics rendering systems
JPH011027A (en) a video device that provides video data to a display device
EP0536114A1 (en) Graphics rendering systems
US4916746A (en) Image rotation circuit
JPS6041378B2 (en) image storage device
JPS59119387A (en) Display indication control system
US5216756A (en) Luminance interspersion type waveform display apparatus
JP3002951B2 (en) Image data storage controller
JPS59229593A (en) Image memory control system
JPH0361199B2 (en)
JPS58136093A (en) Display controller
JPH0352066B2 (en)
JPS61162084A (en) Pattern display unit
JP2922519B2 (en) Video synthesizer
JP2512945B2 (en) Image memory device
JPS58112575A (en) Displaying of plural moving marks on video display screen simultaneously
JPS6332588A (en) Display controller
JPS6057387A (en) Video smearing circuit for computer image generation type video generator
JPS59160173A (en) Frame memory
JPS63256991A (en) Editing memory
JPS635758B2 (en)
JPS63149690A (en) Information processor