JPH0343792A - Character display device - Google Patents
Character display deviceInfo
- Publication number
- JPH0343792A JPH0343792A JP1179234A JP17923489A JPH0343792A JP H0343792 A JPH0343792 A JP H0343792A JP 1179234 A JP1179234 A JP 1179234A JP 17923489 A JP17923489 A JP 17923489A JP H0343792 A JPH0343792 A JP H0343792A
- Authority
- JP
- Japan
- Prior art keywords
- display
- ram
- output
- rom
- characters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は文字表示装置に関し、特に表示記憶用として、
随時書込み読出しメモリ（ＲＡＭ）と文字用ＲＡＭとを
備えた文字表示装置に関する。[Detailed Description of the Invention] [Industrial Field of Application] The present invention relates to a character display device, particularly for use in display and storage.
The present invention relates to a character display device including a read/write memory (RAM) and a character RAM.
従来、この種の文字表示装置は、第４図に示すように、
１のマイコン出力の信号はシステム制御回路４に入り、
書込制御回路６で表示用ＲＡＭ１２の番地が指定され書
込モードの場合に読出・書込切換回路１０によって選択
されたデータが表示用ＲＡＭ１２に書込まれる。また、
データが読出されデイスプレィ制御出力３を出すＦこは
、水平および垂直同期信号２に同期したシステムクロッ
クを発振回路５で発生させ水平系読出制御回路７や垂直
系続出制御回路８へ入ると共にタイミング発生回路９に
入り、作られたタイミング信号は水平系読出制御回路７
および垂直系読出制御回路８、それに出力回路１１へ供
給される。水平系読出制御回路７からの出力および垂直
系読出制御回路８からの出力は読出し書込制御回路ｌＯ
に入り表示用ＲＡＭ１２０番地信号となり表示用ＲＡＭ
１２の出力が得られる。Conventionally, this type of character display device, as shown in FIG.
The signal from the microcomputer output 1 enters the system control circuit 4,
The address of the display RAM 12 is designated by the write control circuit 6, and the data selected by the read/write switching circuit 10 is written into the display RAM 12 in the write mode. Also,
When the data is read out, the display control output 3 is output. This is because the oscillation circuit 5 generates a system clock synchronized with the horizontal and vertical synchronization signals 2, which enters the horizontal readout control circuit 7 and the vertical succession control circuit 8, and generates timing. The generated timing signal enters the circuit 9 and is sent to the horizontal readout control circuit 7.
and is supplied to the vertical readout control circuit 8 and the output circuit 11. The output from the horizontal read control circuit 7 and the output from the vertical read control circuit 8 are sent to the read/write control circuit lO.
Enters display RAM 120 address signal becomes display RAM
12 outputs are obtained.
表示用ＲＡＭ１２の出力によって文字用ＲＯＭ１３が読
出され、出力回路１１に入りデイスプレィ制御出力３と
なってＣＲＴ等のデイスプレィを制御しその画面上に文
字を表示する構成となっていた。The output from the display RAM 12 reads out the character ROM 13, enters the output circuit 11, becomes a display control output 3, controls a display such as a CRT, and displays characters on the screen.
上述した従来の文字表示装置は、表示する文字の数だけ
の語長の随時読出し、書込みができる表示用ＲＡＭ１２
を使用し、この出力で文字用ＲＯＭ１３を駆動し所要の
文字出力を得る構成と々っ′Ｃいるので、同一文字や文
字群または空白の表示が多い場合でもＲＡＭの語長は変
らないと云う欠点がある。The conventional character display device described above has a display RAM 12 that can read and write word lengths equal to the number of characters to be displayed at any time.
, and this output drives the character ROM 13 to obtain the desired character output, so even if the same character or group of characters or many spaces are displayed, the word length in the RAM will not change. There are drawbacks.
本発明の文字表示装置は、表示される文字・記号の列の
うちの所定の文字・記号を所定の番地に記憶する表示用
ＲＯＭと、前記表示される文字・記号の列のうちの前記
表示用ＲＯＭに記憶されている文字・記号以外の文字・
記号を記憶する文字用ＲＡＭと、前記表示用ＲＯＭ及び
文字用ＲＡＭに記憶されている文字・記号を前記表示さ
れる名字・記号の列の表示順に読出す切換え読出し手段
とを有している。The character display device of the present invention includes a display ROM that stores predetermined characters/symbols from a string of characters/symbols to be displayed at a predetermined address; Characters/symbols other than those stored in the ROM for
It has a character RAM for storing symbols, and a switching readout means for reading out the characters and symbols stored in the display ROM and the character RAM in the display order of the string of displayed surnames and symbols.
次に、本発明の実施例について図面を参照して説明する
。Next, embodiments of the present invention will be described with reference to the drawings.
第１図は本発明の第１の実施例のブロック図である。FIG. 1 is a block diagram of a first embodiment of the present invention.
データの書込はｌのマイコン出力がシステム制御回路４
へ入りこの出力がデータ書込回路６で表示用ＲＡＭ１２
又は表示用ＲＡＭ−ＲＯＭを切換える切換用ＲＡＭ１４
の番地を設定すると共にそれぞれにデータが書込まれる
。For writing data, the microcomputer output of l is the system control circuit 4.
This output is sent to the display RAM 12 in the data writing circuit 6.
Or switching RAM 14 for switching between display RAM and ROM.
At the same time, data is written to each address.
読出しの場合は水平および垂直同期信号２に同期発振す
る発振回路５からの出力によって水平系続出制御回路７
、垂直系読出制御回路８およびタイミング発生回路９が
駆動される。In the case of reading, the horizontal system successive control circuit 7 is activated by the output from the oscillation circuit 5 which oscillates in synchronization with the horizontal and vertical synchronizing signals 2.
, vertical readout control circuit 8 and timing generation circuit 9 are driven.
水平系続出制御回路７の出力および垂直系続出制御回路
８の出力は続出・書込切換回路１０を通って表示用ＲＡ
Ｍ−ＲＯＭの切換用ＲＡＭ１４に入り、ここで振り分け
られた出力は表示用ＲＯＭ１５を駆動して出力回路１１
を駆動する。又表示用ＲＡＭ１２に振り分けられた出力
は文字用Ｒ○Ｍ１３を駆動し、この出力は出力回路１１
に入りデイスプレィ用制御出力３となる。The output of the horizontal successive output control circuit 7 and the output of the vertical successive output control circuit 8 are passed through the continuous output/writing switching circuit 10 to the display RA.
It enters the M-ROM switching RAM 14, and the output distributed here drives the display ROM 15 and outputs the output circuit 11.
to drive. Also, the output distributed to the display RAM 12 drives the character R○M 13, and this output is sent to the output circuit 11.
The input signal becomes display control output 3.
この状況を示したのが第２図（ａ）〜（Ｃ）である。This situation is shown in FIGS. 2(a) to 2(C).
第２図（ａ）はデイスプレィの出力例である。英字２コ
ロン、空白が表示用ＲＯＭ１５の出力であり、斜線部が
表示用ＲＡＭ１２経由の文字用ＲＡＭ１３の出力である
。FIG. 2(a) is an example of the display output. The two alphabetic characters and the blank space are the output of the display ROM 15, and the shaded area is the output of the character RAM 13 via the display RAM 12.
第２図（ｂ）は表示用ＲＯＭ１５の内容で空白。FIG. 2(b) shows the contents of the display ROM 15 and is blank.
“ＣＨ”はくり返し使用されるので、これらを（００）
。“CH” is used repeatedly, so change them to (00)
.
（１０）の番地に、その他の文字は（１０）の番地に記
憶されている。The other characters are stored at address (10).
第２図（ｃ）は表示用ＲＡＭ−ＲＯＭを切換える切換用
ＲＡＭ１４の内容で第２図（ａ）の上２行の内容を示し
ており、第２図（ａ）と照らし合せると（００）であれ
ば空白（ｌＯ）で“ＣＨ″の表示用ＲＯＭ１５の内容が
選択され、読出・書込回路１０からの出力アドレスが進
む。Fig. 2(c) shows the contents of the switching RAM 14 for switching the display RAM-ROM, and shows the contents of the upper two lines of Fig. 2(a), and when compared with Fig. 2(a), (00) If so, the content of the display ROM 15 of "CH" is selected with a blank (lO), and the output address from the read/write circuit 10 advances.
（１０）ではやはり表示用ＲＯＭＩ、５が選゛択され（
１０）が１回入力される毎に番地が１つ進む。（１１）
では表示用ＲＡＭ１２が選択され任意の文字出力が出さ
れる。In (10), display ROMI 5 is selected (
Each time 10) is input, the address advances by one. (11)
Then, the display RAM 12 is selected and an arbitrary character output is output.
このように、第２図（ａ）の表示例では、表示用ＲＡＭ
１２の語長は４０語分で済むが、従来例では１２０語分
必要である。In this way, in the display example of FIG. 2(a), the display RAM
The word length of 12 is sufficient for 40 words, whereas the conventional example requires 120 words.
第３図は本発明の第２の実施例のプルワク図である。FIG. 3 is a diagram of a second embodiment of the present invention.
この実施例は、第１の実施例に表示用ＲＯＭ・ＲＡＭ切
換用として切換用ＰＬＡ１６（又はＲＯＭでもよい）を
追加したものである。In this embodiment, a switching PLA 16 (or ROM may be used) is added to the first embodiment for switching between display ROM and RAM.
表示用のパターンの固定度が大きい場合、極端な例で切
換用ＲＡＭ１４が無い場合すべて固定パターンとなる。If the degree of fixation of the display pattern is high, in an extreme example, if there is no switching RAM 14, all patterns will be fixed.
このような場合、マイコン側での負担も少く又客先対応
で固定出来ると云う利点がある。In such a case, there are advantages in that the burden on the microcomputer side is small and it can be fixed at the customer's request.
以上説明したように本発明は、表示用のＲＯＭおよび切
換用ＲＡＭ等を追加することにより、表不用のＲＡＭの
語長を大幅に縮小出来る効果がある。As described above, the present invention has the effect of significantly reducing the word length of RAM that does not require tables by adding display ROM, switching RAM, etc.
このことは外付マイコンの負担を軽減する効果があると
共に、集積回路化した場合ＲＯＭに比してＲＡＭの面積
比が極めて大きいことを考えると、チップ面積縮小に効
果がある。This has the effect of reducing the burden on the external microcomputer, and also has the effect of reducing the chip area, considering that the area ratio of RAM is extremely large compared to ROM when integrated circuit.
第１図は本発明の第１の実施例のブロック図、第２図（
ａ）〜（ｃ）はそれぞれ第１の実施例の動作を説明する
ための表示例、表示用ＲＯＭの記憶例及び切換用ＲＡＭ
の記憶例を示す模式図、第３図は本発明の第２の実施例
のブ譚ツク図、第４図は従来の文字表示装置の一例を示
すブロック図である。
１・・・・・・マイコン出力、２・・・・・・水平およ
び垂直同期信号、３・・・・・・デイスプレィ制御出力
、４・・・・・・システム制御回路、５・・・・・・発
振回路、６・・・・・・データ書込回路、７・・・・・
・水平系続出制御回路、８・・・・・・垂直系続出制御
回路、９・・・・・・タイミング発生回路、ＪＯ・・・
・・・読出・書込切換回路、１１・・・・・・出力回路
、１２・・・・・・表示用ＲＡＭ、１３・・・・・・文
字用ＲＯＭ、１４・・・・・・切換用ＲＡＭ、１５・・
・・・・表示用ＲＯＭ。
１６・・・・・・切換用ＰＬＡ。FIG. 1 is a block diagram of the first embodiment of the present invention, and FIG. 2 (
a) to (c) are display examples, display ROM storage examples, and switching RAM for explaining the operation of the first embodiment, respectively.
FIG. 3 is a book diagram of the second embodiment of the present invention, and FIG. 4 is a block diagram showing an example of a conventional character display device. 1...Microcomputer output, 2...Horizontal and vertical synchronization signal, 3...Display control output, 4...System control circuit, 5... ...Oscillation circuit, 6...Data write circuit, 7...
・Horizontal system successive control circuit, 8... Vertical system successive control circuit, 9... Timing generation circuit, JO...
...Read/write switching circuit, 11...Output circuit, 12...Display RAM, 13...Character ROM, 14...Switching RAM for 15...
...Display ROM. 16...Switching PLA.
Claims (1)
所定の番地に記憶する表示用ＲＯＭと、前記表示される
文字・記号の列のうちの前記表示用ＲＯＭに記憶されて
いる文字・記号以外の文字・記号を記憶する文字用ＲＡ
Ｍと、前記表示用ＲＯＭ及び文字用ＲＡＭに記憶されて
いる文字・記号を前記表示される文字・記号の列の表示
順に読出す切換え読出し手段とを有することを特徴とす
る文字表示装置。A display ROM that stores predetermined characters and symbols from a string of characters and symbols to be displayed at a predetermined address, and characters stored in the display ROM from among the string of characters and symbols to be displayed.・Character RA that stores characters and symbols other than symbols
1. A character display device comprising: M, and switching and reading means for reading out the characters and symbols stored in the display ROM and character RAM in the display order of the string of characters and symbols to be displayed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1179234A JPH0343792A (en) | 1989-07-11 | 1989-07-11 | Character display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1179234A JPH0343792A (en) | 1989-07-11 | 1989-07-11 | Character display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0343792A true JPH0343792A (en) | 1991-02-25 |
Family
ID=16062289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1179234A Pending JPH0343792A (en) | 1989-07-11 | 1989-07-11 | Character display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0343792A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6219072B1 (en) | 1997-09-29 | 2001-04-17 | Matsushita Electric Industrial Co., Ltd. | Microcomputer with a built in character display circuit and visual display unit using such a microcomputer |
-
1989
- 1989-07-11 JP JP1179234A patent/JPH0343792A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6219072B1 (en) | 1997-09-29 | 2001-04-17 | Matsushita Electric Industrial Co., Ltd. | Microcomputer with a built in character display circuit and visual display unit using such a microcomputer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4388621A (en) | Drive circuit for character and graphic display device | |
| JPH0343792A (en) | Character display device | |
| KR940000603B1 (en) | Display control device | |
| JPS63131176A (en) | Image display device | |
| JPS58184188A (en) | Reading and writting system of display data | |
| JP2932627B2 (en) | Display device | |
| JPH0262591A (en) | Display data storage device | |
| JPS59114655A (en) | Data transfer device | |
| JPS61219082A (en) | Display controller | |
| JPS6078481A (en) | Character display | |
| JPS58224382A (en) | Image memory access circuit for crt display | |
| JPS6021086A (en) | Character generator | |
| JPS61179489A (en) | Display unit | |
| JPH03288194A (en) | Cursor storage control circuit | |
| JPS60177391A (en) | Large-scale integrated circuit for crt display | |
| JPH04207673A (en) | Screen display device | |
| JPS58187987A (en) | Character graphic display | |
| JPS59220790A (en) | Crt display controller | |
| JPS62243043A (en) | Memory driving circuit | |
| JPS6258297A (en) | Frame memory control circuit for display unit | |
| JPS59160187A (en) | Liquid crystal display | |
| JPS6049388A (en) | Display controller | |
| JPS63139392A (en) | Character display device | |
| KR880014808A (en) | Controller of Multivision System | |
| JPS63161493A (en) | Display controller |