JPH0433137A - データ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明ｑ　ハイグライン処理機構を備えたデータ処理
装置のプログラムデバッグサポート機能に関する。

〔従来の技術〕

従来のパイプライン処理を行なうデータ処理装置のブロ
ック図ｔ−第３図に示す。図において、ｌ）は防令フェ
ッチ部、ｆ！ｌｉｊ命令デコード部、（３１は命令笑行
部、＋４１ｉｊデータバス、＋６１ｉｊアドレスバス、
（ｌｌｌｉｊＰｏ（プログラムカウンタ）、Ｃ＠はｐｓ
ｉ（プロセッサ状ｍ語）、（７）に汎用レジスタ群（Ｒ
ＩＧ　）、（１４ＨＡＩ、ｔ７％Ｃ！ＢｎＤＢＯ（デバ
ッグ制御レジスタ）、（至）ＦｉＸＢＰ　　（命令実行
ブレークポイントレジスタ）である。

次に動作について説明する。命令フェッチ…は外部メモ
リからデータバス＋４１を介して命令コードを取り込む
・命令デコード！Ｉｔｓ　（！ｌは命令フェッチ部＋１
１から命令コードを取り出し、その命令コードを解析し
てデコード結果を命令実行部＋ｌｌへ出力する。命令実
行部１１１１　＃：を命令デコード部（！１から入力さ
れたデコード結果に従って、汎用レジスタ群（至）、ム
ｘＪＵｅ４や図示しないその他の必要な装置を使用して
指定された演算を実行し、必！！Ｖｃ６じて演算結果を
メモリに書き込む。

このようにパイプライン化されたデータ処理装置におい
ては各命令で指定される処理は８つに分解され、８つの
処理を順番に実行することにより指定された処理を完了
する。それぞれ８つの処理は異なる命令に対しては並列
動作させることが可能であり、パイプライン処理を行な
わない場合に比べ最大８倍の処理能力を発揮できる。

このようなパイプライン処理を行なうデータ処理装置に
おいて、プログラムデバッグヲ容易にする目的でいくつ
かの機能が備えられている。

パイプライン上に１つの命令のみを取り込み命令を１つ
ずつ逐次実行させる命令トレース機能、ある特定のアド
レスの命令が実行されたことを検出する実行命令ブレー
クポイント機能などである。このような機能が使用可能
なモードをデバッグモードと呼び、このような機ｉｔ使
用せず通常の命令を行なうモードをノーマルモードと呼
ぶ。ノーマルモードであるかデバッグモードであるかは
ＰＣＣ円内ＤＢＳビットよって表わされ、ＤＢ−ユの時
デバッグモードである。デバッグモードの時はＤＢＯレ
ジスタ（至）が有効になる。ＤＢＣレジスタ（至）のＳ
ビットがＳ■ｌのとき命令トレース機能が有効となる。

実行命令ブＬ／−り＠能が有効の時は、ＸＢＰレジスタ
（至）に示されるアドレスの命令が実行されたとき所定
の処理ｔ−実行する。命令トレース機能が有効の時は、
命令７工ツチ部ｕｔ　Ｆｉノーマルモードと同様にメモ
リから命令コードをフェッチする。命令デコード部（２
）は命令コードを取り出しその命令のデコードを行ない
デコード結果を命令実行部＋ｎｒ　Ｋ出力し、以後この
命令の実行が終了するまで動作を停止する。命令実行部
（３１は命令デコード部（２１から入力された解析結果
にしたがって指定され比演算を実行し、必１！＃’１６
じて演算結果をメモリに書き込む。

〔発明が解決しようとする課題〕

従来のパイプライン処理を行なうデータ処理装置は以上
のように構成されて−たので、プログラムのデバッグを
行なう場合、実行命令ブレークポイント機能又は命令ト
レース機能を使用することになる。実行命令ブレークポ
イント機能を使用した場合には命令の処理は高速に行な
えるが、ある特定のアドレスの命令が実行されたことし
か判別できない。また、詰合トレース機能１に便用した
場合には命令の実行は１つずつ行なわれるため実行速度
が遅いなどの問題点があった。

この発明に上記のような問題点を解消するためになされ
たもので、命令の夷行速［を落すことなく、実行され次
命令を特定することを可能とし、グログ２ムデバツグを
容易にすることを目的とする。

〔課題を解決するための手段〕

この発明に係るデータ処理装置は、デバッグモードのと
きに実行した命令のアドレスの下位ビラトラ所定のビッ
ト数だけ外部に出力する手段を備えたものである。

〔作用〕

この発明におけるデータ処理装置は、デノくラグモード
のときに実行した命令のアドレスの下位ビットを所定の
ビット数だけ外部に出力することにより、そのアドレス
の下位ビットとデータ処理装置が命令？フェッチするア
ドレスをモニタすることで、どのアドレスの＊令が実行
されたかまた。どの命令列が実行されているかを容易に
判別できプログラムデノくラグか容易になる。

〔実施例〕

以下、この発明の一実施例を図について説明する。

第１図にこの発明の一実施例であるデータ処理装置のブ
ロック図である。図において、１１１は命令フェッチ部
、１！：はデコード部、鳴３１は命令実行部、（４１は
データバス、＋６１　ｉｊアドレスＩ（ス％６υＢＰｃ
Ｃグロダラムカウンタ〕、に）Ｈｐ　ｓ　ｖ　（プロセ
ッサ状態語）、ｒＡは汎用レジスタ群（ＲＫＧ）、Ｎｆ
”ＩＡＬＵ、５ｆｊｎＤＢＣ（デバッグ制御レジスタ）
、＠１ｒｓＸＢＰ（命令ブレークポイントレジスタ）、
ｇＩ）ニ実行命令アドレス信号線である。Ｐ８Ｗに）お
よびＤＢＣレジスタ（至）の内容を第３図に示す。ｐｓ
ｗ＠にはＤＢＳビット６　リ、ＤＢ−１のときデバッグ
モードである。デバッグモードのときは、ＤＢＯレジス
タ（至）が有効トする。ＤＢＯレジスタ（７）には実行
命令ブレークポイント機能イネーブルビット（Ｋビット
）命令トレース機能イネーブルビット（Ｓビット）、及
び実行命令アドレス出カイネーブルビット囚ビットがあ
る。

不実施例のパイプライン処理を行なうデータ処理装置に
おいては！ｉｉ′Ｉ記従来のものと同様にプログラムデ
バッグを容易にする目的でいくつかの機能が備えられて
いる。パイプライン上に１つの命令のみを取り込み命令
を１つずつ逐次実行させる命令トレースＩＩＥ、ある忰
定Ｏアドレスの命令が実行されたことを検出する実行命
令ブレークポイント機能などである。このような機能が
使用可能モードをデバッグモードと呼びこのような機能
を使用せず通常の命令を行なウモードをノーマルモード
と呼ぶ・／−マｋ　モードであるかデバッグモードであ
るかはＰＳＷ内のＤＢＳビットよって表わされＤＢ−１
の時デバッグモードである。デバッグモードの時はＤＥ
Ｃレジスタ（至）が有効になる０ 次に動作について説明する。ノーマルモードの時すなわ
ちＰ日Ｗ（至）のＤＢ■１のときはＤＢＣレジスタ（至
）の内容は無視され、したがって実行命令ブレーク機能
及び命令トレース機能は働かず通常の命令処理がなされ
る。命令フェッチ部＋１１は外部メモリからデータバス
（４１を介して命令コードを取り込む。命令デコード部
（りは命令フェッチ部＋１１から命令コードを取り出し
、その命令コードを解析して、デコード結果を命令実行
部（３１へ出力する。命令実行部（３）は命令デコード
部（！１かも入力されたデコード結果にしたがつて汎用
レジスタ群（至）、ムＬＵ（１４や図示しないその他の
必要な装置を使用して指定された演算を実行し、必要に
応じて演算結果をメモリに書き込む。

本実施例のデータ処理装置ではノーマルモードのとき命
令フェッチ部Ｉｌ＋　、命令デコード部（２１命令実行
部（３１それぞれ独立に動作して複数の命４ｒヲパイプ
ライン処理することにより、効率を高めている。

デバッグモードの時すなわちＰ８Ｗｃ＠のＤＢ−１のと
きは、ＤＢＣレジスタ（至）の内容が有効となる。実行
命令アドレス出力イネーブルが有効すなわちＡ−１のと
きは、命令フェッチ部＋１１は外部メモリからデータバ
ス１４）を介して命令コードを取り込む。命令コード部
に命令フェッチ部！）から命令コードを取り出し、この
命令コードを解析してデコード結果を命令実行部（３１
へ出力する。命令実行部（３）は命令デコード部１りか
らデコード結果が入力されると、その命、Ｍ始すると同
時に、その命令のアドレスの下位ビットを実行命令アド
レス信号線（至）に出力する。この時、命令フェッチ部
１１１が命令を読み出すアドレス、すなわちｐｃ値をモ
ニタして置けば、その頃と実行命令アドレス信号線助に
出力される実行命令の下位ビットから、現在実行されて
いる命令のアドレスが算出できる。その後、入力された
デコード結果にしたがって、汎用レジスタ群（至）、Ａ
ＬＵ（３４や図示しないその他の必要な装置１全便用し
て指定された演算を実行し、必１１’ｌｃ心して演算結
果メモリに書き込む。

なお、実行命令が分岐命令である場合、実行中の命令の
アドレスとｐｃＨに関係がない九め、実行中の命令のア
ドレスを特定できない。この時、実行命令が分岐命令で
あることを示すために、実行命令アドレス信号線（至）
に特定のビットパターンを出力する。また、データ処理
装置が命令管フェッチして実行するまでの間に保持でき
る命令の最大バイト数をｎとすると、実行命令アドレス
信号線ｇｎは（Ｈ＋ｌ　）通りのビットパターンを出力
する必要があるので、実行命令アドレス信号線はげ≧ｎ
＋１１に満たす整数ｍの数だけ存在する。

ＰＣ＠と笑行命４Ｆ参春アドレス信号層−に出力され念
下位アドレスから実行中の命令アドレスを算出する方法
を具体的に示す。このデータ処理装置の命令をフェッチ
して実行するまでの間に保持できる命令の最大バイト数
は１５バイト、アドレス幅は８２ビット笑行命令アドレ
ス信号線＠は４本あり、アドレスの下位令ビットを出力
するとする。実行命令アドレス信号、ｗ伺に出力された
−がＰＣＩｉｌの下位番ビットに比べて、（ＰＯ４ｌｌ
の下口ビットの［１）＜（実行命令アドレス信号線儲に
出力された籠）のとき、実行中の命令アドレスの上位ｇ
８ビット１−ＩＰＣ値の上位２８ビツトの示す唾からｌ
ｉ減じたものであり、実行中のアドレスの下位番ピット
ハ実行命令アドレス信号線（ロ）に出力された置である
。

（ＰＯ値の下位４ピツトの値）＞（＊行命令アドレス信
号線に）に出力されたＩＩ）のとき、実行中のアドレス
の上位ｓ８ピッ）ｆｌＰＯｄの上位３８ビツトの優であ
り、実行中のアドレスの下位番ビットに実行防令アドレ
ス信号線伺に出力された値である。［七分岐命令が実行
された時Ｆｉ実行命令アドレス信号線（２）にＰＣ値の
下位４ビツトが出力される。同じアドレスの命令が同時
にフェッチ、実行されることはなく、命令をフェッチし
て実行するまでの間に保持できる４＋の最大バイト数が
１５バイトであることから、実行中の命令のアドレスと
ＰＣ埴が同じであることはないので、分岐命令を外部に
示すためにこのような規則を設けることが可能である。

以下１例として、ＰＣｌ血が１６進数で１０００（ロ）
ＯＣのとき、実行岐令アドレス信号線■に出力された唾
がそれぞれ１６進数でＯ−Ｆである場合以ｒ４何侠日 ｐｃ値 １０００００１（１！ 実行中の命令のアドレス １０００００１Ａ １００ＱＯＯＩＢ 分岐命令 １００００００Ｄ ＪＯＯＯＯＯＯＥ １００００００ＩＰ 〔発明の効果〕 以上のようにこの発明によれば、デバッグモードでかつ
実行アドレス出力＋１に能が有効のときは装置外ｓｉＣ
実行した命令のアドレスを・、ＢＡ示的ＶＣ不すことが
でき、これをモニタすることによりプログラムの速度を
落とすことなくプログラムデバッグを行なうことが可能
であり、高速匙理を行なうデータ処理装置とプログラム
デバッグを容易にするデータ処理装ｆｊｔを兼ね備えた
データ処理装［を得ることが可能であるという効果があ
る。

【図面の簡単な説明】

第１図はこの発明の一実施例であるデータ処理装置のブ
ロック図、第３図はこの発明のデータ処理装置のＰＳＷ
及びＤＢＯレジスタの内容を示す図、第３図は従来のデ
ータ処理装萱のブロック図である。 図において、ｌｌｌ＃Ｐｉ命令フェッチ部、（！１は命
令デコード部％（３１は命令実行部、ｎ１Ｖｉデータバ
ス、１６）はアドレスバス、θυにＰＣｌ（財）はＰＥ
Ｗ。 （至）は汎用レジスタ群、＠にＡＬＵ、（７）はＤＥＣ
レジスタ、（３５１−ｊＸＢＰレジスタ、＠ハ実行命令
アドレス信号１ｆＭを示す。 なお１図中、同一符号に同一　または相当部分を示す。

Claims (1)

1. 【特許請求の範囲】 命令コードを先取りする命令フェッチ部と、このフェッ
   チされた命令コードにしたがつて命令を実行する命令実
   行部とを有するパイプライン処理機構により命令を処理
   するデータ処理装置において、 実行される命令のアドレスを保持する第１の手段と、 データ処理装置の状態を示す第２の手段と、前記第２の
   手段中に示される第３の部分が所定の値の場合に有効と
   なる第４の手段と、この第４の手段中に示される第５の
   部分が所定の値の場合に有効となる第６の手段と、前記
   第３の部分と第５の部分がともに所定の値の場合に命令
   実行と同時に前記第１の手段の値の下位ビットを所定の
   ビット数だけ第６の手段に出力することを特徴とするデ
   ータ処理装置。