JPH0433020A - 機密保持機能を備えた半導体集積回路 - Google Patents
機密保持機能を備えた半導体集積回路Info
- Publication number
- JPH0433020A JPH0433020A JP2134922A JP13492290A JPH0433020A JP H0433020 A JPH0433020 A JP H0433020A JP 2134922 A JP2134922 A JP 2134922A JP 13492290 A JP13492290 A JP 13492290A JP H0433020 A JPH0433020 A JP H0433020A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor integrated
- integrated circuit
- microcomputer
- digit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000006243 chemical reaction Methods 0.000 claims description 12
- 208000003580 polydactyly Diseases 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 11
- 230000001131 transforming effect Effects 0.000 abstract 4
- 238000013501 data transformation Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明はマイクロコンピュータ等から出力された制御信
号に基づいて所定の動作を行なう半導体集積回路におい
て、第３者に対して制御手順及び制御内容等の情報を秘
密にしておくことが可能な機密保持機能を備えた半導体
集積回路に関する。
号に基づいて所定の動作を行なう半導体集積回路におい
て、第３者に対して制御手順及び制御内容等の情報を秘
密にしておくことが可能な機密保持機能を備えた半導体
集積回路に関する。
［従来の技術］
第４図は従来の半導体集積回路を示すブロック図である
。
。
従来の半導体集積回路２０は、マイクロコンピュータ１
９から送出された２進数からなる信号（以下、制御コマ
ンドという）を−時的に保持するレジスタ２１及びこの
制御コマンドにより実際に動作する動作部２２により構
成されている。そして、この半導体集積回路２０には、
マイクロコンピュータ１９から送出される１又は複数の
制御コマンドに対応する１又は複数の動作が設定されて
いる。この場合に、半導体集積回路２０の動作とマイク
ロコンピュータの制御コマンドとは１対１に対応してい
る。
９から送出された２進数からなる信号（以下、制御コマ
ンドという）を−時的に保持するレジスタ２１及びこの
制御コマンドにより実際に動作する動作部２２により構
成されている。そして、この半導体集積回路２０には、
マイクロコンピュータ１９から送出される１又は複数の
制御コマンドに対応する１又は複数の動作が設定されて
いる。この場合に、半導体集積回路２０の動作とマイク
ロコンピュータの制御コマンドとは１対１に対応してい
る。
［発明が解決しようとする課題］
しかしながら、マイクロコンピュータが出力する制御コ
マンドは、第３者が容易に調べることができるため、従
来の半導体集積回路には制御手順又は制御内容等の情報
が第３者に容易に知られてしまうという問題点がある。
マンドは、第３者が容易に調べることができるため、従
来の半導体集積回路には制御手順又は制御内容等の情報
が第３者に容易に知られてしまうという問題点がある。
システム設計者又は設計メーカーは、制御手順又は制御
内容等の情報を第３者に対して秘密にしておきたい場合
があり、制御手順及び制御内容を第３者が容易に知るこ
とができない半導体集積回路の開発が要望されている。
内容等の情報を第３者に対して秘密にしておきたい場合
があり、制御手順及び制御内容を第３者が容易に知るこ
とができない半導体集積回路の開発が要望されている。
本発明はかかる問題点に鑑みてなされたものであって、
第３者が制御手順及び制御内容等の情報を知ることが困
難な機密保持機能を備えた半導体集積回路を提供するこ
とを目的とする。
第３者が制御手順及び制御内容等の情報を知ることが困
難な機密保持機能を備えた半導体集積回路を提供するこ
とを目的とする。
［課題を解決するための手段］
本発明に係る機密保持機能を備えた半導体集積回路は、
複数の桁を有する２進数からなる信号を入力しこの信号
の特定の桁に対して桁の変更又はデータの反転を行なっ
た後これを出力する変換手段と、この変換手段の出力に
基づいて所定の動作を行なう動作部とを宵することを特
徴とする。
複数の桁を有する２進数からなる信号を入力しこの信号
の特定の桁に対して桁の変更又はデータの反転を行なっ
た後これを出力する変換手段と、この変換手段の出力に
基づいて所定の動作を行なう動作部とを宵することを特
徴とする。
口作用］
本発明においては、入力された信号の特定の桁を変更し
たり、又は特定の桁のデータを反転する変換手段を有し
ており、マイクロコンピュータ等から出力された２進数
からなる信号は、この変換手段により、データ変換処理
される。そして、動作部は、変換手段によりデータ変換
された後の信号に基づいて、所定の動作を行なう。従っ
て、マイクロコンピュータは半導体集積回路を制御する
ための制御コマンドそのものを出力するのではなく、変
換手段でデータ変換処理されることにより制御コマンド
となる信号を出力すればよい。つまり、マイクロコンピ
ュータの出力は制御コマンドそのものではないため、第
３者はマイクロコンピュータ等の出力を調べるだけでは
、制御手順又は制御内容を知ることはできない。
たり、又は特定の桁のデータを反転する変換手段を有し
ており、マイクロコンピュータ等から出力された２進数
からなる信号は、この変換手段により、データ変換処理
される。そして、動作部は、変換手段によりデータ変換
された後の信号に基づいて、所定の動作を行なう。従っ
て、マイクロコンピュータは半導体集積回路を制御する
ための制御コマンドそのものを出力するのではなく、変
換手段でデータ変換処理されることにより制御コマンド
となる信号を出力すればよい。つまり、マイクロコンピ
ュータの出力は制御コマンドそのものではないため、第
３者はマイクロコンピュータ等の出力を調べるだけでは
、制御手順又は制御内容を知ることはできない。
この場合に、前記特定の桁を任意に変更して適宜選択す
ることにより、ある半導体集積回路に対しである特定の
動作を行なう信号を、他の半導体集積回路に対しては他
の動作を行なう信号とすることができ、第３者に対する
秘密の保持がより一層確実になる。
ることにより、ある半導体集積回路に対しである特定の
動作を行なう信号を、他の半導体集積回路に対しては他
の動作を行なう信号とすることができ、第３者に対する
秘密の保持がより一層確実になる。
［実施例］
次に、本発明の実施例について添付の図面を参照して説
明する。
明する。
第１図は本発明の第１の実施例に係る半導体集積回路を
示すブロック図である。
示すブロック図である。
本実施例に係る半導体集積回路２は桁変更値反転ブロッ
ク３、レジスタ４及び動作部５ｉこより構成されている
。
ク３、レジスタ４及び動作部５ｉこより構成されている
。
マイクロコンピュータ１は、後述する桁変更値反転ブロ
ック３の内部配線に応じて、前述の制御コマンドとは異
なる信号（以下、マイクロコンピュータコマンドという
）を発生する。このマイクロコンピュータコマンドは、
半導体集積回路２の桁変更値反転ブロック３に入力され
る。
ック３の内部配線に応じて、前述の制御コマンドとは異
なる信号（以下、マイクロコンピュータコマンドという
）を発生する。このマイクロコンピュータコマンドは、
半導体集積回路２の桁変更値反転ブロック３に入力され
る。
桁変更値反転ブロック３は、このマイクロコンピュータ
コマンドに対して、予め設定された桁の変更及び値の反
転を行い、その結果を制御コマンドとしてレジスタ４に
出力する。この制御コマンドは、従来の技術において説
明した制御コマンドと同一のものである。
コマンドに対して、予め設定された桁の変更及び値の反
転を行い、その結果を制御コマンドとしてレジスタ４に
出力する。この制御コマンドは、従来の技術において説
明した制御コマンドと同一のものである。
レジスタ４は、従来と同様に、この制御コマンドを一旦
保持すると共に、この制御コマンドを動作部５に送出す
る。そうすると、動作部５は制御コマンドに対応した所
定の動作を行なう。
保持すると共に、この制御コマンドを動作部５に送出す
る。そうすると、動作部５は制御コマンドに対応した所
定の動作を行なう。
第２図は桁変更値反転ブロック３の１例を示す回路図で
ある。
ある。
入力端子■１乃至工。は、夫々インバータ回路Ａ、乃至
Ａ４に接続されている。そして、入力端子工１に入力さ
れた信号は、インバータ回路Ａ１により反転された後、
出力端子Ｏ，，に送出されるように配線されている。ま
た、入力端子工２に入力された信号は、そのまま出力端
子Ｏ７に送出されるように配線されている。更に、入力
端子Ｉ、。
Ａ４に接続されている。そして、入力端子工１に入力さ
れた信号は、インバータ回路Ａ１により反転された後、
出力端子Ｏ，，に送出されるように配線されている。ま
た、入力端子工２に入力された信号は、そのまま出力端
子Ｏ７に送出されるように配線されている。更に、入力
端子Ｉ、。
に入力された信号は、インバータ回路Ａｎにより反転さ
れた後、出力端子０２に送出されるように配線されてい
る。このように、入力端子１１乃至■。に入力された２
進数の各桁の信号は、桁が変更されて出力端子Ｏ４乃至
Ｏ，，に出力されるようになっている。また、このとき
、２進数の特定の桁の信号は、インバータ回路Ａ１乃至
Ａ、、のいずれかによりにより反転される。
れた後、出力端子０２に送出されるように配線されてい
る。このように、入力端子１１乃至■。に入力された２
進数の各桁の信号は、桁が変更されて出力端子Ｏ４乃至
Ｏ，，に出力されるようになっている。また、このとき
、２進数の特定の桁の信号は、インバータ回路Ａ１乃至
Ａ、、のいずれかによりにより反転される。
この桁変更値反転ブロック３によるデータ変換の仕様は
、桁変更値反転ブロック３の内部配線を適宜変更するこ
とにより任意に決定することができる。例えば、半導体
集積回路のメーカーは、システム設計者又はシステムメ
ーカー毎に桁変更値反転ブロック３の内部接続を決定し
てもよい。
、桁変更値反転ブロック３の内部配線を適宜変更するこ
とにより任意に決定することができる。例えば、半導体
集積回路のメーカーは、システム設計者又はシステムメ
ーカー毎に桁変更値反転ブロック３の内部接続を決定し
てもよい。
マイクロコンピュータ１は、制御コマンドと桁変更値反
転ブロック３の内部配線とにより決定されるマイクロコ
ンピュータコマンドを出力する。
転ブロック３の内部配線とにより決定されるマイクロコ
ンピュータコマンドを出力する。
このマイクロコンピュータコマンドは、１つの半導体集
積回路に対して、所望の動作により一義的に決定される
が、複数の半導体集積回路に対しては、各半導体集積回
路の桁変更値反転ブロック３の内部配線が異なっていれ
ば、各半導体集積回路に対応スるマイクロコンピュータ
コマンドは異なる。
積回路に対して、所望の動作により一義的に決定される
が、複数の半導体集積回路に対しては、各半導体集積回
路の桁変更値反転ブロック３の内部配線が異なっていれ
ば、各半導体集積回路に対応スるマイクロコンピュータ
コマンドは異なる。
桁変更値反転ブロック３に入力されたマイクロコンピュ
ータコマンドは、桁変更値反転ブロック３により桁変更
及び値反転処理されて制御コマンドに変換される。この
制御コマンドはレジスタ４に一旦保持されると共に、動
作部５に送出される。
ータコマンドは、桁変更値反転ブロック３により桁変更
及び値反転処理されて制御コマンドに変換される。この
制御コマンドはレジスタ４に一旦保持されると共に、動
作部５に送出される。
そうすると、動作部５はこの制御コマンドに対応した所
定の動作を行なう。この場合に、動作部５が同一の複数
の半導体集積回路２に対しては、マイクロコンピュータ
コマンドが異なっていても、制御コマンドは同一になる
。即ち、本実施例においては、制御コマンドと半導体集
積回路２の動作とは１対１に対応しているが、マイクロ
コンピュータコマンドと半導体集積回路２の動作とは１
対１に対応しているとは限らない。
定の動作を行なう。この場合に、動作部５が同一の複数
の半導体集積回路２に対しては、マイクロコンピュータ
コマンドが異なっていても、制御コマンドは同一になる
。即ち、本実施例においては、制御コマンドと半導体集
積回路２の動作とは１対１に対応しているが、マイクロ
コンピュータコマンドと半導体集積回路２の動作とは１
対１に対応しているとは限らない。
このように本実施例においては、マイクロコンピュータ
１からは制御コマンドとは異なるマイクロコンピュータ
コマンドが出力され、半導体集積回路２は桁変更値反転
ブロック３によりマイクロコンピュータコマンドを制御
コマンドに変換し、この制御コマンドにより所定の動作
を行なう。従って、第３者は制御コマンドを直接調べる
ことができないため、制御手順又は制御内容等を知るこ
とが困難である。
１からは制御コマンドとは異なるマイクロコンピュータ
コマンドが出力され、半導体集積回路２は桁変更値反転
ブロック３によりマイクロコンピュータコマンドを制御
コマンドに変換し、この制御コマンドにより所定の動作
を行なう。従って、第３者は制御コマンドを直接調べる
ことができないため、制御手順又は制御内容等を知るこ
とが困難である。
第３図は本発明の第２の実施例に係る半導体集積回路の
桁変更値反転ブロックを示す回路図である。
桁変更値反転ブロックを示す回路図である。
本実施例が第１の実施例と異なる点は桁変更値反転ブロ
ックの内部の配線パターンが異なることにあり、その他
の構成は基本的には第１の実施例と同様である。
ックの内部の配線パターンが異なることにあり、その他
の構成は基本的には第１の実施例と同様である。
即ち、本実施例においては、桁変更値反転ブロックの入
力端子１１乃至工、は夫々インバータ回路Ａ１乃至Ａ、
に接続されており、反転信号が送出される反転信号配線
パターンＰ Ｉ 、、乃至ＰＩ、、。
力端子１１乃至工、は夫々インバータ回路Ａ１乃至Ａ、
に接続されており、反転信号が送出される反転信号配線
パターンＰ Ｉ 、、乃至ＰＩ、、。
と非反転信号が送出される非反転信号配線パターンＰＩ
＋ｏ乃至ＰＩｎｏとが平行に配置されている。
＋ｏ乃至ＰＩｎｏとが平行に配置されている。
また、平面視でこれらの配線パターンＰ Ｉ 、＋乃至
ＰＩｎ、、Ｐ１．。乃至ＰＩ、。と略々直交して、配線
パターンＰＯ□乃至Ｐ０，１が形成されている。この配
線パターンＰＯ，乃至ＰＯ，，は夫々出力端子０１乃至
０゜に接続されている。そして、この配線パターンＰｏ
１乃至ＰＯ，、は反転信号配線パターンＰＩ、を乃至Ｐ
１．．又は非反転信号配線パターンＰＩ＋ｏ乃至ＰＩｆ
ｉ。と選択的に接続されている。
ＰＩｎ、、Ｐ１．。乃至ＰＩ、。と略々直交して、配線
パターンＰＯ□乃至Ｐ０，１が形成されている。この配
線パターンＰＯ，乃至ＰＯ，，は夫々出力端子０１乃至
０゜に接続されている。そして、この配線パターンＰｏ
１乃至ＰＯ，、は反転信号配線パターンＰＩ、を乃至Ｐ
１．．又は非反転信号配線パターンＰＩ＋ｏ乃至ＰＩｆ
ｉ。と選択的に接続されている。
本実施例においては、出力端子０１乃至Ｏ，、に接続さ
れた配線パターンＰＯ□乃至ＰＯ□と反転信号パターン
Ｐ１．．乃至Ｐ１．、又は非反転信号配線パターンＰ
Ｉ 、ｏ乃至ＰＩ−ｏとの接続位置を変更スルだけで、
マイクロコンピュータコマンドの桁の変更及び反転する
桁を任意に変更することができるという利点がある。本
実施例においても、第１の実施例と同様の効果を得るこ
とができる。
れた配線パターンＰＯ□乃至ＰＯ□と反転信号パターン
Ｐ１．．乃至Ｐ１．、又は非反転信号配線パターンＰ
Ｉ 、ｏ乃至ＰＩ−ｏとの接続位置を変更スルだけで、
マイクロコンピュータコマンドの桁の変更及び反転する
桁を任意に変更することができるという利点がある。本
実施例においても、第１の実施例と同様の効果を得るこ
とができる。
［発明の効果］
以上説明したように本発明によれば、変換手段により２
進数からなる信号の特定の桁に対して桁の変更処理又は
データの反転処理を行なうから、マイクロコンピュータ
等は本発明に係る半導体集積回路に対して制御コマンド
そのものを出力する必要がない。このため、第３者は制
御手順及び制御内容を知ることが困難であり、システＪ
設計者又は設計メーカーは第３者に対して制御手順及び
制御内容を秘密にしておくことができるという効果を奏
する。
進数からなる信号の特定の桁に対して桁の変更処理又は
データの反転処理を行なうから、マイクロコンピュータ
等は本発明に係る半導体集積回路に対して制御コマンド
そのものを出力する必要がない。このため、第３者は制
御手順及び制御内容を知ることが困難であり、システＪ
設計者又は設計メーカーは第３者に対して制御手順及び
制御内容を秘密にしておくことができるという効果を奏
する。
第１図は本発明の第１の実施例に係る半導体集積回路を
示すブロック図、第２図は同じくその桁変更値反転ブロ
ックの１例を示す回路図、第３図は本発明の第２の実施
例に係る半導体集積回路の桁変更値反転ブロックを示す
回路図、第４図は従来の半導体集積回路を示すブロック
図である。 １．１９；マイクロコンピュータ、２，２０；半導体集
積回路、３；桁変更値反転ブロック、４゜２１；レジス
タ、５，２２；制御部、１１乃至■ゎ；入力端子、０．
乃至Ｏｎ；出力端子、Ａ。 乃至Ａ、、；インバータ回路
示すブロック図、第２図は同じくその桁変更値反転ブロ
ックの１例を示す回路図、第３図は本発明の第２の実施
例に係る半導体集積回路の桁変更値反転ブロックを示す
回路図、第４図は従来の半導体集積回路を示すブロック
図である。 １．１９；マイクロコンピュータ、２，２０；半導体集
積回路、３；桁変更値反転ブロック、４゜２１；レジス
タ、５，２２；制御部、１１乃至■ゎ；入力端子、０．
乃至Ｏｎ；出力端子、Ａ。 乃至Ａ、、；インバータ回路
Claims (1)
- （１）複数の桁を有する２進数からなる信号を入力しこ
の信号の特定の桁に対して桁の変更又はデータの反転を
行なった後これを出力する変換手段と、この変換手段の
出力に基づいて所定の動作を行なう動作部とを有するこ
とを特徴とする機密保持機能を備えた半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2134922A JPH0433020A (ja) | 1990-05-24 | 1990-05-24 | 機密保持機能を備えた半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2134922A JPH0433020A (ja) | 1990-05-24 | 1990-05-24 | 機密保持機能を備えた半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0433020A true JPH0433020A (ja) | 1992-02-04 |
Family
ID=15139680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2134922A Pending JPH0433020A (ja) | 1990-05-24 | 1990-05-24 | 機密保持機能を備えた半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0433020A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002311826A (ja) * | 2001-04-16 | 2002-10-25 | Hitachi Ltd | 暗号化・復号化装置、暗号化・復号化方法、データの暗号化方法及びｉｃカード |
| KR100726903B1 (ko) * | 1998-12-14 | 2007-06-11 | 가부시키가이샤 히타치세이사쿠쇼 | 정보 처리 장치 |
-
1990
- 1990-05-24 JP JP2134922A patent/JPH0433020A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100726903B1 (ko) * | 1998-12-14 | 2007-06-11 | 가부시키가이샤 히타치세이사쿠쇼 | 정보 처리 장치 |
| JP2002311826A (ja) * | 2001-04-16 | 2002-10-25 | Hitachi Ltd | 暗号化・復号化装置、暗号化・復号化方法、データの暗号化方法及びｉｃカード |
| WO2002086846A1 (fr) * | 2001-04-16 | 2002-10-31 | Renesas Technology Corp. | Chiffrement / dispositif de dechiffrement, chiffrement / procede de dechiffrement, procede de chiffrement de donnees et carte a circuit integre |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0433020A (ja) | 機密保持機能を備えた半導体集積回路 | |
| JP2583351B2 (ja) | バス線試験方法および該方法を実施する装置 | |
| JP3183244B2 (ja) | 集積回路のテスト方法 | |
| JPH01220528A (ja) | パリテイ発生器 | |
| JPH07253872A (ja) | プロセッサの入出力回路 | |
| JP2704062B2 (ja) | 情報処理装置 | |
| JPH0417354A (ja) | 半導体集積回路の自動配置配線システム | |
| JPH0746123B2 (ja) | 集積回路の試験方式 | |
| JP4173768B2 (ja) | 回路装置およびその動作方法 | |
| JPH01205314A (ja) | 入力装置 | |
| JPH05151017A (ja) | マイクロコンピユータ | |
| JPH0352432A (ja) | 自己同期型スクランブラ機能確認回路 | |
| JPH03222199A (ja) | 半導体メモリ | |
| JP2871921B2 (ja) | 半導体集積回路のシミュレーション方法 | |
| JPS63186167A (ja) | 半導体集積回路 | |
| JPS59112341A (ja) | ソフトウエア機密漏洩防止方法 | |
| JPH04175831A (ja) | マイクロコンピュータ | |
| JPH03292700A (ja) | Ｒａｍ試験方式 | |
| JPS61213934A (ja) | シフトパス回路 | |
| JPH0287647A (ja) | 集積回路装置の設計方法 | |
| JPH03164852A (ja) | 集積回路 | |
| JPH01175043A (ja) | 論理回路 | |
| JPS63215052A (ja) | 半導体集積回路装置 | |
| JPH0497543A (ja) | 周辺マクロセル | |
| JPH0822400A (ja) | マイクロコンピュータのテスト容易化回路 |