JPH04329706A - 差動増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、トランジスタを用いて
構成され、入力バイアス電流が少なくかつ低電圧までの
動作が可能な差動増幅回路に関する。

【０００２】

【従来の技術】トランジスタを用いて構成した差動増幅
回路においては、入力トランジスタのベースバイアス電
流とベースに接続した回路の抵抗分によりベースバイア
ス電圧の直流オフセット分が発生し、回路のバイアス電
圧が変動し回路の電気的特性に悪影響をおよぼすことは
よく知られている。この悪影響を少なくするために、従
来より種々の回路方式が提案されてきた。

【０００３】従来、この種の差動増幅回路はたとえば特
願昭５８−２７９６３号公報に示すような構成が一般的
であった。以下図３，図４を参照しながら説明する。

【０００４】図に示すようにトランジスタ１１と１２は
差動段を構成し、トランジスタ１３および１４はトラン
ジスタ１１と１２にそれぞれダーリントン接続されて差
動増幅回路を構成している。

【０００５】前記回路において、入力端子１８と１９に
流入するベースバイアス電流は、トランジスタ１３と１
４がなくトランジスタ１１と１２のみが入力トランジス
タとなった場合に流れるベースバイアス電流に比べて、
トランジスタ１３および１４のエミッタ接地電流増幅率
β分の１となり、回路の電気的特性への入力オフセット
の影響が低減される。しかしながら、前記回路形式とし
た場合には、回路の最低動作電源電圧が高くなる不都合
が派生する。すなわち、入力端子１８および１９とトラ
ンジスタ１１と１２のエミッタ共通接続点との間の電位
差は、これらがシリコントランジスタであると活性状態
におけるベースエミッタ間電圧はそれぞれ約０．６Ｖで
あるので、約１．２Ｖとなり、また、定電流源１７をト
ランジスタで構成すると活性状態におけるコレクタエミ
ッタ間電圧は最低約０．２Ｖを必要とするので、入力端
子１８および１９と負側電源電圧端子２２との間の最低
動作電圧として１．４Ｖの電圧が確保される必要がある
。したがって、図３で示す形式の回路は、低電圧機器へ
の応用には不適当であった。

【０００６】これに対して、１Ｖ程度の電源電圧でも動
作することを目的とした従来の技術としては、図４に示
す回路が提示されている。図に示すように、トランジス
タ２３および２４は差動入力段を構成し、トランジスタ
２３のコレクタには、トランジスタ２５のベースが接続
され、トランジスタ２４のコレクタには、トランジスタ
２６のベースが接続されていて、両トランジスタ２５，
２６のコレクタはともに前記トランジスタ２３と２４の
エミッタ共通接続点に接続されている。トランジスタ２
７はトランジスタ２５とベースおよびエミッタが共通接
続されて第１のカレントミラー回路を構成するもので、
トランジスタ２８はトランジスタ２６とベースおよびエ
ミッタが共通接続されて第２のカレントミラー回路を構
成している。また、トランジスタ２９はトランジスタ２
８のコレクタにベースおよびコレクタが接続され、トラ
ンジスタ３０はトランジスタ２９とベースおよびエミッ
タが共通接続されて第３のカレントミラー回路を構成し
、トランジスタ２７のコレクタとトランジスタ３０のコ
レクタは信号出力端子３４に共通接続されている。

【０００７】以上のように構成された図４の回路におい
ては、トランジスタ２５と２６のコレクタ電流はトラン
ジスタ２３と２４のエミッタ共通点に帰還されているの
で、トランジスタ２３のコレクタ電流はトランジスタ２
５と２７のベース電流を、また、トランジスタ２４のコ
レクタ電流はトランジスタ２６と２８のベース電流をド
ライブするだけの電流に制御されている。したがって、
入力端子３２と３３に流入するバイアス電流を減らすこ
とができ、回路の電気的特性への入力オフセットの影響
が低減できる。また、前記回路形式では、入力端子３２
および３３と負側電源端子３６の間の最低動作電圧は、
シリコントランジスタを使用した場合約０．８Ｖとなり
１Ｖ程度の電源電圧での動作が可能である。

【０００８】

【発明が解決しようとする課題】しかしながら、図４に
示すような従来の回路構成においては、前記第１，第２
，第３の三つのカレントミラー回路を必要とし、構成す
る素子数が多いうえに、それぞれのカレントミラー回路
の電流ミラー比がそろっていなければ出力端子に流出す
る電流に誤差を生じるため、素子どうしのバランス誤差
の影響を受け易く、また、大きな相互コンダクタンスも
得にくいという問題点があった。

【０００９】本発明は上記従来の問題点を解決するもの
で、入力バイアス電流が少なく、かつ、１Ｖ程度の電源
電圧範囲まで十分な性能で動作し、しかも、少ない素子
で構成でき、素子どうしのバランス誤差による出力電流
の誤差の発生を少なくし、かつ、大きな相互コンダクタ
ンスが得られるような差動増幅回路を提供することを目
的としたものである。

【００１０】

【課題を解決するための手段】上記目的を達成するため
に本発明の差動増幅回路は、エミッタが共通接続される
とともに、それぞれのベースが別々の入力端子に接続さ
れて、差動増幅回路を構成する、第１および第２のトラ
ンジスタと、前記第２のトランジスタのコレクタにベー
スが接続された第３のトランジスタと、前記第１のトラ
ンジスタのコレクタにベースが接続された第４のトラン
ジスタとをそなえ、前記第３のトランジスタのコレクタ
が前記第１および第２のトランジスタのエミッタ共通接
続点に接続され、前記第４のトランジスタのコレクタが
出力端子に接続されていることを特徴とした構成とする
ものである。

【００１１】

【作用】この構成によって、前記第２のトランジスタの
コレクタ電流は、前記第３のトランジスタによって増幅
されてコレクタより出力し、前記第１および第２のトラ
ンジスタのエミッタ共通接続点に帰還され、それぞれの
エミッタ電流を減ずるように働く。したがって、前記第
１および第２のトランジスタのベース電流、すなわち入
力バイアス電流は少なくなる。一方、前記第１のトラン
ジスタのコレクタ電流は、前記第４のトランジスタによ
って増幅されてコレクタより出力し、出力端子より電流
出力が得られる。

【００１２】

【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。図１に示すように、第１のトランジ
スタ１および第２のトランジスタ２は差動入力段を構成
するものであり、第３のトランジスタ３はベースがトラ
ンジスタ２のコレクタに接続され、コレクタがトランジ
スタ１およびトランジスタ２のエミッタ共通点に接続さ
れ、第４のトランジスタ４はベースがトランジスタ１の
コレクタに接続されている。なお、図１において、差動
入力段のエミッタ共通点と負側電源端子１０との間には
、たとえばトランジスタで構成した、定電流源５が接続
され、正側電源端子９、トランジスタ１のベースに接続
された差動入力段の一方の入力端子６、トランジスタ２
のベースに接続された差動入力段のもう一方の入力端子
７、トランジスタ４のコレクタに接続された差動増幅回
路の信号出力端子８などで構成されるものである。

【００１３】以上のように構成された差動増幅回路につ
いて、図１を用いてその動作を説明する。

【００１４】図に示すように、トランジスタ２のコレク
タ電流は、トランジスタ３によって増幅されてコレクタ
より出力し、トランジスタ１とトランジスタ２のエミッ
タ共通接続点に帰還され、それぞれのエミッタ電流を減
ずるように働く。たとえば、入力端子６と７の電位差す
なわち入力信号電圧が零であるとき、定電流源５の電流
値をＩ０、トランジスタ１およびトランジスタ２のエミ
ッタ接地電流増幅率をβ１、トランジスタ３のエミッタ
接地電流増幅率をβ２とすると、トランジスタ１および
トランジスタ２のコレクタ電流Ｉ１，Ｉ２は、

【００１
５】

【数１】

【００１６】となる。従って、トランジスタ１およびト
ランジスタ２のベース電流ＩＢ１は、

【００１７】

【数２】

【００１８】となる。ところで、トランジスタ３が接続
されない回路構成の場合のＩＢ２は、

【００１９】

【数３】

【００２０】となる。通常β１，β２は１００程度の値
を有するので、（２）式のＩＢ１の値は（３）式のＩＢ
２の値に対し５０分の１程度となる。従って、図１の回
路構成とすることにより入力バイアス電流を減らすこと
ができ、入力バイアス電流による回路の電気的特性への
影響を減らすことができる。一方、トランジスタ１のコ
レクタ電流は、トランジスタ４により増幅されてコレク
タより出力し、出力端子８より出力電流を得ることがで
きる。トランジスタ４のエミッタ接地電流増幅率をトラ
ンジスタ３と同じくβ２とすると、回路の入力信号電圧
が零であるときの出力電流Ｉ４は、

【００２１】

【数４】

【００２２】となり、Ｉ０にほぼ等しい値となる。この
ことは、トランジスタ４のコレクタに電流値が定電流源
５に等しい定電流源を接続してトランジスタ４のコレク
タ電流との差分を出力端子８から出力する構成にすれば
、入力信号電圧が零のとき出力信号電流を零にする差動
増幅回路への応用が容易であることを意味している。

【００２３】また、増幅率の目安となる入出力端子間の
相互コンダクタンスを、比較してみると、図３で示した
従来回路の相互コンダクタンスｇｍ２は、

【００２４】

【数５】

【００２５】であり、図４でしめした従来回路の相互コ
ンダクタンスｇｍ３は、

【００２６】

【数６】

【００２７】であるのに対して、図１でしめした本発明
の回路の相互コンダクタンスｇｍ１は、

【００２８】

【数７】

【００２９】となる。但し、Ｉ０は定電流源５，１９，
３３の電流値、β１はトランジスタ１，２，１３，１４
，１５，１６，２５，２６のエミッタ接地電流増幅率、
β２はトランジスタ３，４，２７，２８，２９，３０の
エミッタ接地電流増幅率、ｋはボルツマン定数、ｑは電
子の単位電荷量、Ｔは絶対温度である。β１およびβ２
の値は通常１００程度の大きな値であるから、式（５）
，式（６），式（７）におけるβやαを含む係数項の値
は約１となる。従って、ｇｍ１は、ｇｍ３の２倍、ｇｍ
２の４倍の値となる。すなわち図１で示した本発明の回
路は従来の回路と同等以上の相互コンダクタンス値をも
つ。

【００３０】なお、本発明の差動増幅回路を用いた一応
用例について図２を参照しながら説明する。図２の回路
は電圧増幅回路としての動作をするものであり、トラン
ジスタ３７，３８，３９，４０は、図１で示した本発明
の差動増幅回路を構成し、図１におけるトランジスタ１
，２，３，４に相当するものである。トランジスタ４１
，４２，４３はカレントミラー回路を構成しており、ト
ランジスタ４２，４３のコレクタ電流は定電流源４４の
電流値とほぼ等しくなる。トランジスタ４０のコレクタ
とトランジスタ４３のコレクタの接続点である出力端子
４９と差動入力段の一方のトランジスタ３８のベースと
の間に抵抗４５を接続し、さらに、トランジスタ３８の
ベースと入力端子４８との間に抵抗４６を接続している
。トランジスタ３８のベースは出力端子４９に対して逆
相入力端子として働くので負帰還がかかり、入力端子４
７と４８との間の電圧に対して出力端子４９の電圧を平
衡点で安定化させるように動作する。入力端子４８とト
ランジスタ３８のベース間の電圧とトランジスタ３８の
ベースと出力端子４９間の電圧の比は、抵抗４６の抵抗
値と抵抗４５の抵抗値の比と等しくなり、また、トラン
ジスタ３８のベース電圧は入力端子４７の電圧とほぼ等
しくなるように動作するので、入力端子４７と入力端子
４８との間の電圧は、増幅され出力端子４９と入力端子
４８との間の電圧に現れる。入力端子４８を定電圧源に
接続すると非反転型増幅回路、入力端子４７を定電圧源
に接続すると反転型増幅回路として動作する。シリコン
トランジスタにおいてベース・エミッタ間電圧は約０．
６Ｖ、活性状態におけるコレクタ・エミッタ間の最低動
作電圧は約０．２Ｖであるから、入力端子４７と負側電
源端子５１との間の最低動作電圧は約０．８Ｖ、正側電
源端子５０と入力端子４７との間の最低動作電圧は約０
．２Ｖとなり、最低約１Ｖの電源電圧での動作が可能で
ある。

【００３１】

【発明の効果】以上のように本発明は、入力バイアス電
流が少なく、大きな相互コンダクタンスが得られ、１Ｖ
程度の電源電圧範囲まで十分な性能で動作し、しかも、
少ない素子で構成でき、素子どうしのバランス誤差によ
る出力電流の誤差の発生が少ない差動増幅回路を実現さ
せたもので、機器の高性能化に大きく寄与し、また、応
用範囲を低電圧機器にまで拡大しうるものである。

【図面の簡単な説明】

【図１】本発明の差動増幅回路の一例を示す回路図

【図
２】本発明の差動増幅回路の一応用例を示す回路図

【図
３】従来の差動増幅回路の一例を示す回路図

【図４】従
来の差動増幅回路の一例を示す回路図

【符号の説明】

１　　第１のトランジスタ ２　　第２のトランジスタ ３　　第３のトランジスタ ４　　第４のトランジスタ ５　　定電流源 ６，７　　入力端子 ８　　出力端子

Claims (1)

【特許請求の範囲】
1. 【請求項１】エミッタが共通接続されるとともに、それ
   ぞれのベースが別々の入力端子に接続されて、差動増幅
   回路を構成する、第１および第２のトランジスタと、前
   記第２のトランジスタのコレクタにベースが接続された
   第３のトランジスタと、前記第１のトランジスタのコレ
   クタにベースが接続された第４のトランジスタとをそな
   え、前記第３のトランジスタのコレクタが前記第１およ
   び第２のトランジスタのエミッタ共通接続点に接続され
   、前記第４のトランジスタのコレクタが出力端子に接続
   されてなる差動増幅回路。