JPH0432761Y2 - - Google Patents

Info

Publication number
JPH0432761Y2
JPH0432761Y2 JP1985143736U JP14373685U JPH0432761Y2 JP H0432761 Y2 JPH0432761 Y2 JP H0432761Y2 JP 1985143736 U JP1985143736 U JP 1985143736U JP 14373685 U JP14373685 U JP 14373685U JP H0432761 Y2 JPH0432761 Y2 JP H0432761Y2
Authority
JP
Japan
Prior art keywords
pellet
pellet mount
package
lead
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1985143736U
Other languages
Japanese (ja)
Other versions
JPS6251759U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1985143736U priority Critical patent/JPH0432761Y2/ja
Publication of JPS6251759U publication Critical patent/JPS6251759U/ja
Application granted granted Critical
Publication of JPH0432761Y2 publication Critical patent/JPH0432761Y2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、半導体装置用セラミツクパツケー
ジ、特に、超高周波電界効果トランジスタ用のセ
ラミツクパツケージに関する。
[Detailed Description of the Invention] [Industrial Field of Application] The present invention relates to a ceramic package for semiconductor devices, and particularly to a ceramic package for ultra-high frequency field effect transistors.

〔従来の技術〕[Conventional technology]

従来の超高周波電界効果トランジスタ用のセラ
ミツクパツケージの平面図を第2図に示す。図に
おいて、お盆形のセラミツク基体1の凹所底部に
ペレツトマウント用の金属層2が設けられ、ペレ
ツトマウント部2を間において、一対のソース用
リード3a,3bが基体1の側壁を貫通して外部
に引き出されている。なお、ソース用リード3
a,3bは、ケース底面の導電膜およびペレツト
マウント部2の金属層を介して互いに導通状態に
ある。また、ペレツトマウント部2を間におい
て、ソース用リード3a,3bの方向と直角方向
に、ゲートリード4とドレイン用リード5とが互
いに反対方向に引き出されている。
A plan view of a conventional ceramic package for an ultra-high frequency field effect transistor is shown in FIG. In the figure, a metal layer 2 for pellet mounting is provided at the bottom of a recess in a tray-shaped ceramic base 1, and a pair of source leads 3a and 3b penetrate the side wall of the base 1 with the pellet mount 2 in between. and is pulled out to the outside. In addition, source lead 3
a and 3b are electrically connected to each other via the conductive film on the bottom of the case and the metal layer of the pellet mount section 2. Furthermore, a gate lead 4 and a drain lead 5 are drawn out in opposite directions with the pellet mount portion 2 in between, in a direction perpendicular to the direction of the source leads 3a and 3b.

〔考案が解決しようとする問題点〕[Problem that the invention attempts to solve]

上記従来のパツケージにおいては、ペレツトマ
ウント部2に、第3図の平面図に示すような複数
のソース電極7,7,…を有する超高周波電界効
果トランジスタペレツトをマウントし、このペレ
ツトのソース電極7、ゲート電極8、ドレイン電
極9と、対応するリード内端との間をボンデイン
グワイヤで接続するとき、5個のソース電極7,
7,…を2個と3個の2つに分け、一方はソース
用リード3aに、他方はソース用リード3bにそ
れぞれボンデイングワイヤで接続されるのである
が、このように左右に分かれて複数のソース用電
極とリード内端との間のワイヤボンデイングは、
当然ボンデイング作業がやり難いのみならず、ボ
ンデイングワイヤが長くなり、高周波特性に悪影
響を及ぼすことになる。
In the conventional package described above, an ultra high frequency field effect transistor pellet having a plurality of source electrodes 7, 7, . . . as shown in the plan view of FIG. When connecting the electrode 7, gate electrode 8, drain electrode 9 and the corresponding inner end of the lead with a bonding wire, the five source electrodes 7,
7,... are divided into two parts, 2 and 3, and one is connected to the source lead 3a and the other to the source lead 3b with bonding wires. The wire bonding between the source electrode and the inner end of the lead is
Naturally, not only is the bonding work difficult to perform, but the bonding wire becomes long, which adversely affects high frequency characteristics.

〔問題点を解決するための手段〕[Means for solving problems]

本考案によれば、セラミツク基体凹所底面の中
央に金属層からなる半導体ペレツトマウント部を
有し、さらに、ペレツトマウント部を間に置い
て、互いに反対方向に引き出された一対のソース
用リードとこれと直角方向でペレツトマウント部
を間に置いて、ペレツトマウント部と電気的に絶
縁され、互いに反対方向に引き出されたゲートリ
ードおよびドレインリードとを有する半導体装置
用パツケージにおいて、一対のソース用リードを
電気的に導通する端子ランド部をペレツトマウン
ト部と分離して配置し、ペレツトマウント部に固
着される電界効果トランジスタのソース電極と端
子ランドとが接続され、端子ランドとペレツトマ
ウント部が同一平面上に形成される半導体装置用
パツケージが得られる。
According to the present invention, a semiconductor pellet mount made of a metal layer is provided at the center of the bottom surface of a recess in a ceramic base, and a pair of source pellets which are pulled out in opposite directions are provided with the pellet mount in between. A semiconductor device package having a lead and a gate lead and a drain lead which are electrically insulated from the pellet mount part with a pellet mount part therebetween in a direction perpendicular to the leads and which are drawn out in opposite directions. The terminal land part that electrically conducts the source lead of the transistor is placed separately from the pellet mount part, and the source electrode of the field effect transistor fixed to the pellet mount part and the terminal land are connected, and the terminal land and A package for a semiconductor device in which pellet mounting portions are formed on the same plane is obtained.

〔実施例〕〔Example〕

つぎに本考案を実施例により説明する。 Next, the present invention will be explained with reference to examples.

第1図は本考案の一実施例の平面図である。本
例を第2図の従来例と比べると、セラミツク基体
1、ソース用リード3a,3b、ゲートリード
4、ドレイン用リード5は両者同様である。しか
し、本例では、お盆形のセラミツク基体1の底部
中央部において、ペレツトマウント用の金属層2
とゲートリード4との間に、導電膜によりソース
用リード3a,3bと導電接続されている、ソー
ス電極接続用の端子ランド6が設けられている。
FIG. 1 is a plan view of an embodiment of the present invention. Comparing this example with the conventional example shown in FIG. 2, the ceramic substrate 1, source leads 3a and 3b, gate lead 4, and drain lead 5 are the same in both cases. However, in this example, the metal layer 2 for pellet mounting is placed at the center of the bottom of the tray-shaped ceramic base 1.
A terminal land 6 for connecting a source electrode is provided between the gate lead 4 and the gate lead 4, which is conductively connected to the source leads 3a and 3b by a conductive film.

〔考案の効果〕 このような本考案のパツケージのペレツトマウ
ント部2に、第3図に示すペレツトを、そのゲー
ト電極8とドレイン電極9が、ゲートリード4の
内端とドレイン用リード5の内端とにそれぞれ向
い合うようにマウントし、各電極とリード内端と
の間をボンデイングワイヤで接続を行う場合、複
数のソース電極については、それぞれが短いボン
デイングワイヤで端子ランド6に直線的にかつ平
行に接続することができるから、この接続作業は
甚だ容易であり、また、ボンデイングワイヤも短
くて済むので高周波特性に悪影響を及ぼすことが
なくなる。
[Effects of the invention] The pellets shown in FIG. When connecting each electrode and the inner end of the lead with a bonding wire, each of the multiple source electrodes should be connected to the terminal land 6 with a short bonding wire in a straight line. Moreover, since they can be connected in parallel, this connection work is extremely easy, and the bonding wires can be short, so that there is no adverse effect on high frequency characteristics.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案の一実施例における蓋を除いた
平面図、第2図は従来の超高周波電界効果トラン
ジスタ用パツケージのパツケージの蓋を除いた平
面図、第3図は本考案のパツケージに収納される
超高周波電界効果トランジスタペレツトの平面図
である。 1……セラミツク基体、2……ペレツトマウン
ト部(金属層)、3a,3b……ソース用リード、
4……ゲートリード、5……ドレイン用リード、
6……ソース電極用端子ランド、7……ソース電
極、8……ゲート電極、9……ドレイン電極。
Fig. 1 is a plan view of an embodiment of the present invention with the lid removed, Fig. 2 is a plan view of a conventional package for ultra-high frequency field effect transistors with the lid removed, and Fig. 3 is a plan view of the package of the present invention. FIG. 3 is a plan view of a super high frequency field effect transistor pellet to be housed. DESCRIPTION OF SYMBOLS 1... Ceramic base, 2... Pellet mount part (metal layer), 3a, 3b... Lead for source,
4...Gate lead, 5...Drain lead,
6... Terminal land for source electrode, 7... Source electrode, 8... Gate electrode, 9... Drain electrode.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] セラミツク基体凹所底面に金属層からなる半導
体ペレツトマウント部を有し、さらに、前記ペレ
ツトマウント部を間に置いて、互いに反対方向に
引き出された一対のソース用リードとこれと直角
方向で前記ペレツトマウント部を間に置いて、前
記ペレツトマウント部と電気的に絶縁され、互い
に反対方向に引き出されたゲートリードおよびド
レインリードとを有する半導体装置用パツケージ
において、前記一対のソース用リードと電気的に
導通する端子ランド部を前記ペレツトマウント部
と分離して配置し、前記ペレツトマウント部に固
着される電界効果トランジスタのソース電極に前
記端子ランドが接続され、前記端子ランドと前記
ペレツトマウント部が同一平面上に形成されるこ
とを特徴とする半導体装置用パツケージ。
A semiconductor pellet mount made of a metal layer is provided on the bottom surface of the recess in the ceramic base, and a pair of source leads drawn out in opposite directions and a pair of source leads are provided in a direction perpendicular thereto, with the pellet mount placed therebetween. In the package for a semiconductor device, the semiconductor device package has a gate lead and a drain lead that are electrically insulated from the pellet mount part and led out in opposite directions, with the pellet mount part therebetween, A terminal land electrically connected to the pellet mount is arranged separately from the pellet mount, and the terminal land is connected to a source electrode of a field effect transistor fixed to the pellet mount. A package for a semiconductor device, characterized in that pellet mounting portions are formed on the same plane.
JP1985143736U 1985-09-19 1985-09-19 Expired JPH0432761Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1985143736U JPH0432761Y2 (en) 1985-09-19 1985-09-19

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1985143736U JPH0432761Y2 (en) 1985-09-19 1985-09-19

Publications (2)

Publication Number Publication Date
JPS6251759U JPS6251759U (en) 1987-03-31
JPH0432761Y2 true JPH0432761Y2 (en) 1992-08-06

Family

ID=31053690

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1985143736U Expired JPH0432761Y2 (en) 1985-09-19 1985-09-19

Country Status (1)

Country Link
JP (1) JPH0432761Y2 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5036454U (en) * 1973-07-30 1975-04-17

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5036454U (en) * 1973-07-30 1975-04-17

Also Published As

Publication number Publication date
JPS6251759U (en) 1987-03-31

Similar Documents

Publication Publication Date Title
JPH0432761Y2 (en)
JPS6020942Y2 (en) semiconductor equipment
JPH02133942A (en) Ceramic-chip carrier type semiconductor device
JPS59115653U (en) Insulator-encapsulated semiconductor device
JPS6336689Y2 (en)
JPH0414939Y2 (en)
JPH0351977Y2 (en)
JP2587722Y2 (en) Semiconductor device
JPS5826525Y2 (en) semiconductor equipment
JPS6018848Y2 (en) Lead frame for resin molded semiconductor devices
JPH0462942A (en) Semiconductor device
JPS6033441U (en) semiconductor equipment
JPS59132641U (en) Substrate for semiconductor devices
JPS58114054U (en) Optical semiconductor device
JPH03185853A (en) Resin sealed semiconductor device and manufacture thereof
JPH01266753A (en) Semiconductor device module package
JPH0226056A (en) Semiconductor device
JPH0188505U (en)
JPS60125754U (en) semiconductor equipment
JPH04147658A (en) Semiconductor device
JPH0176040U (en)
JPH0497549A (en) Resin-sealed semiconductor device
JPH02101544U (en)
JPH0513624A (en) Semiconductor device
JPS59117156U (en) Insulator-encapsulated semiconductor device