JPH04326535A - Resin-sealed semiconductor device - Google Patents
Resin-sealed semiconductor deviceInfo
- Publication number
- JPH04326535A JPH04326535A JP3125039A JP12503991A JPH04326535A JP H04326535 A JPH04326535 A JP H04326535A JP 3125039 A JP3125039 A JP 3125039A JP 12503991 A JP12503991 A JP 12503991A JP H04326535 A JPH04326535 A JP H04326535A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- electrode
- resin
- lead
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 239000002184 metal Substances 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 238000007789 sealing Methods 0.000 claims description 17
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 238000003825 pressing Methods 0.000 abstract description 3
- 238000004070 electrodeposition Methods 0.000 abstract description 2
- 238000010438 heat treatment Methods 0.000 abstract 1
- 229920005989 resin Polymers 0.000 description 28
- 239000011347 resin Substances 0.000 description 28
- 238000000465 moulding Methods 0.000 description 13
- 238000000034 method Methods 0.000 description 10
- 239000000463 material Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
Description
【０００１】0001
【産業上の利用分野】この発明は、半導体チップ部を樹
脂封止体により封止し、樹脂封止体の側部から複数の外
部リードを出した樹脂封止半導体装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a resin-sealed semiconductor device in which a semiconductor chip portion is sealed with a resin molding body and a plurality of external leads are extended from the sides of the resin molding body.
【０００２】0002
【従来の技術】従来のこの種の半導体装置を図５Ａに示
す。１はＩＣチップなど半導体チップ（以下「チップ」
と称する）で、リードフレームの一部に形成されたダイ
パッド３上にダイボンド材６によりダイボンディングさ
れている。４は複数の内部リード部、５は各内部リード
部から延長されて折曲げられた外部リードである。チッ
プ１の表面周囲側には、図５Ｂのように、複数の電極２
が形成されており、各電極２と対応する各内部リード部
４とをそれぞれ金属細線７でワイヤボンディングしてい
る。この金属細線７は直径２５〜３０μｍのものを用い
ている。この状態から、図５Ａのように、チップ１部を
エポキシ樹脂などでトランスファモールドにより成形さ
れた樹脂封止体（パッケージ）８で封止している。2. Description of the Related Art A conventional semiconductor device of this type is shown in FIG. 5A. 1 is a semiconductor chip such as an IC chip (hereinafter referred to as a "chip")
), and is die-bonded using a die-bonding material 6 onto a die pad 3 formed on a part of the lead frame. 4 is a plurality of internal lead parts, and 5 is an external lead extended from each internal lead part and bent. As shown in FIG. 5B, a plurality of electrodes 2 are provided around the surface of the chip 1.
are formed, and each electrode 2 and each corresponding internal lead portion 4 are wire-bonded using thin metal wires 7, respectively. The thin metal wire 7 used has a diameter of 25 to 30 μm. From this state, as shown in FIG. 5A, a portion of the chip is sealed with a resin sealing body (package) 8 molded with epoxy resin or the like by transfer molding.
【０００３】図５Ｂに示すワイヤボンディングは、次の
ようにしている。ワイヤボンディング装置のキャピラリ
チップ（図示しない）に金属細線７を通し、キャピラリ
チップの下端に出た金属細線７の先端を溶融し球状に形
成する。チップ１上の１００μｍ四角の電極（ボンディ
ングパッド）２に金属細線７の球状部を加圧して押付け
、温度と超音波をかけて金属拡散接合する。つづいて、
キャピラリチップを、金属細線７を繰出しながら内部リ
ード部４上に移動し、金属細線７を押付け、上記と同様
に金属拡散接合する。The wire bonding shown in FIG. 5B is performed as follows. A thin metal wire 7 is passed through a capillary chip (not shown) of a wire bonding device, and the tip of the thin metal wire 7 protruding from the lower end of the capillary chip is melted and formed into a spherical shape. A spherical portion of a thin metal wire 7 is pressed against a 100 μm square electrode (bonding pad) 2 on a chip 1, and heat and ultrasonic waves are applied to perform metal diffusion bonding. Continuing,
The capillary chip is moved onto the internal lead part 4 while drawing out the thin metal wire 7, and the thin metal wire 7 is pressed to perform metal diffusion bonding in the same manner as above.
【０００４】このワイヤボンディングでは、次のような
制約条件がある。（ａ）チップ１上の電極２が周囲側に
あること。（ｂ）チップ１の電極２と内部リード部４と
の間隔は、金属細線４で双方を接続するためには、０．
５ｍｍ以上であること。（ｃ）内部リード部４とダイパ
ッド３の間隔は、絶縁上から０．２ｍｍ以上必要である
こと。（ｄ）内部リード部４に接合するためには、内部
リード４の長さは０．２ｍｍ以上必要であること。[0004] This wire bonding has the following constraints. (a) The electrode 2 on the chip 1 is on the peripheral side. (b) The distance between the electrode 2 of the chip 1 and the internal lead portion 4 must be 0.00 mm in order to connect them with the thin metal wire 4.
Must be 5mm or more. (c) The distance between the internal lead portion 4 and the die pad 3 must be 0.2 mm or more from the insulation point. (d) In order to bond to the internal lead portion 4, the length of the internal lead 4 must be 0.2 mm or more.
【０００５】このことにより、樹脂封止体８の外形は、
封止されているチップ１との間に、少なくとも、内部リ
ード部４のワイヤボンドの広さと相互配線の長さが必要
である。このため、図５の従来装置においては、チップ
１の周囲から０．５ｍｍ以上の間隔にした樹脂封止体８
の外形となる。[0005] As a result, the outer shape of the resin sealing body 8 is as follows.
At least the width of the wire bond of the internal lead portion 4 and the length of interconnection between the chip 1 that is sealed and the internal lead portion 4 are required. For this reason, in the conventional device shown in FIG.
The external shape is .
【０００６】最近のＩＣ装置の高集積化、高機能化によ
り、ＩＣチップなどチップ１は、次第に大きくなる傾向
にあるが、電子機器の小形化、薄形化の要求により、小
形の表面実装の樹脂封止半導体装置が要求されている。
図６に半導体チップ１の大きさの推移と、樹脂封止体８
外形との関係を示す。本図はメモリＩＣの例を示したも
ので、年代とともに、Ａ→Ｂ→Ｃの順に進んでおり、樹
脂封止体８は小形化、チップ１は大形化と相反する方向
にある。Ｃ図に示すように、チップ１と樹脂封止体８外
形との間隔が０．５ｍｍ以下となり、上記従来のワイヤ
ボンディングによる半導体装置では対応できなくなって
いる。[0006] With the recent increase in the integration and functionality of IC devices, chips 1 such as IC chips are gradually becoming larger. However, due to the demand for smaller and thinner electronic devices, small surface mounting There is a demand for resin-encapsulated semiconductor devices. FIG. 6 shows the change in the size of the semiconductor chip 1 and the resin molding body 8.
Shows the relationship with the external shape. This figure shows an example of a memory IC, which progresses in the order of A→B→C over the years, with the resin molding body 8 becoming smaller and the chip 1 becoming larger, which are contradictory directions. As shown in FIG. C, the distance between the chip 1 and the outer shape of the resin molding body 8 is 0.5 mm or less, which cannot be handled by the conventional semiconductor device using wire bonding.
【０００７】上記のように、チップ１の大形化と、樹脂
封止体５の小形への抑制に対処するため、従来、図８に
示す、ＴＡＢ（Ｔａｐｅ ＡｕｔｏｍａｔｅｄＢｏｎｄ
ｉｎｇ）方式によった樹脂封止半導体装置が考案されて
いる。図８Ａは樹脂封止前の平面図で、図８Ｂは完成さ
れた半導体装置の拡大断面図である。１０は絶縁テープ
で、上面に銅はくなどからなる複数のリード１１が配線
されている。チップ１上の周囲側の各電極２に金属バン
プ１２を介し、絶縁テープ１０の各リード１１の内端部
を接続している。この状態のチップ１部を樹脂封止体１
３により封止している。As described above, in order to cope with the increase in the size of the chip 1 and the reduction in the size of the resin molding body 5, conventionally, a TAB (Tape Automated Bond) as shown in FIG.
A resin-sealed semiconductor device using the ing) method has been devised. FIG. 8A is a plan view before resin sealing, and FIG. 8B is an enlarged cross-sectional view of the completed semiconductor device. Reference numeral 10 denotes an insulating tape, and a plurality of leads 11 made of copper foil or the like are wired on the upper surface. The inner end of each lead 11 of the insulating tape 10 is connected to each peripheral electrode 2 on the chip 1 via a metal bump 12. One part of the chip in this state is placed in a resin molding body 1.
It is sealed by 3.
【０００８】図８のＴＡＢ方式の半導体装置に相当する
従来のワイヤボンディング方式の半導体装置を図７Ａ及
びＢに、樹脂封止前の平面図及び完成後の拡大断面図で
示す。リードフレームによるダイパッド３上にチップ１
がダイボンド材６によりダイボンドされ、チップ１上の
周囲側に形成されてある複数の電極２と、対応する内部
リード部４とを、それぞれ金属細線７でワイヤボンディ
ングしている。この状態のチップ１部を内部リード部４
を含めて、樹脂封止体８で封止している。A conventional wire bonding type semiconductor device corresponding to the TAB type semiconductor device of FIG. 8 is shown in FIGS. 7A and 7B as a plan view before resin sealing and an enlarged sectional view after completion. Chip 1 on die pad 3 by lead frame
are die-bonded using a die-bonding material 6, and a plurality of electrodes 2 formed on the peripheral side of the chip 1 and corresponding internal lead portions 4 are wire-bonded using thin metal wires 7, respectively. One part of the chip in this state is connected to the internal lead part 4.
are sealed with a resin sealing body 8.
【０００９】[0009]
【発明が解決しようとする課題】上記のような従来の樹
脂封止半導体装置では、ワイヤボンディング方式による
ものは、チップ１部外周から相当の距離を要した樹脂封
止体の外形となり、小形化を阻害するという問題点があ
った。また、ＴＡＢ方式によるものは、リード１１が銅
はくなどからなり強度が弱く、特別な実装方法が必要で
あり、従来の図７に示す樹脂封止半導体装置とは異なる
実装方法となり、実装に互換性のある樹脂封止半導体装
置とならないという問題点があった。[Problems to be Solved by the Invention] In the conventional resin-sealed semiconductor devices as described above, those using the wire bonding method require the outer shape of the resin-sealed body to be a considerable distance from the outer periphery of the chip, making it difficult to miniaturize the device. There was a problem that it inhibited the In addition, in the TAB method, the leads 11 are made of copper foil, etc., and have low strength, and require a special mounting method, which is a different mounting method from the conventional resin-sealed semiconductor device shown in FIG. There was a problem that compatible resin-sealed semiconductor devices could not be obtained.
【００１０】この発明は、このような問題点を解決する
ためになされたもので、チップ表面の複数の電極と内部
リード部との接続が短時間で容易にでき、チップ部を囲
う樹脂封止体の外形が従来のものより小形になり、チッ
プ上の電極の位置が、従来のように内部リード部との接
続のため周囲側に配するという制約を受けることなく、
所要の位置に配設することができ、チップの内部パター
ンの設計上の自由度が大きくなる樹脂封止半導体装置を
得ることを目的としている。The present invention was made in order to solve these problems, and it is possible to easily connect the plurality of electrodes on the surface of the chip to the internal lead part in a short time, and to use resin sealing that surrounds the chip part. The external shape of the body is smaller than conventional ones, and the position of the electrodes on the chip is no longer constrained by placing them on the periphery to connect with the internal leads as in the past.
The object of the present invention is to obtain a resin-sealed semiconductor device that can be disposed at a desired position and has a greater degree of freedom in designing the internal pattern of the chip.
【００１１】[0011]
【課題を解決するための手段】チップ上の電極位置を周
囲側に制約されることなくチップのパターン上から都合
のよい位置に配し、リードフレームにダイパッドを要せ
ず、絶縁テープの上面に複数条の接続配線を形成し、各
接続配線の両端に導電接続部を表裏に貫通して設け、チ
ップ上の各電極と、対応する各内部リード部とを、上方
に配した絶縁テープの各導電接続部に、それぞれバンプ
を介して接合し、チップ部及び絶縁テープ部を樹脂封止
体により封止し、樹脂封止体の側部から外部リードを出
したものである。[Means for solving the problem] The electrodes on the chip are arranged at convenient positions on the chip pattern without being restricted by the surroundings, and a die pad is not required on the lead frame, and the electrodes are placed on the top surface of the insulating tape. A plurality of connection wirings are formed, conductive connection parts are provided at both ends of each connection wiring to penetrate from the front and back, and each electrode on the chip and each corresponding internal lead part are connected to each of the insulating tapes arranged above. The chip part and the insulating tape part are each connected to the conductive connection part via a bump, and the chip part and the insulating tape part are sealed with a resin sealing body, and the external leads are extended from the side of the resin sealing body.
【００１２】0012
【作用】この発明においては、絶縁テープにより、チッ
プ及び各内部リード部がバンプを介し対応する各導電接
続部に接合され、チップはダイボンディングを要せず、
バンプ接続方法により一度に接合され、製造工程が大幅
に短縮される。ワイヤボンディングによらずバンプ接続
であるので、チップ外周と樹脂封止体の外形との距離が
従来のものより小さくてよく、外形が小さくされる。[Operation] In this invention, the chip and each internal lead portion are bonded to the corresponding conductive connection portions via the bumps using the insulating tape, and the chip does not require die bonding.
The bump connection method allows them to be bonded in one go, which greatly shortens the manufacturing process. Since bump connection is used instead of wire bonding, the distance between the outer periphery of the chip and the outer shape of the resin sealing body can be smaller than in the conventional case, and the outer shape can be made smaller.
【００１３】[0013]
【実施例】図１ないし図４はこの発明による樹脂封止半
導体装置の一実施例を示す。図３Ａにおいて、２１はＩ
Ｃチップなど半導体チップ（以下「チップ」と称する）
で、上面には、短辺方向の中央部位置に、長辺方向に複
数の電極２２が形成されている。各電極２２上には金属
バンプ２３が付着されている。金属バンプ２３には、例
えばはんだ材、金材などを用いる。電極２２部を図３Ｂ
に拡大断面図で示す。２４はチップ２１表面に施された
パッシベーション膜である。DESCRIPTION OF THE PREFERRED EMBODIMENTS FIGS. 1 to 4 show an embodiment of a resin-sealed semiconductor device according to the present invention. In FIG. 3A, 21 is I
Semiconductor chips such as C chips (hereinafter referred to as "chips")
On the top surface, a plurality of electrodes 22 are formed in the long side direction at the central position in the short side direction. A metal bump 23 is attached on each electrode 22 . For the metal bumps 23, for example, a solder material, a metal material, or the like is used. The electrode 22 part is shown in Figure 3B.
This is shown in an enlarged cross-sectional view. 24 is a passivation film applied to the surface of the chip 21.
【００１４】図４Ａはリードフレームの平面図である。
帯状のリードフレーム２５には複数の内部リード部２６
及び外部リード２７が形成され、隣接する各リード間は
タイバー部２８で連結され、また、両側の連結部２９に
連結されている。各内部リード部２６上には、はんだ材
、金材などからなる金属バンプ３０が付着されている。
各内部リード部２６の先端は、従来装置では鎖線で示す
ように、ワイヤボンディングのために延長されていたが
、この発明装置では、実線のように短くされ、各先端は
矢印Ｃ方向に一直線上に揃えられている。また、リード
フレーム２５には、従来必要であったダイパッドは設け
られていない。内部リード部２６を、図４Ｂに断面図で
示す。FIG. 4A is a plan view of the lead frame. A plurality of internal lead portions 26 are provided in the strip-shaped lead frame 25.
and external leads 27 are formed, and each adjacent lead is connected by a tie bar portion 28, and is also connected to connecting portions 29 on both sides. A metal bump 30 made of solder material, metal material, etc. is attached onto each internal lead portion 26. In the conventional device, the tip of each internal lead portion 26 was extended for wire bonding as shown by the chain line, but in the device of the present invention, it is shortened as shown by the solid line, and each tip is aligned in a straight line in the direction of arrow C. are arranged. Further, the lead frame 25 is not provided with a die pad, which is conventionally necessary. Internal lead portion 26 is shown in cross-section in FIG. 4B.
【００１５】図２に絶縁テープを示す。３１は絶縁テー
プで、ポリイミドなどの絶縁材からなる。絶縁テープ３
１には、チップ２１の各電極２２及び各内部リード部２
６に対応する位置に貫通穴（スルーホール）を設け（図
１参照）、これらの貫通穴には金属導電材からなる導電
接続部３３ａ及び３３ｂを表裏貫通して付着している。
これら各導電接続部３３ａと３３ｂとをそれぞれ接続す
るため、絶縁テープ３１表面上に銅はくなどからなる複
数条の接続配線３２が形成されている。FIG. 2 shows an insulating tape. 31 is an insulating tape made of an insulating material such as polyimide. Insulating tape 3
1 includes each electrode 22 of the chip 21 and each internal lead portion 2.
Through holes are provided at positions corresponding to 6 (see FIG. 1), and conductive connecting portions 33a and 33b made of a metal conductive material are attached to these through holes by penetrating the front and back sides. A plurality of connecting wires 32 made of copper foil or the like are formed on the surface of the insulating tape 31 in order to connect these conductive connecting portions 33a and 33b, respectively.
【００１６】上記のように形成されたチップ２１、リー
ドフレーム２５及び絶縁テープ３１を用いたバンプによ
るボンディングを、次に説明する。図２に示すように、
まず、テーブル（図示しない）上にリードフレーム２５
を位置決めし固定する。次に、チップ２１を固定台（図
示しない）上に位置決めし真空吸着などで固定し、リー
ドフレーム２５に対し、水平面位置及び平面上のＸ，Ｙ
軸方向位置と回動位置が所定になるように、固定台をＸ
，Ｙ軸移動及び回動して調整する。こうして、各接続部
の相対関係が補正され、チップ２１上のバンプ２３と、
内部リード部２６のバンプ３０が同一水平面上になるよ
うに高さの位置決めがされる。この状態で、上方から絶
縁テープ３１を下降し、図１に示すように、各導電接続
部３３ａを対応する各バンプ２３上に当て、各導電接続
部３３ｂを対応する各バンプ３０上に当て、加熱された
押付体（図示しない）で上方から接合部全面を押え付け
、各バンプと絶縁テープ３１の各導電接続部が一括して
一度に接合される。Bonding using bumps using the chip 21, lead frame 25, and insulating tape 31 formed as described above will now be described. As shown in Figure 2,
First, place the lead frame 25 on a table (not shown).
Position and fix. Next, the chip 21 is positioned on a fixing table (not shown), fixed by vacuum suction, etc.
Move the fixed base to the X position so that the axial position and rotational position are the same.
, move and rotate on the Y axis to adjust. In this way, the relative relationship of each connection part is corrected, and the bumps 23 on the chip 21 and
The height is determined so that the bumps 30 of the internal lead portion 26 are on the same horizontal plane. In this state, the insulating tape 31 is lowered from above, and as shown in FIG. A heated presser (not shown) presses the entire surface of the bonded portion from above, and each bump and each conductive connection portion of the insulating tape 31 are bonded together at once.
【００１７】こうして、チップ２１部とこれに接続され
た内部リード２６を有するリードフレーム２５及び絶縁
テープ３１とが、樹脂封止金型装置に入れられ、図１に
示すように、樹脂封止体３５の成形により封止される。
つづいて、リードフレーム２５のタイバー２８、連結部
２９がプレスにより切断され、外部リード２７がプレス
加工により折り曲げられ、樹脂封止半導体装置が完成さ
れる。In this way, the chip 21 portion, the lead frame 25 having the internal leads 26 connected thereto, and the insulating tape 31 are placed in a resin molding device, and as shown in FIG. 1, the resin molding body is formed. It is sealed by molding 35. Subsequently, the tie bars 28 and connecting portions 29 of the lead frame 25 are cut by pressing, and the external leads 27 are bent by pressing, thereby completing the resin-sealed semiconductor device.
【００１８】[0018]
【発明の効果】以上のように、この発明によれば、チッ
プの外周と樹脂封止体の外形との距離が小さくでき、外
形が小形化され、また、樹脂封止体が同一外形であれば
、従来に比べ大きいチップが収納でき、しかも、外部リ
ードは従来のワイヤボンド方式の場合と同様な強度が維
持される。また、チップ上の電極位置が従来のように周
囲側に制約されず、中央部に配置でき、この場合はチッ
プ内での電極への配線長さが短縮でき、高速で耐ノイズ
性が向上される。さらに、リードフレームに対しチップ
のダイボンディング工程が省かれ、チップの各電極と各
内部リードの接続が一括して処理され、製造工程が短縮
される。なおまた、リードフレームのダイパッドがなく
、樹脂封止体はダイパッドを省いたチップの収納構造と
なり、熱ストレスによる耐クラック性が向上する。[Effects of the Invention] As described above, according to the present invention, the distance between the outer periphery of the chip and the outer shape of the resin molding body can be reduced, the outer shape can be made smaller, and even if the resin molding body has the same outer shape, For example, a larger chip can be accommodated than in the past, and the strength of the external leads is maintained as in the case of the conventional wire bond method. In addition, the electrode position on the chip is not restricted to the periphery as in the past, but can be placed in the center. In this case, the wiring length to the electrode within the chip can be shortened, resulting in high speed and improved noise resistance. Ru. Furthermore, the process of die bonding the chip to the lead frame is omitted, and the connections between each electrode of the chip and each internal lead are processed at once, thereby shortening the manufacturing process. Furthermore, there is no die pad on the lead frame, and the resin sealing body has a chip housing structure without a die pad, improving crack resistance due to thermal stress.
【図１】この発明による樹脂封止半導体装置の一実施例
を示す断面図である。FIG. 1 is a sectional view showing an embodiment of a resin-sealed semiconductor device according to the present invention.
【図２】図１の装置の樹脂封止前の分解斜視図である。FIG. 2 is an exploded perspective view of the device in FIG. 1 before resin sealing.
【図３】Ａ図は図２の半導体チップの斜視図で、Ｂ図は
Ａ図の電極部の拡大断面図である。FIG. 3 is a perspective view of the semiconductor chip shown in FIG. 2, and FIG. 3 is an enlarged cross-sectional view of the electrode portion of FIG.
【図４】Ａ図は図２のリードフレームの平面図で、Ｂ図
はＡ図のＢ−Ｂ線における断面図である。FIG. 4 is a plan view of the lead frame shown in FIG. 2, and FIG. 4 is a cross-sectional view taken along line BB in FIG.
【図５】Ａ図は従来の樹脂封止半導体装置の一部破断し
て示す斜視図で、Ｂ図はＡ図のワイヤボンディング部の
拡大図である。FIG. 5 is a partially cutaway perspective view of a conventional resin-sealed semiconductor device, and FIG. 5 is an enlarged view of the wire bonding portion of FIG.
【図６】Ａ，Ｂ及びＣ図は半導体チップの大形化に伴う
樹脂封止体の外形の大形変化を順に示す説明図である。FIGS. 6A, 6B, and 6C are explanatory diagrams sequentially showing changes in the external shape of the resin molding body as the size of the semiconductor chip increases; FIGS.
【図７】Ａ及びＢ図は従来のワイヤボンディング方式に
よった樹脂封止半導体装置の他の例を示す樹脂封止前の
平面図及び樹脂封止後の断面図である。FIGS. 7A and 7B are a plan view before resin sealing and a cross-sectional view after resin sealing, showing another example of a resin-sealed semiconductor device using the conventional wire bonding method.
【図８】Ａ及びＢは従来のＴＡＢ方式によった樹脂封止
半導体装置の樹脂封止前の平面図及び樹脂封止後の断面
図である。8A and 8B are a plan view before resin sealing and a cross-sectional view after resin sealing of a resin-sealed semiconductor device according to the conventional TAB method.
２１ 半導体チップ ２２ 電極 ２３ 金属バンプ ２５ リードフレーム ２６ 内部リード部 ２７ 外部リード ３０ 金属バンプ ３１ 絶縁テープ ３２ 接続配線 ３３ａ 一方の導電接続部 ３３ｂ 他方の導電接続部 ３５ 樹脂封止体 21 Semiconductor chip 22 Electrode 23 Metal bump 25 Lead frame 26 Internal lead part 27 External lead 30 Metal bump 31 Insulating tape 32 Connection wiring 33a One conductive connection part 33b Other conductive connection part 35 Resin sealing body
Claims (1)
に複数の電極が配設され、各電極上には金属バンプが付
着された半導体チップと、ダイパッドが省かれ、上記半
導体チップに対する複数の内部リード部と、この内部リ
ード部から延長された外部リードが形成され、各内部リ
ード部の内端が一直線にそろえられ各内端部上に金属バ
ンプが付着されたリードフレームと、上記半導体チップ
の各電極のバンプに対応する複数の一方の導電接続部と
、上記各内部リードのバンプに対応する複数の他方の導
電接続部とが表裏を貫通して設けられ、これら双方の導
電接続部を表面でそれぞれ接続する複数条の接続配線が
形成された絶縁テープとを有し、上記半導体チップが上
記リードフレーム内に配置され、上記電極上面と上記内
部リード部上面が同一水平面にされ、上方から上記絶縁
テープで覆い、各導電接続部を一括して加熱押圧により
対応する各電極及び各内部リード部に上記バンプを介し
接合しており、リードフレームの不要部が除去され、上
記半導体チップ部と内部リード部及び絶縁テープ部を封
止して成形された樹脂封止体を備え、この樹脂封止体の
側部から上記複数の外部リードが出されてなる樹脂封止
半導体装置。1. A plurality of electrodes are disposed on the upper surface at suitable positions according to the internal pattern, and a semiconductor chip with metal bumps attached on each electrode and a die pad are omitted, and a plurality of internal electrodes for the semiconductor chip are provided. A lead frame having a lead portion and external leads extending from the inner lead portion, the inner ends of each inner lead portion being aligned in a straight line, and metal bumps being attached on each inner end portion; A plurality of one conductive connection portions corresponding to the bumps of each electrode and a plurality of other conductive connection portions corresponding to the bumps of each internal lead are provided penetrating the front and back sides, and both conductive connection portions are connected to the front surface. the semiconductor chip is arranged in the lead frame, the upper surface of the electrode and the upper surface of the internal lead part are on the same horizontal plane, and Covered with insulating tape, each conductive connection part is collectively heated and pressed to each corresponding electrode and each internal lead part via the bumps, and unnecessary parts of the lead frame are removed and the semiconductor chip part and internal parts are bonded together. A resin-sealed semiconductor device comprising a resin-sealed body molded by sealing a lead portion and an insulating tape portion, and the plurality of external leads protruding from a side of the resin-sealed body.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3125039A JP2681145B2 (en) | 1991-04-25 | 1991-04-25 | Resin-sealed semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3125039A JP2681145B2 (en) | 1991-04-25 | 1991-04-25 | Resin-sealed semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04326535A true JPH04326535A (en) | 1992-11-16 |
| JP2681145B2 JP2681145B2 (en) | 1997-11-26 |
Family
ID=14900333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3125039A Expired - Fee Related JP2681145B2 (en) | 1991-04-25 | 1991-04-25 | Resin-sealed semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2681145B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6423580B2 (en) * | 2000-08-14 | 2002-07-23 | Samsung Electronics Co., Ltd. | Method for manufacturing a dual chip package |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63185035A (en) * | 1987-01-28 | 1988-07-30 | Oki Electric Ind Co Ltd | Semiconductor device |
| JPH02295144A (en) * | 1989-05-09 | 1990-12-06 | Nec Corp | Integrated circuit |
-
1991
- 1991-04-25 JP JP3125039A patent/JP2681145B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63185035A (en) * | 1987-01-28 | 1988-07-30 | Oki Electric Ind Co Ltd | Semiconductor device |
| JPH02295144A (en) * | 1989-05-09 | 1990-12-06 | Nec Corp | Integrated circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6423580B2 (en) * | 2000-08-14 | 2002-07-23 | Samsung Electronics Co., Ltd. | Method for manufacturing a dual chip package |
| US6566739B2 (en) | 2000-08-14 | 2003-05-20 | Samsung Electronics Co., Ltd. | Dual chip package |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2681145B2 (en) | 1997-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7595551B2 (en) | Semiconductor package for a large die | |
| US5917242A (en) | Combination of semiconductor interconnect | |
| US6124546A (en) | Integrated circuit chip package and method of making the same | |
| US6878570B2 (en) | Thin stacked package and manufacturing method thereof | |
| KR0149798B1 (en) | Semiconductor device and method of manufacture and lead frame | |
| JP2609382B2 (en) | Semiconductor device | |
| JP2738568B2 (en) | Semiconductor chip module | |
| JPH08306853A (en) | Semiconductor device, manufacture thereof and manufacture of lead frame | |
| JPH07321252A (en) | Resin-sealed type semiconductor device | |
| US5569956A (en) | Interposer connecting leadframe and integrated circuit | |
| JPH0455341B2 (en) | ||
| US20110151622A1 (en) | Method of manufacturing semiconductor device | |
| JPH11177007A (en) | Transistor package | |
| JP2681145B2 (en) | Resin-sealed semiconductor device | |
| JPH10335366A (en) | Semiconductor device | |
| JPH07101698B2 (en) | Method for manufacturing resin-sealed semiconductor device | |
| JP3234614B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3454192B2 (en) | Lead frame, resin-sealed semiconductor device using the same, and method of manufacturing the same | |
| JP2954108B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH11260850A (en) | Semiconductor device and its manufacture | |
| JP2001217261A (en) | Semiconductor device and its manufacturing method | |
| JP2698452B2 (en) | Resin-sealed semiconductor device and method of assembling the same | |
| KR100352112B1 (en) | Structure of chip-sized semiconductor package and fabricating method thereof | |
| JPH05218295A (en) | Semiconductor device | |
| JP3358697B2 (en) | Semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070808 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090808 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |