JP2738568B2 - Semiconductor chip module - Google Patents
Semiconductor chip moduleInfo
- Publication number
- JP2738568B2 JP2738568B2 JP1231131A JP23113189A JP2738568B2 JP 2738568 B2 JP2738568 B2 JP 2738568B2 JP 1231131 A JP1231131 A JP 1231131A JP 23113189 A JP23113189 A JP 23113189A JP 2738568 B2 JP2738568 B2 JP 2738568B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- bonding
- pad
- wire
- terminal portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は回路基板に実装して用いる半導体チップモジ
ュールに関する。Description: TECHNICAL FIELD The present invention relates to a semiconductor chip module used by being mounted on a circuit board.
（従来の技術） 半導体チップを回路基板に実装する搭載方法には、パ
ッケージ方式とベアチップ方式があり、半導体チップの
接続方法にはワイヤボンディング方法とバンプ方式があ
る。(Prior Art) A mounting method for mounting a semiconductor chip on a circuit board includes a package method and a bare chip method, and a method for connecting semiconductor chips includes a wire bonding method and a bump method.
前記のパッケージ方式は、半導体チップをパッケージ
に収納してパッケージごと回路基板に実装するもので、
ベアチップ方式は、回路基板にベアチップを搭載し、ワ
イヤボンディング方式により接続するかあるいはバンプ
方式によって接続搭載するものである。In the package method, the semiconductor chip is housed in a package and mounted together with the package on a circuit board.
In the bare chip method, a bare chip is mounted on a circuit board and connected by a wire bonding method or connected and mounted by a bump method.
バンプ方式では、半導体チップにあらかじめ接続用の
バンプを形成しておき、半導体チップを加圧、加熱して
回路基板に接続する（フリップチップ法）。半導体チッ
プを搭載した後は、接続部分、露出部分を樹脂によって
封止する。In the bump method, bumps for connection are formed on a semiconductor chip in advance, and the semiconductor chip is pressed and heated to be connected to a circuit board (flip chip method). After mounting the semiconductor chip, the connection portion and the exposed portion are sealed with resin.
このフリップチップ法の場合は、半導体チップの面積
内で接続できるから、パッケージ方式とくらべてかなり
実装密度を高めることができ、また接続する際ボンディ
ングワイヤを用いないから、ボンディングワイヤが交錯
したりすることがない等の利点を有する。In the case of the flip-chip method, since the connection can be made within the area of the semiconductor chip, the mounting density can be considerably increased as compared with the package method, and since bonding wires are not used at the time of connection, bonding wires are crossed. It has the advantage that there is no such thing.
（発明が解決しようとする課題） しかしながら、上記のフリップチップ法による場合は
半導体チップ上に接続用のバンプをつくる必要があり、
半導体チップの製造コストが高くなること、実装用の基
板に接続する際に半導体チップを加圧、加熱するための
熱応力疲労によって半導体チップのパッド等の接続部が
劣化しやすいこと、ベアチップの状態で接続するため耐
環境性に劣り半導体装置の信頼性が劣ること、熱放射性
能が劣ること等の問題点がある。(Problems to be Solved by the Invention) However, in the case of the above-described flip-chip method, it is necessary to form connection bumps on the semiconductor chip,
The manufacturing cost of the semiconductor chip is high, the connection part such as the pad of the semiconductor chip is easily deteriorated by thermal stress fatigue for pressurizing and heating the semiconductor chip when connecting to the mounting board, and the state of the bare chip Therefore, there are problems such as poor environmental resistance, poor reliability of the semiconductor device, and poor heat radiation performance.
そこで、本発明は上記問題点を解消すべくなされたも
のであり、その目的とするところは、回路基板に対して
上記フリップチップ法と同程度の高密度実装ができると
共に、耐環境性に優れ、取り扱いが容易な半導体チップ
モジュールを提供しようとするものである。Therefore, the present invention has been made to solve the above-mentioned problems, and an object of the present invention is to achieve high-density mounting on a circuit board at the same level as the flip-chip method and excellent environmental resistance. Another object of the present invention is to provide a semiconductor chip module that is easy to handle.
（課題を解決するための手段） 本発明は上記目的を達成するため次の構成をそなえ
る。(Means for Solving the Problems) The present invention has the following configuration to achieve the above object.
すなわち、ワイヤボンディング用のパッドが形成され
た半導体チップの面が樹脂封止され、該パッドにボンデ
ィングされたボンディングワイヤの他端に形成された外
部接続用の端子部が、ボンディングワイヤよりも大径の
ほぼ半球状に形成され、かつ該端子部の円形状の面が封
止樹脂の表面と同一平面に露出していることを特徴とし
ている。That is, the surface of the semiconductor chip on which the pad for wire bonding is formed is resin-sealed, and the terminal for external connection formed on the other end of the bonding wire bonded to the pad has a larger diameter than the bonding wire. And the circular surface of the terminal portion is exposed on the same plane as the surface of the sealing resin.
また本発明によれば、ワイヤボンディング用のパッド
と該パッドの近傍に形成されたボンディング支持部とを
有する半導体チップの面が樹脂封止され、前記パッドと
ボンディング支持部との間に亙って弧状にボンディング
されたボンディングワイヤの頂部が、所要の範囲に亙っ
て研摩されて外部接続用の端子部に形成され、かつ該端
子部の研摩面が前記封止樹脂の表面と同一平面に露出し
ていることを特徴としている。Further, according to the present invention, the surface of the semiconductor chip having the pad for wire bonding and the bonding support formed near the pad is resin-sealed, and the area between the pad and the bonding support is extended. A top portion of the bonding wire bonded in an arc shape is polished over a required range to form a terminal portion for external connection, and a polished surface of the terminal portion is exposed on the same plane as the surface of the sealing resin. It is characterized by doing.
さらに本発明によれば、ワイヤボンディング用のパッ
ドが形成された半導体チップの面が樹脂封止され、該パ
ッドにボンディングされたボンディングワイヤが弧状に
引き出されて他端が前記封止樹脂の側面に露出すると共
に、弧状に引き出されたボンディングワイヤの頂部が所
要の範囲に亙って研摩されて外部接続用の端子部に形成
され、かつ該端子部の研摩面が前記封止樹脂の表面と同
一平面に露出していることを特徴としている。Furthermore, according to the present invention, the surface of the semiconductor chip on which the pad for wire bonding is formed is resin-sealed, the bonding wire bonded to the pad is drawn out in an arc shape, and the other end is formed on the side surface of the sealing resin. The top of the bonding wire that is exposed and pulled out in an arc shape is polished over a required range to form a terminal portion for external connection, and the polished surface of the terminal portion is the same as the surface of the sealing resin. It is characterized by being exposed to a flat surface.
上記各端子部に外部接続用のバンプを形成することが
できる。An external connection bump can be formed on each of the terminal portions.
（作用） 半導体チップモジュールは、封止樹脂の外面に設けら
れる端子部を介して、回路基板等に実装される。端子部
は半導体チップのパッドに接続しているから、これによ
って半導体チップと回路基板とが電気的に接続される。
端子部にバンプを形成した場合は、バンプを介して回路
基板等に接続する。(Operation) The semiconductor chip module is mounted on a circuit board or the like via a terminal portion provided on the outer surface of the sealing resin. Since the terminal portion is connected to the pad of the semiconductor chip, the semiconductor chip and the circuit board are electrically connected by this.
When a bump is formed on the terminal portion, it is connected to a circuit board or the like via the bump.
（実施例） 以下本発明の好適な実施例を添付図面に基づいて詳細
に説明する。Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
〔第１実施例〕 第１図は本発明に係る半導体チップモジュールの第１
の実施例を示す断面図である。図で10は半導体チップ、
12は半導体チップを封止する封止樹脂、14は半導体チッ
プ10に設けたパッドである。FIG. 1 shows a first embodiment of a semiconductor chip module according to the present invention.
It is sectional drawing which shows Example of (a). In the figure, 10 is a semiconductor chip,
12 is a sealing resin for sealing the semiconductor chip, and 14 is a pad provided on the semiconductor chip 10.
16はワイヤボンディング法によってパッド14上に立ち
上がり形状に形成した導体部で、18は導体部16の上端面
に形成したバンプである。導体部16の上端面は封止樹脂
12の外面に露出し、バンプ18は導体部16の端面から盛り
上がる。Reference numeral 16 denotes a conductor portion formed in a rising shape on the pad 14 by a wire bonding method, and reference numeral 18 denotes a bump formed on the upper end surface of the conductor portion 16. The upper end surface of the conductor 16 is a sealing resin
The bump 18 is exposed on the outer surface of the conductor 12 and rises from the end face of the conductor 16.
第２図（ａ）〜（ｄ）は上記実施例の半導体チップモ
ジュールの製造方法例を示す。2 (a) to 2 (d) show an example of a method of manufacturing the semiconductor chip module of the above embodiment.
第２図（ａ）は半導体チップ10上に導体部16を形成す
る状態を示す。図で20はボンディングワイヤ、22はワイ
ヤボンディングで用いられるキャピラリである。導体部
16はボールボンディング法によって形成するもので、半
導体チップ12のパッド14にボンディングワイヤ20を溶着
してボール付けした後、わずか上方に引き上げて切断す
る。この切断の際は、ボンディングワイヤ20をボール状
にして溶断する（第２図（ｂ））。FIG. 2A shows a state in which the conductor 16 is formed on the semiconductor chip 10. In the figure, 20 is a bonding wire, and 22 is a capillary used for wire bonding. Conductor
Numeral 16 is formed by a ball bonding method. After a bonding wire 20 is welded to the pad 14 of the semiconductor chip 12 and ball-adhered, it is pulled up slightly and cut. At the time of this cutting, the bonding wire 20 is made into a ball shape and blown (FIG. 2B).
次いで、第２図（ｃ）に示すように、半導体チップ10
および導体部16全体を樹脂封止する。導体部16は封止樹
脂12によってその上端まで被覆する。Next, as shown in FIG.
In addition, the entire conductor 16 is sealed with resin. The conductor 16 is covered with the sealing resin 12 up to its upper end.
次に、封止樹脂12の外面で導体部16が設けられた側の
表面を研磨して、導体部16のボール状の部位がほぼ半球
状となるようにして封止樹脂12から露出させる。第３図
（ａ）は研磨によって導体部16の半球状部分の表面を露
出させた状態を示す。第３図（ｂ）は研磨後の導体部16
の平面図である。導体部16は円形状に封止樹脂12上に露
出する。Next, the outer surface of the sealing resin 12 on the side where the conductor portion 16 is provided is polished so that the ball-shaped portion of the conductor portion 16 becomes substantially hemispherical and is exposed from the sealing resin 12. FIG. 3A shows a state in which the surface of the hemispherical portion of the conductor 16 is exposed by polishing. FIG. 3 (b) shows the conductor 16 after polishing.
FIG. The conductor portion 16 is exposed on the sealing resin 12 in a circular shape.
次に、導体部16の露出面にバンプ18を形成する。バン
プ18ははんだめっきによる方法、導電ペーストを印刷、
塗布する方法、導電性接着剤を塗布する方法等によって
形成することができる。Next, bumps 18 are formed on the exposed surfaces of the conductors 16. The bump 18 is printed by solder plating, conductive paste,
It can be formed by a method of applying, a method of applying a conductive adhesive, or the like.
こうして、第１図に示す半導体チップモジュールが得
られる。Thus, the semiconductor chip module shown in FIG. 1 is obtained.
なお、ボールボンディングによってパッドのボール付
け部分がある程度大きく形成できる場合はこのボール付
け部分のみを形成するだけでもよい。If the ball-attached portion of the pad can be formed to a certain extent by ball bonding, only the ball-attached portion may be formed.
上述した実施例では半導体チップ10全体を樹脂封止し
たが、第４図および第５図に示すように、基材24に半導
体チップ10の下面を接合して樹脂封止してもよい。基材
24としては放熱性の高い金属板を用いたり、セラミック
を用いることができ、さらに放熱フィンを取り付けるこ
とにより熱放射性を高めることができる。In the embodiment described above, the entire semiconductor chip 10 is sealed with resin. However, as shown in FIGS. 4 and 5, the lower surface of the semiconductor chip 10 may be joined to the base material 24 and sealed with resin. Base material
As the 24, a metal plate having a high heat dissipation property or ceramic can be used, and the heat radiation property can be enhanced by attaching a heat dissipation fin.
〔第２実施例〕 第６図は半導体チップモジュール他の実施例の製造方
法を示す説明図である。[Second Embodiment] FIG. 6 is an explanatory view showing a method of manufacturing a semiconductor chip module according to another embodiment.
この実施例においてもワイヤボンディング法によって
製造するが、第６図（ａ）はワイヤボンディングする前
の半導体チップ10を示す平面図である。14は半導体チッ
プ10上に設けたパッド、14aはダミーパッドである。こ
こでパッド14は信号線路としての接続部であるが、ダミ
ーパッド14aはパッド14との間でワイヤボンディングす
るためのボンディング支持部として用いるものである。
図のように、パッド14とダミーパッド14aと所定間隔を
おいて向かい合わせに位置する。Although this embodiment is also manufactured by the wire bonding method, FIG. 6A is a plan view showing the semiconductor chip 10 before wire bonding. 14 is a pad provided on the semiconductor chip 10, and 14a is a dummy pad. Here, the pad 14 is a connection portion as a signal line, and the dummy pad 14a is used as a bonding support portion for performing wire bonding with the pad 14.
As shown in the figure, the pad 14 and the dummy pad 14a are located facing each other with a predetermined interval.
次いで、第６図（ｂ）に示すように、向かい合ったパ
ッド14とダミーパッド14aとの間をボンディングワイヤ2
0で接続する。パッド14とパッド14aとを接続する際は通
常のワイヤボンディング法によればよい。ただし、この
場合ボンディングワイヤ20の円弧状の高さを均等に揃え
るようにワイヤボンディングする。Next, as shown in FIG. 6B, a bonding wire 2 is placed between the facing pad 14 and the dummy pad 14a.
Connect with 0. When connecting the pad 14 and the pad 14a, a normal wire bonding method may be used. However, in this case, wire bonding is performed so that the arc-shaped heights of the bonding wires 20 are evenly arranged.
次に、半導体チップ10およびボンディングワイヤ20全
体を樹脂封止する（第６図（ｃ））。Next, the entire semiconductor chip 10 and the bonding wires 20 are sealed with resin (FIG. 6C).
次いで、封止樹脂12を研磨して、封止樹脂12の外面に
ボンディングワイヤ20を一部分露出させる。第７図
（ａ）に示すように研磨工程は、封止樹脂12とともにボ
ンディングワイヤ20を部分的に研削することによってボ
ンディングワイヤ20の円弧状部の一部を外部に露出させ
るものである。第７図（ｂ）は研削によってボンディン
グワイヤ20が露出した状態を示す平面図である。Next, the sealing resin 12 is polished to partially expose the bonding wires 20 on the outer surface of the sealing resin 12. As shown in FIG. 7A, in the polishing step, a part of the arc-shaped portion of the bonding wire 20 is exposed to the outside by partially grinding the bonding wire 20 together with the sealing resin 12. FIG. 7B is a plan view showing a state where the bonding wire 20 is exposed by grinding.
次に、ボンディングワイヤ20の露出部分に前述した第
１実施例と同様な方法によってバンプ18を形成する（第
６図（ｄ））。Next, bumps 18 are formed on the exposed portions of the bonding wires 20 in the same manner as in the first embodiment (FIG. 6D).
こうして、半導体チップ10のパッド14と導通をとった
外部接続用の端子部が封止樹脂外面に形成された半導体
チップモジュールが得られる。In this manner, a semiconductor chip module in which a terminal portion for external connection which is electrically connected to the pad 14 of the semiconductor chip 10 is formed on the outer surface of the sealing resin is obtained.
なお、上記製造工程においてはボンディングワイヤ20
を研削するから、研削しやすいようにやや太径のボンデ
ィングワイヤを用いるのがよい。また、バンプ18を形成
する際には、封止樹脂12の表面にレジストパターンを形
成してバンプ18の位置を正確に位置決めするようにして
もよい。In the above manufacturing process, the bonding wire 20
Therefore, it is preferable to use a bonding wire having a slightly larger diameter so as to facilitate the grinding. When the bumps 18 are formed, a resist pattern may be formed on the surface of the sealing resin 12 to accurately position the bumps 18.
〔第３実施例〕 第８図は半導体チップモジュールのさらに他の実施例
の製造方法を示す説明図である。Third Embodiment FIG. 8 is an explanatory view showing a method of manufacturing a semiconductor chip module according to still another embodiment.
この実施例においても、上記例と同様にワイヤボンデ
ィング法を利用して製造する。Also in this embodiment, the semiconductor device is manufactured by using the wire bonding method as in the above-described embodiment.
第８図で、30は半導体チップ10を接合するダイボンデ
ィング部であり、30aはダイボンディング部30の周囲に
配置されダイボンディング部30と一体に形成されたダミ
ーの支持体である。このダミーの支持体30aのボンディ
ング部には、ボンディングワイヤのボンディング性を確
実にするため、あらかじめ平滑処理や金めっき等の表面
処理を施しておくとよい。In FIG. 8, reference numeral 30 denotes a die bonding portion for bonding the semiconductor chip 10, and reference numeral 30a denotes a dummy support disposed around the die bonding portion 30 and formed integrally with the die bonding portion 30. The bonding portion of the dummy support 30a may be preliminarily subjected to a surface treatment such as a smoothing process or gold plating in order to ensure the bonding property of the bonding wire.
第８図（ａ）は半導体チップ10を支持体30上に接合し
た後、半導体チップ10のパッド14とダミーの支持体30a
間をワイヤボンディングし、樹脂封止した状態を示す。FIG. 8A shows that after bonding the semiconductor chip 10 on the support 30, the pads 14 of the semiconductor chip 10 and the dummy support 30 a
This shows a state in which wire bonding is performed between the spaces and resin sealing is performed.
第８図（ｂ）は上記のようにして樹脂封止したものに
対して、半導体チップ10の搭載部分を残してＣ−Ｃ線、
Ｄ−Ｄ線から外側部分を除去した後、封止樹脂12を研磨
して上記例と同様にボンディングワイヤ20を露出させて
バンプ18を設けたものである。FIG. 8 (b) shows a line CC of the resin-sealed one except for the mounting part of the semiconductor chip 10 as described above.
After removing the outer portion from the DD line, the sealing resin 12 is polished to expose the bonding wires 20 and provide the bumps 18 in the same manner as in the above example.
この実施例ではダミーの支持体30aを利用することに
よって上記第２実施例とは異なり、半導体チップ10上に
ダミーのパッド14aを設けることなく製造することがで
きる。また、この実施例の方法では従来と同様のワイヤ
ボンディング法が適用できるという利点がある。なお、
支持体30、ダミーの支持体30aとしては金属板、金属箔
を接合したフィルム等が利用できる。In this embodiment, by using the dummy support 30a, unlike the second embodiment, the semiconductor chip 10 can be manufactured without providing the dummy pads 14a. Further, the method of this embodiment has an advantage that a wire bonding method similar to the conventional one can be applied. In addition,
As the support 30 and the dummy support 30a, a metal plate, a film in which a metal foil is bonded, or the like can be used.
以上各実施例について説明したが、上記各実施例の半
導体チップモジュールは以下のような顕著な特徴を有す
る。すなわち 上記半導体チップモジュールのサイズは半導体チッ
プよりも若干大きいのみであり、また外部接続用の端子
部を外面に有しているからフリップチチップ法によって
容易に実装でき、高密度実装が可能である。Although the embodiments have been described above, the semiconductor chip modules of the embodiments have the following remarkable features. That is, the size of the semiconductor chip module is only slightly larger than that of the semiconductor chip, and since it has external connection terminals on its outer surface, it can be easily mounted by the flip-chip method, and high-density mounting is possible. .
半導体チップが樹脂封止されることによってプラス
チックパッケージと同等の耐環境性が得られ、装置とし
ての信頼性を向上させることができる。By encapsulating the semiconductor chip with resin, environmental resistance equivalent to that of a plastic package can be obtained, and the reliability of the device can be improved.
端子部と半導体チップとの間に封止樹脂が介在し、
またバンプとパッド間に導体部が介在することによっ
て、これらが緩衝材として作用し実装した際にパッド部
へ応力が集中することを緩和することができる。これに
よって、長寿命化が図れる。A sealing resin is interposed between the terminal and the semiconductor chip,
In addition, since the conductor portion is interposed between the bump and the pad, the conductor portion acts as a cushioning material, so that concentration of stress on the pad portion when mounting can be reduced. As a result, the life can be extended.
半導体チップ上の全範囲がパッド等の信号接続部と
して使用できるから、リードフレーム等を用いた場合と
くらべて多ピン化が可能となる。Since the entire range on the semiconductor chip can be used as a signal connection portion such as a pad, the number of pins can be increased as compared with the case where a lead frame or the like is used.
高い技術的完成度にあるワイヤボンディング法が有
効に利用でき、確実に製造できるとともに製造コストを
抑えることができる。The wire bonding method having a high degree of technical perfection can be effectively used, and the production can be surely performed and the production cost can be reduced.
半導体チップに放熱体を付設することが容易にで
き、半導体チップの熱放散性を容易に向上させることが
できる。A heat radiator can be easily attached to the semiconductor chip, and the heat dissipation of the semiconductor chip can be easily improved.
なお、外部接続用の端子部はかならずしも封止樹脂12
の外面から突出させる必要はなく、第９図に示すように
ソケット等を介して実装することもできる。図で、32は
実装用の回路基板、34はコネクタ、36はコネクタの接点
部である。Note that the external connection terminals are not necessarily
It is not necessary to protrude from the outer surface of the device, and it can be mounted via a socket or the like as shown in FIG. In the figure, 32 is a circuit board for mounting, 34 is a connector, and 36 is a contact portion of the connector.
以上、本発明について好適な実施例を挙げて種々説明
したが、本発明はこの実施例に限定されるものではな
く。種々のタイプの半導体チップモジュールに同様に適
用できるものであって、発明の精神を逸脱しない範囲内
で多くの改変を施し得るのはもちろんのことである。As described above, the present invention has been described variously with reference to the preferred embodiments, but the present invention is not limited to these embodiments. The present invention can be similarly applied to various types of semiconductor chip modules, and many modifications can be made without departing from the spirit of the invention.
（発明の効果） 請求項１によれば、端子部が、ボンディングワイヤよ
りも大径のほぼ半球状に形成されているから、端子部の
面積がボンディングワイヤの断面積よりも大きくなり、
回路基板等への接続が確実に行える。(Effect of the Invention) According to the first aspect, since the terminal portion is formed in a substantially hemispherical shape having a larger diameter than the bonding wire, the area of the terminal portion becomes larger than the cross-sectional area of the bonding wire.
Connection to a circuit board or the like can be reliably performed.
請求項２によれば、弧状にボンディングされたボンデ
ィングワイヤの頂部が所要の範囲に亙って研摩されて外
部接続用の端子部に形成されているから、端子部の面積
をボンディングワイヤの断面積よりも大きくすることが
可能となり、回路基板等への接続が確実に行える。According to the second aspect of the present invention, since the top of the bonding wire bonded in an arc shape is polished over a required range to form a terminal portion for external connection, the area of the terminal portion is reduced by the sectional area of the bonding wire. The connection to a circuit board or the like can be reliably performed.
請求項３によれば、やはり端子部の面積をボンディン
グワイヤの断面積より大きくすることが可能となると共
に、ボンディングワイヤの他端が封止樹脂の側面に露出
することから、半導体チップモジュールを回路基板等へ
実装した後に、ワイヤの露出部を導通検査用の検査端子
として利用することができる。According to the third aspect, the area of the terminal portion can be made larger than the cross-sectional area of the bonding wire, and the other end of the bonding wire is exposed on the side surface of the sealing resin. After mounting on a substrate or the like, the exposed portions of the wires can be used as inspection terminals for continuity inspection.
請求項４によればバンプを用いて回路基板等への実装
することが可能となる。According to the fourth aspect, mounting on a circuit board or the like using bumps becomes possible.
第１図は本発明に係る半導体チップモジュールの第１の
実施例を示す断面図、第２図、第３図はその製造方法を
示す説明図、第４図、第５図は第１実施例の変形例を示
す断面図、第６図および第７図は第２実施例の製造方法
を示す説明図、第８図は第３実施例の製造方法を示す説
明図、第９図は実装例を示す説明図である。 10……半導体チップ、12……封止樹脂、14……パッド、
14a……ダミーパッド、16……導体部、18……バンプ、2
0……ボンディングワイヤ、22……キャピラリ、24……
基材、30……ダイボンディング部、30a……ダミーの支
持体、32……回路基板、34……コネクタ、36……接点
部。FIG. 1 is a sectional view showing a first embodiment of a semiconductor chip module according to the present invention, FIGS. 2 and 3 are explanatory views showing a manufacturing method thereof, and FIGS. 4 and 5 are first embodiments. 6 and 7 are explanatory views showing the manufacturing method of the second embodiment, FIG. 8 is an explanatory view showing the manufacturing method of the third embodiment, and FIG. 9 is a mounting example. FIG. 10 ... semiconductor chip, 12 ... sealing resin, 14 ... pad,
14a: Dummy pad, 16: Conductor, 18: Bump, 2
0 ... bonding wire, 22 ... capillary, 24 ...
Base material, 30: die bonding portion, 30a: dummy support, 32: circuit board, 34: connector, 36: contact portion.
Claims (4)
た半導体チップの面が樹脂封止され、 該パッドにボンディングされたボンディングワイヤの他
端に形成された外部接続用の端子部が、ボンディングワ
イヤよりも大径のほぼ半球状に形成され、かつ該端子部
の円形状の面が封止樹脂の表面と同一平面に露出してい
ることを特徴とする半導体チップモジュール。The surface of a semiconductor chip on which a pad for wire bonding is formed is resin-sealed, and a terminal portion for external connection formed at the other end of the bonding wire bonded to the pad is formed of a bonding wire. A semiconductor chip module, wherein the semiconductor chip module is formed in a substantially hemispherical shape with a large diameter, and the circular surface of the terminal portion is exposed on the same plane as the surface of the sealing resin.
の近傍に形成されたボンディング支持部とを有する半導
体チップの面が樹脂封止され、 前記パッドとボンディング支持部との間に亙って弧状に
ボンディングされたボンディングワイヤの頂部が、所要
の範囲に亙って研摩されて外部接続用の端子部に形成さ
れ、かつ該端子部の研摩面が前記封止樹脂の表面と同一
平面に露出していることを特徴とする半導体チップモジ
ュール。2. A semiconductor chip having a wire bonding pad and a bonding support formed in the vicinity of the pad is resin-sealed, and an arc is formed between the pad and the bonding support. The top portion of the bonded bonding wire is polished over a required range to form a terminal portion for external connection, and the polished surface of the terminal portion is exposed on the same plane as the surface of the sealing resin. A semiconductor chip module.
た半導体チップの面が樹脂封止され、 該パッドにボンディングされたボンディングワイヤが弧
状に引き出されて他端が前記封止樹脂の側面に露出する
と共に、弧状に引き出されたボンディングワイヤの頂部
が所要の範囲に亙って研摩されて外部接続用の端子部に
形成され、かつ該端子部の研摩面が前記封止樹脂の表面
と同一平面に露出していることを特徴とする半導体チッ
プモジュール。3. A surface of a semiconductor chip on which a pad for wire bonding is formed is sealed with a resin, a bonding wire bonded to the pad is drawn out in an arc shape, and the other end is exposed on a side surface of the sealing resin. At the same time, the top of the bonding wire drawn out in an arc shape is polished over a required range to form a terminal portion for external connection, and the polished surface of the terminal portion is flush with the surface of the sealing resin. A semiconductor chip module which is exposed.
請求項１、２または３記載の半導体チップモジュール。4. The semiconductor chip module according to claim 1, wherein a bump for external connection is formed on the terminal portion.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1231131A JP2738568B2 (en) | 1989-09-06 | 1989-09-06 | Semiconductor chip module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1231131A JP2738568B2 (en) | 1989-09-06 | 1989-09-06 | Semiconductor chip module |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0394438A JPH0394438A (en) | 1991-04-19 |
| JP2738568B2 true JP2738568B2 (en) | 1998-04-08 |
Family
ID=16918773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1231131A Expired - Lifetime JP2738568B2 (en) | 1989-09-06 | 1989-09-06 | Semiconductor chip module |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2738568B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8125070B2 (en) | 2007-12-18 | 2012-02-28 | Micronas Gmbh | Semiconductor component |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6165819A (en) * | 1992-10-20 | 2000-12-26 | Fujitsu Limited | Semiconductor device, method of producing semiconductor device and semiconductor device mounting structure |
| JP2934357B2 (en) * | 1992-10-20 | 1999-08-16 | 富士通株式会社 | Semiconductor device |
| US6084309A (en) * | 1992-10-20 | 2000-07-04 | Fujitsu Limited | Semiconductor device and semiconductor device mounting structure |
| JP3258764B2 (en) * | 1993-06-01 | 2002-02-18 | 三菱電機株式会社 | Method for manufacturing resin-encapsulated semiconductor device, external lead-out electrode and method for manufacturing the same |
| KR100386061B1 (en) * | 1995-10-24 | 2003-08-21 | 오끼 덴끼 고오교 가부시끼가이샤 | Semiconductor device and lead frame with improved construction to prevent cracking |
| SG45122A1 (en) * | 1995-10-28 | 1998-01-16 | Inst Of Microelectronics | Low cost and highly reliable chip-sized package |
| US6376921B1 (en) | 1995-11-08 | 2002-04-23 | Fujitsu Limited | Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame |
| US6159770A (en) * | 1995-11-08 | 2000-12-12 | Fujitsu Limited | Method and apparatus for fabricating semiconductor device |
| US6072239A (en) * | 1995-11-08 | 2000-06-06 | Fujitsu Limited | Device having resin package with projections |
| US6329711B1 (en) * | 1995-11-08 | 2001-12-11 | Fujitsu Limited | Semiconductor device and mounting structure |
| FR2768262B1 (en) * | 1997-09-05 | 2000-07-13 | Matra Marconi Space France | INTEGRATED MICROCIRCUIT HOUSING AND INTEGRATED MICROCIRCUIT MOUNTING METHOD |
| JP2978861B2 (en) | 1997-10-28 | 1999-11-15 | 九州日本電気株式会社 | Molded BGA type semiconductor device and manufacturing method thereof |
| US6586845B1 (en) | 1998-10-28 | 2003-07-01 | Shinko Electric Industries Co., Ltd. | Semiconductor device module and a part thereof |
| FR2787241B1 (en) * | 1998-12-14 | 2003-01-31 | Ela Medical Sa | COATED CMS MICROELECTRONIC COMPONENT, PARTICULARLY FOR AN ACTIVE IMPLANTABLE MEDICAL DEVICE, AND MANUFACTURING METHOD THEREOF |
| JP5333337B2 (en) * | 1999-08-12 | 2013-11-06 | 富士通セミコンダクター株式会社 | Manufacturing method of semiconductor device |
| JP4526651B2 (en) * | 1999-08-12 | 2010-08-18 | 富士通セミコンダクター株式会社 | Semiconductor device |
| JP2001144204A (en) * | 1999-11-16 | 2001-05-25 | Nec Corp | Semiconductor device and manufacture thereof |
| DE10149689A1 (en) | 2001-10-09 | 2003-04-10 | Philips Corp Intellectual Pty | Electrical/electronic component has lateral, rear cover materials at least partly of electrically conductive material and/or of electrically conductive material in layers but in connected manner |
| JP4523022B2 (en) * | 2007-07-27 | 2010-08-11 | 新光電気工業株式会社 | Manufacturing method of semiconductor device |
| US8450151B1 (en) * | 2011-11-22 | 2013-05-28 | Texas Instruments Incorporated | Micro surface mount device packaging |
| US8946757B2 (en) * | 2012-02-17 | 2015-02-03 | Invensas Corporation | Heat spreading substrate with embedded interconnects |
| JP6432280B2 (en) * | 2014-10-24 | 2018-12-05 | 日亜化学工業株式会社 | Method for manufacturing light emitting device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6437038A (en) * | 1987-07-31 | 1989-02-07 | Tanaka Electronics Ind | Junction of semiconductor materials |
| JPH01130530U (en) * | 1988-03-02 | 1989-09-05 |
-
1989
- 1989-09-06 JP JP1231131A patent/JP2738568B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8125070B2 (en) | 2007-12-18 | 2012-02-28 | Micronas Gmbh | Semiconductor component |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0394438A (en) | 1991-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2738568B2 (en) | Semiconductor chip module | |
| US5561323A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| JP3526788B2 (en) | Method for manufacturing semiconductor device | |
| US5627405A (en) | Integrated circuit assembly incorporating an anisotropic elecctrically conductive layer | |
| US5773884A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US5633533A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US6555917B1 (en) | Semiconductor package having stacked semiconductor chips and method of making the same | |
| US5747874A (en) | Semiconductor device, base member for semiconductor device and semiconductor device unit | |
| KR20150041029A (en) | BVA interposer | |
| JPH04129262A (en) | Thin mold type surface mounting electronic device and manufacture thereof | |
| JPH08111433A (en) | Semiconductor device and tape for producing semiconductor device | |
| US6320254B1 (en) | Plug structure | |
| US5569956A (en) | Interposer connecting leadframe and integrated circuit | |
| JP2000243875A (en) | Semiconductor device | |
| KR20040037561A (en) | Semiconductor package | |
| JP4038021B2 (en) | Manufacturing method of semiconductor device | |
| JPH11260850A (en) | Semiconductor device and its manufacture | |
| JP3055496B2 (en) | Semiconductor device mounting structure | |
| KR960000221B1 (en) | Semiconductor package | |
| JPH09148482A (en) | Semiconductor device | |
| JP2974819B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPS60123093A (en) | Method of attaching semiconductor device | |
| JPH0851180A (en) | Semiconductor device | |
| JP2001044326A (en) | Semiconductor device and manufacture thereof | |
| JP3127948B2 (en) | Semiconductor package and mounting method thereof |