JPH0851180A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH0851180A
JPH0851180A JP6187015A JP18701594A JPH0851180A JP H0851180 A JPH0851180 A JP H0851180A JP 6187015 A JP6187015 A JP 6187015A JP 18701594 A JP18701594 A JP 18701594A JP H0851180 A JPH0851180 A JP H0851180A
Authority
JP
Japan
Prior art keywords
circuit board
internal circuit
semiconductor
memory
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6187015A
Other languages
Japanese (ja)
Inventor
Toshiaki Sasajima
敏明 笹嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Hokkai Semiconductor Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Hokkai Semiconductor Ltd, Hitachi Ltd filed Critical Hitachi Hokkai Semiconductor Ltd
Priority to JP6187015A priority Critical patent/JPH0851180A/en
Publication of JPH0851180A publication Critical patent/JPH0851180A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To increase packaging densiy while stabilizing the state of the mounting of a semiconductor chip and simplifying an assembly process. CONSTITUTION:Each memory chip 2 of a memory module 1, in which a plurality of the memory chips 2 are loaded on an internal circuit board 6 and sealed by a sealing cap 4, is mounted vertically to the internal circuit board 6 through sockets 3. Accordingly, the mounting of semiconductor chips in a semiconductor device in high-density packaging can be stabilized and the assembly of the semiconductor chips is simplified, and yield and reliability are also improved.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置装置に関す
るものであり、特に、一つの基板に複数のメモリICを
搭載してなるメモリモジュール、あるいは、一つのパッ
ケージに複数の半導体チップを搭載したハイブリッドI
Cやマルチチップモジュール等に利用して有効なもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a memory module having a plurality of memory ICs mounted on one substrate, or a plurality of semiconductor chips mounted on a single package. Hybrid I
It is effectively used for C and multi-chip modules.

【0002】[0002]

【従来の技術】近年、半導体装置の高集積化とともに、
複数の半導体装置を一つの回路基板上で組み合わせたメ
モリモジュールやマルチチップモジュールも、ますます
縮小化されつつある。例えば、メモリICを一つの回路
基板上で複数個実装されてなるメモリモジュールも年々
縮小され、特開昭60−72049号公報に記載されて
いるようなシングルインラインメモリモジュールが主流
となっている。
2. Description of the Related Art In recent years, with the high integration of semiconductor devices,
Memory modules and multi-chip modules in which a plurality of semiconductor devices are combined on one circuit board are becoming smaller and smaller. For example, a memory module in which a plurality of memory ICs are mounted on one circuit board is reduced year by year, and a single in-line memory module as described in JP-A-60-72049 is predominant.

【0003】図7にシングルインラインメモリモジュー
ルの全体図を示す。メモリモジュール25は、ガラスエ
ポキシやセラミック等からなる回路基板27に、それぞ
れ樹脂等で封止されたメモリIC26が複数個(例えば
9個)搭載されている。回路基板27には、外部回路と
接続するための接点28が複数一列に並んで設けられて
いる。メモリICは、主にDRAMが用いられている。
FIG. 7 shows an overall view of a single in-line memory module. In the memory module 25, a plurality of (for example, nine) memory ICs 26 each sealed with a resin or the like are mounted on a circuit board 27 made of glass epoxy, ceramics, or the like. On the circuit board 27, a plurality of contacts 28 for connecting to an external circuit are provided side by side in a line. DRAM is mainly used as the memory IC.

【0004】また、マルチチップモジュールに関して
は、例えば、特開昭62−260352号公報に、一つ
の回路基板上に、複数の半導体チップを基板に対して垂
直に搭載することにより、実装密度を向上させた例が開
示されている。
Regarding the multi-chip module, for example, in Japanese Unexamined Patent Publication No. 62-260352, mounting density is improved by mounting a plurality of semiconductor chips on one circuit board vertically to the board. The disclosed examples are disclosed.

【0005】[0005]

【発明が解決しようとする課題】従来のメモリモジュー
ルでは、樹脂等で封止されたメモリICを回路基板に平
面実装するため、パッケージ自体が小型化されない限
り、モジュールの高密度化を図ることができない。また
平面実装のため、パッケージが薄型化しても、占有面積
は、従来のままである。
In the conventional memory module, since the memory IC sealed with resin or the like is mounted on the circuit board in a plane, it is possible to increase the density of the module unless the package itself is downsized. Can not. Further, because of the planar mounting, the occupied area remains the same even if the package is thinned.

【0006】そこで、特開昭62−260352号公報
に開示されているように、複数の半導体チップを回路基
板に対して垂直に搭載することにより、実装密度を向上
させる場合、半導体チップを回路基板に接続及び固定す
る作業は困難を極め、また、半導体チップを垂直に固定
させる確実な手段がなかったため、歩留を向上させるこ
とが困難となっている。
Therefore, as disclosed in Japanese Patent Laid-Open No. 62-260352, when a plurality of semiconductor chips are mounted vertically on a circuit board to improve the mounting density, the semiconductor chips are mounted on the circuit board. It is extremely difficult to connect and fix the semiconductor chip to the substrate, and it is difficult to improve the yield because there is no reliable means for vertically fixing the semiconductor chip.

【0007】そこで、本発明の目的は、実装密度を向上
させるとともに、半導体チップの実装状態の安定化及び
組立工程の簡易化を図ることにある。
Therefore, an object of the present invention is to improve the mounting density, to stabilize the mounting state of semiconductor chips, and to simplify the assembly process.

【0008】本発明の前記並びにその他の目的と新規な
特徴は、本明細書の記述及び添付図面から明らかになる
であろう。
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

【0009】[0009]

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、次
のとおりである。すなわち、複数の半導体チップが内部
回路基板に搭載され、内部回路基板ごと封止されてなる
半導体装置の個々の半導体チップを、接続固定手段を介
して、内部回路基板に対し垂直になるように実装するも
のである。
The outline of the representative one of the inventions disclosed in the present application will be briefly described as follows. That is, a plurality of semiconductor chips are mounted on an internal circuit board, and the individual semiconductor chips of the semiconductor device, which are sealed together with the internal circuit board, are mounted so as to be perpendicular to the internal circuit board via connection fixing means. To do.

【0010】[0010]

【作用】個々の半導体チップを、接続固定手段を介し
て、内部回路基板に対し垂直になるように実装するの
で、高密度実装の半導体装置における半導体チップの実
装状態の安定化、及び組立工程の簡易化を図ることがで
きる。
Since the individual semiconductor chips are mounted so as to be perpendicular to the internal circuit board via the connecting and fixing means, the mounting state of the semiconductor chips in the high-density mounting semiconductor device can be stabilized and the assembling process can be performed. It can be simplified.

【0011】[0011]

【実施例】以下、本発明を、メモリモジュールに利用し
た例について説明する。図1は、メモリモジュール1の
断面図である。メモリモジュール1は、9枚のメモリチ
ップからなり、8枚を通常記憶用、1枚をパリティチェ
ック用として用いる。メモリチップ2の平面図を図2に
示す。メモリチップ2は、メモリ回路部2a及び複数の
電極パッド2bからなる。本実施例では、メモリチップ
2を、チップの1辺を差し込むことにより、チップの接
続及び固定を行うソケット3を用いている。従って、メ
モリチップ2の複数の電極パッド2bを、ソケット3へ
差し込む側の辺に集中配置している。この場合、パッド
間ピッチを広げるために、複数の電極パッド2bを図2
に示すように千鳥状に配置しても良い。図3は、メモリ
チップ2をソケット3に接続及び固定された状態を示す
図である。ソケット3の凹部にはメモリチップ2の電極
パッド2bと接続されるべきリード3aが固定されてい
る。リード3aには、半田等の導電性のろう剤や、金箔
等の金属箔が用いられ、例えば、多層基板技術や蒸着技
術等を利用して形成される。ソケット3と内部回路基板
6とは、例えば半田からなるバンプ5を用いて接続す
る。メモリモジュール1の図示しない外部基板への実装
は、バンプ7を用いている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An example in which the present invention is applied to a memory module will be described below. FIG. 1 is a cross-sectional view of the memory module 1. The memory module 1 is composed of nine memory chips, eight for normal storage and one for parity check. A plan view of the memory chip 2 is shown in FIG. The memory chip 2 includes a memory circuit section 2a and a plurality of electrode pads 2b. In this embodiment, the memory chip 2 uses the socket 3 for connecting and fixing the chip by inserting one side of the chip. Therefore, the plurality of electrode pads 2b of the memory chip 2 are concentrated on the side on the side where the socket 3 is inserted. In this case, in order to widen the pitch between the pads, a plurality of electrode pads 2b are provided in
They may be arranged in a staggered pattern as shown in. FIG. 3 is a diagram showing a state in which the memory chip 2 is connected and fixed to the socket 3. Leads 3a to be connected to the electrode pads 2b of the memory chip 2 are fixed in the recesses of the socket 3. A conductive brazing agent such as solder or a metal foil such as gold foil is used for the lead 3a, and is formed by using, for example, a multilayer substrate technique or a vapor deposition technique. The socket 3 and the internal circuit board 6 are connected using the bumps 5 made of, for example, solder. The bumps 7 are used to mount the memory module 1 on an external substrate (not shown).

【0012】以下、メモリモジュール1の組立方法につ
いて説明する。まず、図4に示すように、ソケット3に
メモリチップ3を差し込み、電極パッド2bとリード3
aとを接続する。リード3aに半田を用いた場合、メモ
リチップ3を差し込んだソケット3を加熱することによ
り、半田を溶融させ、接続を確実にする。次に、メモリ
チップ3を差し込んだそれぞれのソケット3を、互いに
横に重ねるように内部回路基板6へ実装する。内部回路
基板6のソケット実装部には、予めバンプ5がボンディ
ングされており、ソケット実装の際、内部回路基板6を
バンプ5の溶融点近くまで加熱しておくことにより、ソ
ケット3は、内部回路基板6に接続、固定される。最後
に、封止キャップ4によって、内部回路基板6全体を封
止する。
The method of assembling the memory module 1 will be described below. First, as shown in FIG. 4, the memory chip 3 is inserted into the socket 3, and the electrode pad 2b and the lead 3 are inserted.
Connect to a. When solder is used for the leads 3a, the socket 3 in which the memory chip 3 is inserted is heated to melt the solder and ensure the connection. Next, the sockets 3 into which the memory chips 3 have been inserted are mounted on the internal circuit board 6 so as to overlap each other. The bumps 5 are bonded to the socket mounting portion of the internal circuit board 6 in advance. By heating the internal circuit board 6 to near the melting point of the bumps 5 during socket mounting, the socket 3 is It is connected and fixed to the substrate 6. Finally, the entire inner circuit board 6 is sealed with the sealing cap 4.

【0013】完成したメモリモジュール1の外部回路基
板への実装は、内部回路基板6の裏面に形成された接点
にバンプ7をボンディングし、外部回路基板へ載置し、
バンプ7をリフローさせることにより実装する。
To mount the completed memory module 1 on an external circuit board, bumps 7 are bonded to the contacts formed on the back surface of the internal circuit board 6, and the mounted on the external circuit board.
Mounting is performed by reflowing the bumps 7.

【0014】上記の組立方法によると、メモリチップ3
を安定した形態で実装した高密度のメモリモジュールを
製造することができる。
According to the above assembling method, the memory chip 3
It is possible to manufacture a high-density memory module in which is mounted in a stable form.

【0015】次に、メモリチップの内部回路基板への実
装をリードフレームを用いて行う例について説明する。
図5にメモリモジュール8の部分断面図を示す。メモリ
チップ9は、その電極パッド9bがチップの互いに向い
合うの2辺に設けられた従来からのチップを用い、例え
ばポリイミド樹脂からなる絶縁性のテープ10によって
固定されたリードフレーム11の一端部をバンプ12に
よって電極パッド9bへ接続している。リードフレーム
11の他端部はメモリチップ9に対し、直角に成形され
ている。これにより、メモリチップ9を内部回路基板1
4に対し垂直に実装することができる。また、リード1
1及びテープ10によってメモリチップ9を固定してい
るため、メモリチップ9の実装面積が、直角に成形され
たリードフレーム11の他端部のみとなるため、実装チ
ップ間のピッチを縮めることができ、メモリモジュール
の高密度化、大容量化が可能となる。
Next, an example of mounting a memory chip on an internal circuit board using a lead frame will be described.
FIG. 5 shows a partial cross-sectional view of the memory module 8. The memory chip 9 uses a conventional chip in which the electrode pads 9b are provided on two sides of the chip facing each other, and one end of a lead frame 11 fixed by an insulating tape 10 made of, for example, a polyimide resin is used. The bumps 12 are connected to the electrode pads 9b. The other end of the lead frame 11 is formed at a right angle to the memory chip 9. As a result, the memory chip 9 is attached to the internal circuit board 1
4 can be mounted vertically. Also, lead 1
Since the memory chip 9 is fixed by the tape 1 and the tape 10, the mounting area of the memory chip 9 is only the other end of the lead frame 11 formed at a right angle, so that the pitch between the mounting chips can be shortened. It is possible to increase the density and capacity of the memory module.

【0016】以下、メモリモジュール8の組立方法につ
いて説明する。まず、メモリチップ9の電極パッドにバ
ンプ12をボンディングする。バンプボンディングは、
例えば半田からなるワイヤを用い、ワイヤボンディング
の要領で、キャピラリを通したワイヤの先端に、放電に
よってボールを形成し、電極パッドにボールをボンディ
ングする。その後ボールのみを電極パッドに残し、ワイ
ヤが切断され、次のボールを形成する。これらの動作の
繰返しにより、メモリチップ9へバンプ12が形成され
る。次に、予めテープ10に接着されたリードフレーム
11の一端部とメモリチップ9の電極パッド9bとをバ
ンプ12によって接続する。この時、メモリチップ9表
面とリードフレーム11とを接着テープ等を用いて接着
させると、より一層接着状態が安定する。このメモリチ
ップ9とリードフレーム11との電気的接続には、通常
のワイヤボンディングを用いても良い。尚、テープ10
が接着されたリードフレーム11の他端部は、メモリチ
ップ9の接着前に直角に成形しておく。リードフレーム
11に接続固定されたメモリチップ9は、直角に成形さ
れたリードフレーム11の他端部を、加熱された内部回
路基板14に接着することにより、内部回路基板14に
対して垂直に実装される。内部回路基板14とリードフ
レーム11との接続は、バンプ13が用いられる。バン
プ13は、リードフレーム11の他端部、または内部回
路基板14に予めボンディングしておく。メモリチップ
9を内部回路基板14に所定数実装した後、封止キャッ
プ15によってメモリチップ9の実装部を封止し、メモ
リモジュール8が完成する。
The method of assembling the memory module 8 will be described below. First, the bump 12 is bonded to the electrode pad of the memory chip 9. Bump bonding
For example, a wire made of solder is used, and a ball is formed on the tip of the wire that has passed through the capillary by electric discharge, and the ball is bonded to an electrode pad in the same manner as wire bonding. The wire is then cut leaving only the ball on the electrode pad to form the next ball. By repeating these operations, the bumps 12 are formed on the memory chip 9. Next, one end of the lead frame 11 which is previously adhered to the tape 10 and the electrode pad 9b of the memory chip 9 are connected by the bump 12. At this time, if the surface of the memory chip 9 and the lead frame 11 are bonded to each other with an adhesive tape or the like, the bonded state is further stabilized. A normal wire bonding may be used for the electrical connection between the memory chip 9 and the lead frame 11. Incidentally, the tape 10
The other end of the lead frame 11 to which is bonded is formed at a right angle before the memory chip 9 is bonded. The memory chip 9 connected and fixed to the lead frame 11 is mounted vertically to the internal circuit board 14 by adhering the other end of the lead frame 11 formed at a right angle to the heated internal circuit board 14. To be done. The bumps 13 are used to connect the internal circuit board 14 and the lead frame 11. The bump 13 is bonded to the other end of the lead frame 11 or the internal circuit board 14 in advance. After mounting a predetermined number of the memory chips 9 on the internal circuit board 14, the mounting portion of the memory chips 9 is sealed by the sealing cap 15 to complete the memory module 8.

【0017】上記の組立方法によると、メモリチップの
電極パッドの位置を変更することなく、簡単に、高密度
のメモリモジュールを製造することができる。
According to the above assembling method, a high density memory module can be easily manufactured without changing the positions of the electrode pads of the memory chip.

【0018】以下、本発明の作用効果について説明す
る。
The effects of the present invention will be described below.

【0019】(1)複数の半導体チップが内部回路基板
に搭載され、内部回路基板ごと封止されてなる半導体装
置の個々の半導体チップを、内部回路基板に対し垂直に
実装することにより、内部回路基板上での半導体チップ
の実装密度を向上させることができる。
(1) A plurality of semiconductor chips are mounted on an internal circuit board, and the individual semiconductor chips of a semiconductor device, in which the internal circuit board is sealed, are mounted vertically on the internal circuit board. The packaging density of semiconductor chips on the substrate can be improved.

【0020】(2)内部回路基板上での半導体チップの
実装密度を向上させるので、大容量の半導体装置の小型
化を図ることができる。
(2) Since the mounting density of semiconductor chips on the internal circuit board is improved, it is possible to reduce the size of a large-capacity semiconductor device.

【0021】(3)個々の半導体チップの実装を、接続
固定手段を介して行うので、高密度実装の半導体装置の
組立の簡易化を図ることができる。
(3) Since the individual semiconductor chips are mounted via the connecting and fixing means, it is possible to simplify the assembly of the high-density mounted semiconductor device.

【0022】(4)個々の半導体チップの実装を、接続
固定手段を介して行うので、高密度実装における半導体
チップの実装の安定化を図ることができ、歩留及び信頼
性が向上する。
(4) Since the individual semiconductor chips are mounted through the connection fixing means, the mounting of the semiconductor chips in high density mounting can be stabilized, and the yield and reliability are improved.

【0023】以上、本発明者によって、なされた発明を
実施例に基づき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることは言うまでもない。例え
ば、上記図1の実施例では、一つのソケットに1枚のチ
ップを実装していたが、図6に示すように、2枚のチッ
プ18、19を、互いに裏面を合わせることにより、一
つのソケット20に実装することも可能である。この場
合、尚一層実装密度を向上させることができる。また、
メモリモジュールの外部回路基板への実装は、バンプを
用いた実装方法に限定されず、リードピン挿入方法、あ
るいはその他の面実装方法を用いても良い。
The invention made by the inventor of the present invention has been specifically described based on the embodiments. However, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Needless to say. For example, in the embodiment of FIG. 1 described above, one chip was mounted in one socket, but as shown in FIG. It can also be mounted in the socket 20. In this case, the packaging density can be further improved. Also,
The mounting of the memory module on the external circuit board is not limited to the mounting method using bumps, and a lead pin insertion method or another surface mounting method may be used.

【0024】尚、本発明は、メモリモジュールに限定さ
れることなく、マルチチップモジュールや、その他のあ
らゆる半導体装置実装製品に利用して、実装密度を向上
させる上で格別な効果を奏するものである。
The present invention is not limited to a memory module, but can be applied to a multi-chip module or any other semiconductor device mounted product, and has a particular effect in improving the mounting density. .

【0025】[0025]

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
The effects obtained by the typical ones of the inventions disclosed in the present application will be briefly described as follows.

【0026】すなわち、複数の半導体チップが内部回路
基板に搭載され、内部回路基板ごと封止されてなる半導
体装置の個々の半導体チップを、接続固定手段を介し
て、内部回路基板に対し垂直になるように実装すること
により、高密度実装の半導体装置における組立の簡易
化、半導体チップの実装の安定化を図ることができ、歩
留及び信頼性が向上するものである。
That is, a plurality of semiconductor chips are mounted on the internal circuit board, and the individual semiconductor chips of the semiconductor device, which are sealed together with the internal circuit board, are perpendicular to the internal circuit board via the connection fixing means. By mounting in this manner, it is possible to simplify the assembly in a high-density mounted semiconductor device and stabilize the mounting of semiconductor chips, and the yield and reliability are improved.

【0027】[0027]

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例であるメモリモジュール1の
断面図である。
FIG. 1 is a sectional view of a memory module 1 according to an embodiment of the present invention.

【図2】メモリモジュール1に用いるメモリチップ2の
平面図である。
2 is a plan view of a memory chip 2 used in the memory module 1. FIG.

【図3】メモリチップ2がソケット3に接続及び固定さ
れた状態を示す図である。
FIG. 3 is a diagram showing a state in which a memory chip 2 is connected and fixed to a socket 3.

【図4】メモリチップ2をソケット3に差し込む方法を
示す図である。
FIG. 4 is a diagram showing a method of inserting the memory chip 2 into the socket 3.

【図5】本発明の他の実施例であるメモリモジュール8
の部分断面図を示す図である。
FIG. 5 is a memory module 8 according to another embodiment of the present invention.
It is a figure which shows the partial cross section figure.

【図6】本発明の他の実施例であるモジュール16の断
面図である。
FIG. 6 is a sectional view of a module 16 according to another embodiment of the present invention.

【図7】従来のメモリモジュールの全体図である。FIG. 7 is an overall view of a conventional memory module.

【符号の説明】[Explanation of symbols]

1……メモリモジュール,2……メモリチップ,2a…
…メモリ回路部,2b……電極パッド,3……ソケッ
ト,3a……リード,4……封止キャップ,5……バン
プ,6……内部回路基板,7……バンプ,8……メモリ
モジュール,9……メモリチップ,10……テープ,1
1……リード,12……バンプ,13……バンプ,14
……内部回路基板,15……封止キャップ,16……バ
ンプ,17……モジュール,18、19……チップ,2
0……ソケット,21……バンプ,22……封止キャッ
プ,23……内部回路基板,24……バンプ,25……
メモリモジュール,26……メモリIC,27……回路
基板,28……接点,
1 ... Memory module, 2 ... Memory chip, 2a ...
... memory circuit section, 2b ... electrode pad, 3 ... socket, 3a ... lead, 4 ... sealing cap, 5 ... bump, 6 ... internal circuit board, 7 ... bump, 8 ... memory module , 9 ... Memory chip, 10 ... Tape, 1
1 ... Lead, 12 ... Bump, 13 ... Bump, 14
...... Internal circuit board, 15 …… Seal cap, 16 …… Bump, 17 …… Module, 18, 19 …… Chip, 2
0 ... Socket, 21 ... Bump, 22 ... Sealing cap, 23 ... Internal circuit board, 24 ... Bump, 25 ...
Memory module, 26 ... Memory IC, 27 ... Circuit board, 28 ... Contact,

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】複数の半導体チップが内部回路基板に搭載
され、該内部回路基板ごと封止されてなる半導体装置で
あって、個々の前記半導体チップの電極は、周縁部4辺
のうち1辺側に集中配置されており、前記半導体チップ
の電極が配置された1辺を差し込むことにより、前記半
導体チップの電極を外部へ導出するソケットを具備し、
該ソケットは、前記半導体チップが前記内部回路基板に
対し垂直になるように、前記内部回路基板に接続及び固
定されてなることを特徴とする半導体装置。
1. A semiconductor device comprising a plurality of semiconductor chips mounted on an internal circuit board and sealed together with the internal circuit board, wherein each semiconductor chip electrode has one side out of four sides of a peripheral portion. A socket which is centrally arranged on the side and which leads the electrode of the semiconductor chip to the outside by inserting one side on which the electrode of the semiconductor chip is arranged,
A semiconductor device, wherein the socket is connected and fixed to the internal circuit board so that the semiconductor chip is perpendicular to the internal circuit board.
【請求項2】前記半導体チップは、半導体記憶装置であ
ることを特徴とする請求項1記載の半導体装置。
2. The semiconductor device according to claim 1, wherein the semiconductor chip is a semiconductor memory device.
【請求項3】前記ソケットと前記内部回路基板とは、バ
ンプにより接続されてなることを特徴とする請求項1ま
たは2記載の半導体装置。
3. The semiconductor device according to claim 1, wherein the socket and the internal circuit board are connected by a bump.
【請求項4】前記半導体装置は、外部回路基板にバンプ
によって実装されることを特徴とする請求項1または2
または3記載の半導体装置。
4. The semiconductor device is mounted on an external circuit board by means of bumps.
Or the semiconductor device according to 3.
【請求項5】複数の半導体チップが内部回路基板に搭載
され、該内部回路基板ごと封止されてなる半導体装置で
あって、個々の前記半導体チップの電極は、絶縁テープ
で固定されたリードフレームに接続及び固定されてお
り、該リードフレームは、前記半導体チップが前記内部
回路基板に対し垂直になるように、前記内部回路基板に
接続及び固定されてなることを特徴とする半導体装置。
5. A lead frame in which a plurality of semiconductor chips are mounted on an internal circuit board and are sealed together with the internal circuit board, wherein electrodes of each of the semiconductor chips are fixed by an insulating tape. And a lead frame connected to and fixed to the internal circuit board such that the semiconductor chip is perpendicular to the internal circuit board.
【請求項6】前記半導体チップは、半導体記憶装置であ
ることを特徴とする請求項5記載の半導体装置。
6. The semiconductor device according to claim 5, wherein the semiconductor chip is a semiconductor memory device.
【請求項7】前記半導体チップと前記リードフレーム、
及び前記リードフレームと前記内部回路基板との接続
は、バンプによってなされることを特徴とする請求項5
記載の半導体装置。
7. The semiconductor chip and the lead frame,
6. The bumps are used to connect the lead frame and the internal circuit board.
13. The semiconductor device according to claim 1.
【請求項8】前記リードフレームの前記内部回路基板と
の接続部は、半導体チップに対してほぼ垂直に成形され
てなることを特徴とする請求項5または6または7記載
の半導体装置。
8. The semiconductor device according to claim 5, wherein the connection portion of the lead frame with the internal circuit board is formed substantially perpendicular to the semiconductor chip.
JP6187015A 1994-08-09 1994-08-09 Semiconductor device Pending JPH0851180A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6187015A JPH0851180A (en) 1994-08-09 1994-08-09 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6187015A JPH0851180A (en) 1994-08-09 1994-08-09 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH0851180A true JPH0851180A (en) 1996-02-20

Family

ID=16198713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6187015A Pending JPH0851180A (en) 1994-08-09 1994-08-09 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH0851180A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100265568B1 (en) * 1997-12-16 2000-09-15 김영환 Multi chip module
KR100290886B1 (en) * 1998-05-09 2001-07-12 김영환 ultra high density integrated circuit semiconductor package and method for fabricating the same
US6472744B2 (en) 1997-05-27 2002-10-29 Fujitsu Limited Semiconductor module including a plurality of semiconductor devices detachably
US8323037B2 (en) 2010-09-07 2012-12-04 Samsung Electronics Co., Ltd. Semiconductor module having a board with a chip region and two tap regions with different thicknesses

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6472744B2 (en) 1997-05-27 2002-10-29 Fujitsu Limited Semiconductor module including a plurality of semiconductor devices detachably
US6696754B2 (en) 1997-05-27 2004-02-24 Fujitsu Limited Semiconductor module including a plurality of semiconductor devices detachably
KR100265568B1 (en) * 1997-12-16 2000-09-15 김영환 Multi chip module
KR100290886B1 (en) * 1998-05-09 2001-07-12 김영환 ultra high density integrated circuit semiconductor package and method for fabricating the same
US8323037B2 (en) 2010-09-07 2012-12-04 Samsung Electronics Co., Ltd. Semiconductor module having a board with a chip region and two tap regions with different thicknesses

Similar Documents

Publication Publication Date Title
US8278147B2 (en) Semiconductor device and manufacturing method thereof
US6414381B1 (en) Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board
US6869827B2 (en) Semiconductor/printed circuit board assembly, and computer system
US20050189623A1 (en) Multiple die package
US20020185744A1 (en) Semiconductor device and a method of manufacturing the same
JP2001015679A (en) Semiconductor device and manufacture thereof
JP2738568B2 (en) Semiconductor chip module
JPH07170098A (en) Mounting structure of electronic parts and mounting method
JPH11145199A (en) Semiconductor device
JP3150253B2 (en) Semiconductor device, its manufacturing method and mounting method
US8217517B2 (en) Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other
US20040130036A1 (en) Mult-chip module
JPH0851180A (en) Semiconductor device
JPH0563138A (en) Semiconductor integrated circuit device
US7652383B2 (en) Semiconductor package module without a solder ball and method of manufacturing the semiconductor package module
JPH11260850A (en) Semiconductor device and its manufacture
JPH08153826A (en) Semiconductor integrated circuit device
JP3474408B2 (en) Semiconductor device and manufacturing method thereof
JP2001319988A (en) Semiconductor device
JP2677967B2 (en) Method for manufacturing semiconductor device
JP2004179300A (en) Semiconductor device and its manufacturing method
JP2001060600A (en) Semiconductor device
JP2004014605A (en) Semiconductor device and its manufacturing method
JPS62122256A (en) Semiconductor device
KR20010063219A (en) Chip stack package