JP2681145B2 - Resin-sealed semiconductor device - Google Patents

Resin-sealed semiconductor device

Info

Publication number
JP2681145B2
JP2681145B2 JP3125039A JP12503991A JP2681145B2 JP 2681145 B2 JP2681145 B2 JP 2681145B2 JP 3125039 A JP3125039 A JP 3125039A JP 12503991 A JP12503991 A JP 12503991A JP 2681145 B2 JP2681145 B2 JP 2681145B2
Authority
JP
Japan
Prior art keywords
chip
resin
electrode
semiconductor chip
insulating tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3125039A
Other languages
Japanese (ja)
Other versions
JPH04326535A (en
Inventor
仁士 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3125039A priority Critical patent/JP2681145B2/en
Publication of JPH04326535A publication Critical patent/JPH04326535A/en
Application granted granted Critical
Publication of JP2681145B2 publication Critical patent/JP2681145B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、半導体チップ部を樹
脂封止体により封止し、樹脂封止体の側部から複数の外
部リードを出した樹脂封止半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a resin-encapsulated semiconductor device in which a semiconductor chip portion is encapsulated with a resin encapsulant and a plurality of external leads are provided from the side of the resin encapsulant.

【0002】[0002]

【従来の技術】従来のこの種の半導体装置を図5Aに示
す。1はICチップなど半導体チップ(以下「チップ」
と称する)で、リードフレームの一部に形成されたダイ
パッド3上にダイボンド材6によりダイボンディングさ
れている。4は複数の内部リード部、5は各内部リード
部から延長されて折曲げられた外部リードである。チッ
プ1の表面周囲側には、図5Bのように、複数の電極2
が形成されており、各電極2と対応する各内部リード部
4とをそれぞれ金属細線7でワイヤボンディングしてい
る。この金属細線7は直径25〜30μmのものを用いてい
る。この状態から、図5Aのように、チップ1部をエポ
キシ樹脂などでトランスファモールドにより成形された
樹脂封止体(パッケージ)8で封止している。
2. Description of the Related Art A conventional semiconductor device of this type is shown in FIG. 5A. 1 is a semiconductor chip such as an IC chip (hereinafter “chip”)
(Hereinafter referred to as)) is die-bonded on the die pad 3 formed on a part of the lead frame by the die bond material 6. Reference numeral 4 is a plurality of inner lead portions, and 5 is an outer lead extended from each inner lead portion and bent. On the peripheral side of the surface of the chip 1, as shown in FIG.
Is formed, and each electrode 2 and each inner lead portion 4 corresponding thereto are wire-bonded with a thin metal wire 7. The thin metal wire 7 has a diameter of 25 to 30 μm. From this state, as shown in FIG. 5A, the chip 1 part is sealed with a resin sealing body (package) 8 formed by transfer molding with epoxy resin or the like.

【0003】図5Bに示すワイヤボンディングは、次の
ようにしている。ワイヤボンディング装置のキャピラリ
チップ(図示しない)に金属細線7を通し、キャピラリ
チップの下端に出た金属細線7の先端を溶融し球状に形
成する。チップ1上の100μm四角の電極(ボンディング
パッド)2に金属細線7の球状部を加圧して押付け、温
度と超音波をかけて金属拡散接合する。つづいて、キャ
ピラリチップを、金属細線7を繰出しながら内部リード
部4上に移動し、金属細線7を押付け、上記と同様に金
属拡散接合する。
The wire bonding shown in FIG. 5B is as follows. The thin metal wire 7 is passed through a capillary chip (not shown) of the wire bonding device, and the tip of the thin metal wire 7 protruding from the lower end of the capillary chip is melted to form a spherical shape. The spherical portion of the metal thin wire 7 is pressed and pressed against the 100 μm square electrode (bonding pad) 2 on the chip 1, and the metal diffusion bonding is performed by applying temperature and ultrasonic waves. Subsequently, the capillary chip is moved onto the inner lead portion 4 while feeding out the thin metal wire 7, the thin metal wire 7 is pressed, and metal diffusion bonding is performed in the same manner as above.

【0004】このワイヤボンディングでは、次のような
制約条件がある。(a)チップ1上の電極2が周囲側にあ
ること。(b)チップ1の電極2と内部リード部4との間
隔は、金属細線4で双方を接続するためには、0.5mm以
上であること。(c)内部リード部4とダイパッド3の間
隔は、絶縁上から0.2mm以上必要であること。(d)内部
リード部4に接合するためには、内部リード4の長さは
0.2mm以上必要であること。
In this wire bonding, there are the following constraints. (a) The electrode 2 on the chip 1 is on the peripheral side. (b) The distance between the electrode 2 of the chip 1 and the internal lead portion 4 must be 0.5 mm or more in order to connect them with the thin metal wire 4. (c) The distance between the inner lead portion 4 and the die pad 3 must be 0.2 mm or more from the standpoint of insulation. (d) In order to bond to the inner lead portion 4, the length of the inner lead 4 is
Must be 0.2 mm or more.

【0005】このことにより、樹脂封止体8の外形は、
封止されているチップ1との間に、少なくとも、内部リ
ード部4のワイヤボンドの広さと相互配線の長さが必要
である。このため、図5の従来装置においては、チップ
1の周囲から0.5mm以上の間隔にした樹脂封止体8の外
形となる。
As a result, the outer shape of the resin sealing body 8 is
At least the width of the wire bond of the internal lead portion 4 and the length of the interconnection are required between the chip 1 and the encapsulated chip 1. Therefore, in the conventional device of FIG. 5, the outer shape of the resin encapsulant 8 is 0.5 mm or more from the periphery of the chip 1.

【0006】最近のIC装置の高集積化、高機能化によ
り、ICチップなどチップ1は、次第に大きくなる傾向
にあるが、電子機器の小形化、薄形化の要求により、小
形の表面実装の樹脂封止半導体装置が要求されている。
図6に半導体チップ1の大きさの推移と、樹脂封止体8
外形との関係を示す。本図はメモリICの例を示したも
ので、年代とともに、A→B→Cの順に進んでおり、樹
脂封止体8は小形化、チップ1は大形化と相反する方向
にある。C図に示すように、チップ1と樹脂封止体8外
形との間隔が0.5mm以下となり、上記従来のワイヤボン
ディングによる半導体装置では対応できなくなってい
る。
The chip 1 such as an IC chip tends to become larger due to the recent higher integration and higher functionality of IC devices. However, due to the demand for downsizing and thinning of electronic equipment, small surface mounting is required. A resin-sealed semiconductor device is required.
FIG. 6 shows the transition of the size of the semiconductor chip 1 and the resin sealing body 8.
The relationship with the external shape is shown. This figure shows an example of a memory IC, which progresses in the order of A → B → C with age, and the resin encapsulation body 8 is in the direction of miniaturization, and the chip 1 is in the direction of contradictory direction. As shown in FIG. C, the distance between the chip 1 and the outer shape of the resin encapsulant 8 is 0.5 mm or less, which cannot be handled by the conventional semiconductor device by wire bonding.

【0007】上記のように、チップ1の大形化と、樹脂
封止体5の小形への抑制に対処するため、従来、図8に
示す、TAB(Tape AutomatedBonding)方式によった
樹脂封止半導体装置が考案されている。図8Aは樹脂封
止前の平面図で、図8Bは完成された半導体装置の拡大
断面図である。10は絶縁テープで、上面に銅はくなどか
らなる複数のリード11が配線されている。チップ1上の
周囲側の各電極2に金属バンプ12を介し、絶縁テープ10
の各リード11の内端部を接続している。この状態のチッ
プ1部を樹脂封止体13により封止している。
As described above, in order to cope with the increase in the size of the chip 1 and the reduction in the size of the resin encapsulation body 5, the resin encapsulation according to the TAB (Tape Automated Bonding) method shown in FIG. Semiconductor devices have been devised. 8A is a plan view before resin sealing, and FIG. 8B is an enlarged cross-sectional view of the completed semiconductor device. 10 is an insulating tape, on the upper surface of which a plurality of leads 11 made of copper foil or the like are wired. An insulating tape 10 is formed on each of the electrodes 2 on the peripheral side of the chip 1 through a metal bump 12.
The inner ends of the leads 11 are connected. A part of the chip in this state is sealed with a resin sealing body 13.

【0008】図8のTAB方式の半導体装置に相当する
従来のワイヤボンディング方式の半導体装置を図7A及
びBに、樹脂封止前の平面図及び完成後の拡大断面図で
示す。リードフレームによるダイパッド3上にチップ1
がダイボンド材6によりダイボンドされ、チップ1上の
周囲側に形成されてある複数の電極2と、対応する内部
リード部4とを、それぞれ金属細線7でワイヤボンディ
ングしている。この状態のチップ1部を内部リード部4
を含めて、樹脂封止体8で封止している。
A conventional wire bonding type semiconductor device corresponding to the TAB type semiconductor device of FIG. 8 is shown in FIGS. 7A and 7B in a plan view before resin sealing and an enlarged sectional view after completion. Chip 1 on die pad 3 by lead frame
Are die-bonded with the die-bonding material 6, and the plurality of electrodes 2 formed on the peripheral side of the chip 1 and the corresponding inner lead portions 4 are wire-bonded with the thin metal wires 7. The chip 1 part in this state is replaced with the internal lead part 4
Including the above, the resin sealing body 8 is used for sealing.

【0009】[0009]

【発明が解決しようとする課題】上記のような従来の樹
脂封止半導体装置では、ワイヤボンディング方式による
ものは、チップ1部外周から相当の距離を要した樹脂封
止体の外形となり、小形化を阻害するという問題点があ
った。また、TAB方式によるものは、リード11が銅は
くなどからなり強度が弱く、特別な実装方法が必要であ
り、従来の図7に示す樹脂封止半導体装置とは異なる実
装方法となり、実装に互換性のある樹脂封止半導体装置
とならないという問題点があった。
In the conventional resin-encapsulated semiconductor device as described above, the one using the wire bonding method has an outer shape of the resin-encapsulated body which requires a considerable distance from the outer periphery of the chip 1 portion, and is miniaturized. There was a problem that it hindered. In the TAB method, the lead 11 is made of copper foil or the like and has a weak strength and requires a special mounting method, which is a mounting method different from the conventional resin-encapsulated semiconductor device shown in FIG. There is a problem that the resin-encapsulated semiconductor device is not compatible.

【0010】この発明は、このような問題点を解決する
ためになされたもので、チップ表面の複数の電極と内部
リード部との接続が短時間で容易にでき、チップ部を囲
う樹脂封止体の外形が従来のものより小形になり、チッ
プ上の電極の位置が、従来のように内部リード部との接
続のため周囲側に配するという制約を受けることなく、
所要の位置に配設することができ、チップの内部パター
ンの設計上の自由度が大きくなる樹脂封止半導体装置を
得ることを目的としている。
The present invention has been made in order to solve such a problem, and a plurality of electrodes on the chip surface can be easily connected to internal lead portions in a short time, and a resin encapsulating the chip portion is sealed. The outer shape of the body is smaller than the conventional one, and the position of the electrode on the chip is not restricted by the arrangement of the electrode on the peripheral side for connection with the internal lead portion unlike the conventional one,
It is an object of the present invention to obtain a resin-sealed semiconductor device which can be arranged at a required position and has a high degree of freedom in designing an internal pattern of a chip.

【0011】[0011]

【課題を解決するための手段】チップ上の電極位置を周
囲側に制約されることなくチップのパターン上から都合
のよい位置に配し、リードフレームにダイパッドを要せ
ず、絶縁テープの上面に複数条の接続配線を形成し、各
接続配線の両端に導電接続部を表裏に貫通して設け、チ
ップ上の各電極と、対応する各内部リード部とを、上方
に配した絶縁テープの各導電接続部に、それぞれバンプ
を介して接合し、チップ部及び絶縁テープ部を樹脂封止
体により封止し、樹脂封止体の側部から外部リードを出
したものである。
[MEANS FOR SOLVING THE PROBLEMS] The electrode position on the chip is arranged at a convenient position from the pattern of the chip without being restricted by the peripheral side, the lead frame does not need a die pad, and the upper surface of the insulating tape is provided. A plurality of connection wirings are formed, and conductive connection portions are provided at both ends of each connection wiring so as to penetrate the front and back sides, and each electrode on the chip and each corresponding internal lead portion are arranged on the insulating tape. The conductive connection portion is joined via a bump, the chip portion and the insulating tape portion are sealed with a resin encapsulant, and the external lead is extended from the side of the resin encapsulant.

【0012】[0012]

【作用】この発明においては、絶縁テープにより、チッ
プ及び各内部リード部がバンプを介し対応する各導電接
続部に接合され、チップはダイボンディングを要せず、
バンプ接続方法により一度に接合され、製造工程が大幅
に短縮される。ワイヤボンディングによらずバンプ接続
であるので、チップ外周と樹脂封止体の外形との距離が
従来のものより小さくてよく、外形が小さくされる。
In the present invention, the insulating tape joins the chip and the internal lead portions to the corresponding conductive connecting portions through the bumps, and the chip does not require die bonding.
By the bump connection method, they are joined at once, and the manufacturing process is greatly shortened. Since bump connection is used instead of wire bonding, the distance between the outer periphery of the chip and the outer shape of the resin sealing body may be smaller than that of the conventional one, and the outer shape can be reduced.

【0013】[0013]

【実施例】図1ないし図4はこの発明による樹脂封止半
導体装置の一実施例を示す。図3Aにおいて、21はIC
チップなど半導体チップ(以下「チップ」と称する)
で、上面には、短辺方向の中央部位置に、長辺方向に複
数の電極22が形成されている。各電極22上には金属バン
プ23が付着されている。金属バンプ23には、例えばはん
だ材、金材などを用いる。電極22部を図3Bに拡大断面
図で示す。24はチップ21表面に施されたパッシベーショ
ン膜である。
1 to 4 show an embodiment of a resin-sealed semiconductor device according to the present invention. In FIG. 3A, 21 is an IC
Semiconductor chips such as chips (hereinafter referred to as "chips")
Then, on the upper surface, a plurality of electrodes 22 are formed in the long side direction at the central portion position in the short side direction. A metal bump 23 is attached on each electrode 22. For the metal bump 23, for example, a solder material or a gold material is used. The electrode 22 part is shown in an enlarged sectional view in FIG. 3B. Reference numeral 24 is a passivation film formed on the surface of the chip 21.

【0014】図4Aはリードフレームの平面図である。
帯状のリードフレーム25には複数の内部リード部26及び
外部リード27が形成され、隣接する各リード間はタイバ
ー部28で連結され、また、両側の連結部29に連結されて
いる。各内部リード部26上には、はんだ材、金材などか
らなる金属バンプ30が付着されている。各内部リード部
26の先端は、従来装置では鎖線で示すように、ワイヤボ
ンディングのために延長されていたが、この発明装置で
は、実線のように短くされ、各先端は矢印C方向に一直
線上に揃えられている。また、リードフレーム25には、
従来必要であったダイパッドは設けられていない。内部
リード部26を、図4Bに断面図で示す。
FIG. 4A is a plan view of the lead frame.
A plurality of inner lead portions 26 and outer leads 27 are formed on the strip-shaped lead frame 25, adjacent leads are connected by tie bar portions 28, and are also connected to connecting portions 29 on both sides. A metal bump 30 made of a solder material, a gold material, or the like is attached on each inner lead portion 26. Each internal lead part
In the conventional device, the tip of 26 was extended for wire bonding as shown by a chain line, but in the device of the present invention, it is shortened as a solid line, and each tip is aligned in the direction of arrow C. There is. In addition, the lead frame 25,
The die pad which was conventionally required is not provided. The inner lead portion 26 is shown in cross section in FIG. 4B.

【0015】図2に絶縁テープを示す。31は絶縁テープ
で、ポリイミドなどの絶縁材からなる。絶縁テープ31に
は、チップ21の各電極22及び各内部リード部26に対応す
る位置に貫通穴(スルーホール)を設け(図1参照)、
これらの貫通穴には金属導電材からなる導電接続部33a
及び33bを表裏貫通して付着している。これら各導電接
続部33aと33bとをそれぞれ接続するため、絶縁テープ31
表面上に銅はくなどからなる複数条の接続配線32が形成
されている。
FIG. 2 shows an insulating tape. An insulating tape 31 is made of an insulating material such as polyimide. Through holes are provided in the insulating tape 31 at positions corresponding to the electrodes 22 and the internal lead portions 26 of the chip 21 (see FIG. 1),
These through holes have conductive connection parts 33a made of a metal conductive material.
And 33b are attached through the front and back. Since the conductive connecting portions 33a and 33b are connected to each other, the insulating tape 31
A plurality of connection wirings 32 made of copper foil or the like are formed on the surface.

【0016】上記のように形成されたチップ21、リード
フレーム25及び絶縁テープ31を用いたバンプによるボン
ディングを、次に説明する。図2に示すように、まず、
テーブル(図示しない)上にリードフレーム25を位置決
めし固定する。次に、チップ21を固定台(図示しない)
上に位置決めし真空吸着などで固定し、リードフレーム
25に対し、水平面位置及び平面上のX,Y軸方向位置と
回動位置が所定になるように、固定台をX,Y軸移動及
び回動して調整する。こうして、各接続部の相対関係が
補正され、チップ21上のバンプ23と、内部リード部26の
バンプ30が同一水平面上になるように高さの位置決めが
される。この状態で、上方から絶縁テープ31を下降し、
図1に示すように、各導電接続部33aを対応する各バン
プ23上に当て、各導電接続部33bを対応する各バンプ30
上に当て、加熱された押付体(図示しない)で上方から
接合部全面を押え付け、各バンプと絶縁テープ31の各導
電接続部が一括して一度に接合される。
Bonding by bumps using the chip 21, lead frame 25 and insulating tape 31 formed as described above will be described below. First, as shown in FIG.
Position and fix the lead frame 25 on a table (not shown). Next, the chip 21 is fixed to a fixing base (not shown)
Positioned on top and fixed by vacuum suction etc., lead frame
With respect to 25, the fixed base is moved and rotated in the X and Y axes and adjusted so that the horizontal plane position and the X and Y axis direction positions on the plane and the rotation position become predetermined. In this way, the relative relationship between the connection parts is corrected, and the bumps 23 on the chip 21 and the bumps 30 on the internal lead parts 26 are positioned in height so that they are on the same horizontal plane. In this state, lower the insulating tape 31 from above,
As shown in FIG. 1, each conductive connection portion 33a is applied onto each corresponding bump 23, and each conductive connection portion 33b is connected to each corresponding bump 30.
The bumps and the conductive connecting portions of the insulating tape 31 are collectively joined at one time by pressing on the upper surface and pressing the entire surface of the joint from above with a heated pressing body (not shown).

【0017】こうして、チップ21部とこれに接続された
内部リード26を有するリードフレーム25及び絶縁テープ
31とが、樹脂封止金型装置に入れられ、図1に示すよう
に、樹脂封止体35の成形により封止される。つづいて、
リードフレーム25のタイバー28、連結部29がプレスによ
り切断され、外部リード27がプレス加工により折り曲げ
られ、樹脂封止半導体装置が完成される。
Thus, the lead frame 25 having the chip 21 and the internal lead 26 connected thereto and the insulating tape
31 and 31 are put in a resin-sealing die device, and are sealed by molding a resin-sealed body 35 as shown in FIG. Then,
The tie bar 28 and the connecting portion 29 of the lead frame 25 are cut by a press, and the external lead 27 is bent by a press work, and the resin-sealed semiconductor device is completed.

【0018】[0018]

【発明の効果】以上のように、この発明によれば、チッ
プの外周と樹脂封止体の外形との距離が小さくでき、外
形が小形化され、また、樹脂封止体が同一外形であれ
ば、従来に比べ大きいチップが収納でき、しかも、外部
リードは従来のワイヤボンド方式の場合と同様な強度が
維持される。また、チップ上の電極位置が従来のように
周囲側に制約されず、中央部に配置でき、この場合はチ
ップ内での電極への配線長さが短縮でき、高速で耐ノイ
ズ性が向上される。さらに、リードフレームに対しチッ
プのダイボンディング工程が省かれ、チップの各電極と
各内部リードの接続が一括して処理され、製造工程が短
縮される。なおまた、リードフレームのダイパッドがな
く、樹脂封止体はダイパッドを省いたチップの収納構造
となり、熱ストレスによる耐クラック性が向上する。
As described above, according to the present invention, the distance between the outer periphery of the chip and the outer shape of the resin encapsulant can be reduced, the outer shape can be miniaturized, and the resin encapsulant can have the same outer shape. For example, a chip that is larger than the conventional one can be accommodated, and the external leads maintain the same strength as in the conventional wire bond system. In addition, the electrode position on the chip is not restricted to the peripheral side as in the past, but it can be placed in the central part. In this case, the wiring length to the electrode in the chip can be shortened, and the noise resistance is improved at high speed. It Further, the die bonding step of the chip is omitted for the lead frame, the connection of each electrode of the chip and each internal lead is collectively processed, and the manufacturing process is shortened. Furthermore, the die pad of the lead frame is not provided, and the resin sealing body has a chip housing structure in which the die pad is omitted, and the crack resistance due to thermal stress is improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明による樹脂封止半導体装置の一実施例
を示す断面図である。
FIG. 1 is a sectional view showing an embodiment of a resin-sealed semiconductor device according to the present invention.

【図2】図1の装置の樹脂封止前の分解斜視図である。FIG. 2 is an exploded perspective view of the device of FIG. 1 before resin sealing.

【図3】A図は図2の半導体チップの斜視図で、B図は
A図の電極部の拡大断面図である。
3 is a perspective view of the semiconductor chip of FIG. 2, and FIG. 3B is an enlarged cross-sectional view of the electrode portion of FIG.

【図4】A図は図2のリードフレームの平面図で、B図
はA図のB−B線における断面図である。
4 is a plan view of the lead frame shown in FIG. 2, and FIG. 4 is a sectional view taken along line BB of FIG.

【図5】A図は従来の樹脂封止半導体装置の一部破断し
て示す斜視図で、B図はA図のワイヤボンディング部の
拡大図である。
FIG. 5 is a perspective view showing a conventional resin-encapsulated semiconductor device partially broken away, and FIG. 5 is an enlarged view of a wire bonding portion in FIG.

【図6】A,B及びC図は半導体チップの大形化に伴う
樹脂封止体の外形の大形変化を順に示す説明図である。
6A, 6B, 6C, 6D, 6E, 6F, 6G, and 6G are explanatory views sequentially showing a large-scale change in the outer shape of the resin encapsulant as the semiconductor chip becomes larger.

【図7】A及びB図は従来のワイヤボンディング方式に
よった樹脂封止半導体装置の他の例を示す樹脂封止前の
平面図及び樹脂封止後の断面図である。
7A and 7B are a plan view before resin encapsulation and a cross-sectional view after resin encapsulation showing another example of a resin-encapsulated semiconductor device according to a conventional wire bonding method.

【図8】A及びBは従来のTAB方式によった樹脂封止
半導体装置の樹脂封止前の平面図及び樹脂封止後の断面
図である。
8A and 8B are a plan view before resin sealing and a cross-sectional view after resin sealing of a conventional TAB type resin-sealed semiconductor device.

【符号の説明】[Explanation of symbols]

21 半導体チップ 22 電極 23 金属バンプ 25 リードフレーム 26 内部リード部 27 外部リード 30 金属バンプ 31 絶縁テープ 32 接続配線 33a 一方の導電接続部 33b 他方の導電接続部 35 樹脂封止体 21 Semiconductor chip 22 Electrode 23 Metal bump 25 Lead frame 26 Inner lead section 27 External lead 30 Metal bump 31 Insulation tape 32 Connection wiring 33a One conductive connection section 33b Other conductive connection section 35 Resin encapsulant

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 上面の周囲側に制約されることなく内部
パターンに応じて中央部位置に配設された複数の電極
と、各電極上に付着された金属バンプを有する半導体チ
ップと、 ダイパッドが省かれ、上記半導体チップに対する複数の
内部リード部と、この内部リード部から延長された外部
リードが形成され、各内部リード部の内端が一直線にそ
ろえられ各内端部上に金属バンプが付着されたリードフ
レームと、 上記半導体チップの各電極のバンプに対応する複数の一
方の導電接続部と、上記各内部リードのバンプに対応す
る複数の他方の導電接続部とが表裏を貫通して設けら
れ、これら双方の導電接続部を表面でそれぞれ接続する
複数条の接続配線が形成された絶縁テープとを有し、 上記半導体チップが上記リードフレーム内に配置され、
上記電極上面と上記内部リード部上面が同一水平面にさ
れ、上方から上記絶縁テープで覆い、各導電接続部を一
括して加熱押圧により対応する各電極及び各内部リード
部に上記バンプを介し接合しており、 リードフレームの不要部が除去され、上記半導体チップ
部と内部リード部及び絶縁テープ部を封止して成形され
た樹脂封止体を備え、この樹脂封止体の側部から上記複
数の外部リードが出されてなる樹脂封止半導体装置。
1. The inside without being restricted to the peripheral side of the upper surface
Multiple electrodes arranged in the central position according to the pattern
A semiconductor chip having metal bumps attached to each electrode; a die pad is omitted; a plurality of internal lead parts for the semiconductor chip and external leads extended from the internal lead parts are formed. The inner ends of the parts are aligned and a metal bump is attached on each inner end, a plurality of one conductive connection parts corresponding to the bumps of each electrode of the semiconductor chip, and each of the inner leads. A plurality of other conductive connection portions corresponding to the bumps are provided so as to penetrate through the front and back surfaces, and an insulating tape having a plurality of connection wirings for respectively connecting the conductive connection portions on both sides is formed, A semiconductor chip is arranged in the lead frame,
The upper surface of the electrode and the upper surface of the internal lead portion are made to be in the same horizontal plane, covered with the insulating tape from above, and the conductive connection portions are collectively bonded by heating and pressing to the corresponding electrode and internal lead portion via the bumps. The lead frame is provided with a resin encapsulant formed by encapsulating the semiconductor chip section, the internal lead section, and the insulating tape section by removing unnecessary portions of the lead frame. The resin-encapsulated semiconductor device in which the external leads are exposed.
JP3125039A 1991-04-25 1991-04-25 Resin-sealed semiconductor device Expired - Fee Related JP2681145B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3125039A JP2681145B2 (en) 1991-04-25 1991-04-25 Resin-sealed semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3125039A JP2681145B2 (en) 1991-04-25 1991-04-25 Resin-sealed semiconductor device

Publications (2)

Publication Number Publication Date
JPH04326535A JPH04326535A (en) 1992-11-16
JP2681145B2 true JP2681145B2 (en) 1997-11-26

Family

ID=14900333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3125039A Expired - Fee Related JP2681145B2 (en) 1991-04-25 1991-04-25 Resin-sealed semiconductor device

Country Status (1)

Country Link
JP (1) JP2681145B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100379600B1 (en) 2000-08-14 2003-04-10 삼성전자주식회사 Method for manufacturing dual chip package

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63185035A (en) * 1987-01-28 1988-07-30 Oki Electric Ind Co Ltd Semiconductor device
JPH02295144A (en) * 1989-05-09 1990-12-06 Nec Corp Integrated circuit

Also Published As

Publication number Publication date
JPH04326535A (en) 1992-11-16

Similar Documents

Publication Publication Date Title
US6080264A (en) Combination of semiconductor interconnect
US6878570B2 (en) Thin stacked package and manufacturing method thereof
US7595551B2 (en) Semiconductor package for a large die
US5770888A (en) Integrated chip package with reduced dimensions and leads exposed from the top and bottom of the package
KR100192028B1 (en) Plastic package type semiconductor device
US6528353B2 (en) Chip stack-type semiconductor package and method for fabricating the same
JP2609382B2 (en) Semiconductor device
JPH08510358A (en) Interconnection of integrated circuit chips and substrates
US20080157302A1 (en) Stacked-package quad flat null lead package
JPH1012769A (en) Semiconductor device and its manufacture
JPH0394438A (en) Semiconductor chip module
JP3470111B2 (en) Method for manufacturing resin-encapsulated semiconductor device
US6566739B2 (en) Dual chip package
JPH0455341B2 (en)
JP3371867B2 (en) Semiconductor device
JPH07153904A (en) Manufacture of laminar type semiconductor device, and semiconductor package manufactured thereby
JP2681145B2 (en) Resin-sealed semiconductor device
US20070278659A1 (en) Semiconductor package substrate and semiconductor package having the same
JPH10335366A (en) Semiconductor device
JPH07101698B2 (en) Method for manufacturing resin-sealed semiconductor device
JP3454192B2 (en) Lead frame, resin-sealed semiconductor device using the same, and method of manufacturing the same
JP2954108B2 (en) Semiconductor device and manufacturing method thereof
KR100258607B1 (en) Chip scale semiconductor package of lead on chip type and method for manufacturing the same
JP2698452B2 (en) Resin-sealed semiconductor device and method of assembling the same
KR100352112B1 (en) Structure of chip-sized semiconductor package and fabricating method thereof

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070808

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080808

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080808

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090808

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees