JPH0432570B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電給デバイスで構成された過電流保護
装置付交流２線式無接点スイツチに関する。

〔従来の技術〕

交流２線式無接点スイツチは、外部からの信号
に応じて半導体素子のスイツチング作用により普
通の機械的接点のスイツチと同様に用いることが
できて極めて便利な物である。しかし半導体素子
は過電流に対して破壊し易いこととこの素子の内
部抵抗による電圧降下がスイツチの残留電圧とな
るのでこの点に留意して構成しなければならな
い。このような交流２線式無接点スイツチの従来
例を第１図に示す。第１図において、スイツチ部
１は交流２線式電源２と負荷３とからなる閉ルー
プ回路に直列にこのスイツチを挿入するための二
つの端子４，５を有し、この端子４，５間に全波
整流回路６が接続されている。この整流回路６の
整流出力端間に負荷開閉用のトランジスタ７が接
続されて、このトランジスタＱ７をオンすること
により整流回路６を短絡し、間接的に端子４，５
間を閉じる。このトランジスタ７のコレクタ・エ
ミツタ通路には電流検出用の抵抗８が直列に接続
されている。そしてこの抵抗８の両端に生じる電
圧に応じてトランジスタ９がトランジスタ７のベ
ース電流を側路することによりトランジスタ７の
ベース電流を側路することによりトランジスタ７
が定電流動作するように構成されている。トラン
ジスタ７のベース電流は定電圧ダイオード１０，
トランジスタ１１のコレクタ・エミツタ通路およ
び抵抗１２の直列回路により供給される。このト
ランジスタ１１は、トランジスタ１３により制御
されており、トランジスタ１３がオフのとき抵抗
１４を通じてベース電流が流れてオンし、トラン
ジスタ１３がオンのときオフとなる。整流回路６
の整流出力端間には、さらに抵抗１６、定電圧ダ
イオード１７および抵抗１８の直列回路からなる
電圧検出回路１９が接続されており、この定電圧
ダイオード１７と抵抗１８の接続点にトランジス
タ１３のベースが接続されている。このトランジ
スタ１３のベースには、またセンサ回路２７の出
力端が抵抗２０を介して接続されている。整流回
路６の出力端の電圧が定電圧ダイオード１７のし
きい電圧V１７よりも高く、この定電圧ダイオー
ド１７を通じてトランジスタ１３のベース電流が
流れる状態では、センサ回路２７の信号にかかわ
らずトランジスタ１３はオンであり、その結果ト
ランジスタ１１およびトランジスタ７はオフであ
る。センサ回路２７は、近接センサ回路や光電セ
ンサ回路などで整流回路６からトランジスタ２
１、定電圧ダイオード２２、抵抗２３，２４、コ
ンデンサ２５よりなる定電圧回路２６を介して平
滑安定化した電力が供給されて動作する。バリス
タ２８およびアバランシエダイオード２９は、電
源２や負荷３の回路から発生するサージからこの
スイツチ１の内部素子を保護するために接続され
ている。

この無接点スイツチにおいて、整流回路６の出
力端ａ点の電圧波形は交流電圧をほぼ全波整流し
たままの形で零から最大値まで変化し、大部分の
位相でこの電圧が定電圧ダイオード１７のしきい
電圧V₁₇を超えダイオード１７に電流i₁₇が流れる
が、電圧の零点付近においてしきい電圧V₁₇より
低いときは定電圧ダイオード１７に電流は流れな
い。しかしセンサ回路２７の検出信号が“Ｈ”の
ときはａ点の電圧が零点付近になつてもトランジ
スタ１３のベース電流は流れるからトランジスタ
１３はオン、トランジスタ１１，７はオフであ
り、スイツチは開路である。次に検出信号が
“Ｌ”に低下するとａ点の電圧が次の零点に低下
したときトランジスタ１３はオフになり、トラン
ジスタ１１，７はオンになる。このときトランジ
スタ７は、定電圧ダイオード１０、トランジスタ
１１および抵抗１２を通じてベース電流の供給を
受けるため、ａ点の電圧は概略的に定電圧ダイオ
ード１０のしきい電圧V₁₀にほぼ等しい値に制限
される。そしてこのしきい電圧V₁₀はしきい電圧
V₁₇よりも低く設定されているため電流i₁₇が流れ
ることはなく、トランジスタ１３は検出信号が
“Ｌ”である限りオフを維持する。こうしてスイ
ツチは閉じられ負荷３には電流が流れる。そして
次に検出信号が“Ｈ”に上昇するとトランジスタ
１３は直ちにオンになり、トランジスタ１１，７
はオフになり、スイツチは開かれる。

負荷３が短絡故障などを起こしているときセン
サ回路２７から“Ｌ”信号が与えられると、トラ
ンジスタ７がオンになつたときトランジスタ７の
電流i₇は増大する。勿論トランジスタ７がオンの
ときに負荷３に故障を発生したときも同様であ
る。電流i₇が増大すると抵抗８の両端に生じる電
圧も増大し、トランジスタ９のコレクタ・エミツ
タに電流が流れ、トランジスタ７のベース電流を
側路する。したがつてトランジスタ７はそのコレ
クタ・エミツタを通じて流れる電流i₇が制限され
て定電流動作が行われる。このときトランジスタ
７のコレクタ・エミツタ間のインピーダンスが高
くなるためａ点の電圧は上昇する。そしてａ点の
電圧がしきい電圧V₁₇を超えると定電圧ダイオー
ド１７を通じて電流i₁₇を通じて電流が流れ、ト
ランジスタ１３がオンになり、トランジスタ１
１，７がオフとなる。こうして負荷の異状時に負
荷開閉用トランジスタ７に過大電流が流れようと
したとき、これを抑制し、またはこのトランジス
タ７をオフさせれば、負荷開閉用トランジスタ７
は過電流から保護され、負荷は故障の拡大が防止
される。

〔発明が解決しようとする過大〕

しかしながらこのような無接点スイツチは、負
荷開閉用のトランジスタが閉じているときもその
ベース電流を流す電圧を得るためにスイツチの残
留電圧を高くせねばならないという欠点があり、
さらにこの負荷開閉用のトランジスタはそのベー
ス電流が流れ定電流動作をするために容量の大き
なものを用いねばならないから、回路構成が大き
くなり、スイツチの形状を小さくできないという
欠点がある。

本発明は、上述の欠点を除去し、残留電圧が低
く、小形で、かつ過電流に対しては自動的に回路
を開く交流２線式無接点スイツチを提供すること
を目的とする。

〔課題を解決するための手段〕

本発明は前述の目的を達成するために、交流電
源と負荷とが直列に接続される二つの端子、この
二つの端子間に接続された整流回路、この整流回
路の出力端間に接続された負荷開閉用サイリスタ
と過電流しや断用MOS形電界効果トランジスタ
（以下これをMOSEFTという）と電流検出抵抗
との直列回路、外部信号により前記サイリスタを
オンさせるトリガ回路、前記電流検出抵抗の両端
に生じる電圧が一定値を超えると前記MOS。
FETをオフする保護回路および前記整流回路の
出力端に接続され、この出力端の電圧を平滑安定
化して前記トリガ回路と前記保護回路とに給電す
る定電圧回路を備えていることを特徴とする。

〔作用〕

負荷開閉用の素子として一度オンしてしまえば
以後ゲート電流を必要としないサイリスタを用い
てスイツチの残留電圧を低くし、サイリスタに過
電流が流れたときはゲート電流の小さいMOS・
FETでこれをしや断する保護回路を設け、これ
らの素子をオンかオフかの何れかで使用し、中間
で使用することがないために小容量小形の素子で
よくスイツチ全体を小形にすることができる。な
お、保護回路は遅延回路を介して動作するように
接続されるとスイツチ投入時のラツシユ電流やノ
イズに対して誤動作することがなく都合よい。ま
た、保護回路はトリガ回路の通電によつて給電さ
れるようにすると、トリガ回路がオフで、スイツ
チが開路したときはMOS・FETもオフになるか
ら都合よい。

〔実施例〕

以下本発明の実施例を第２図ないし第４図に基
づいて詳細に説明する。

第２図においてこの交流２線式無接点スイツチ
は、第１図に示す従来のスイツチと同様に交流２
線式電源２と負荷３からなる閉ループ回路に直列
にこのスイツチを挿入するための二つの端子４，
５を有し、この二つの端子４，５の間にスイツチ
部１の全波整流回路６の入力端子が接続され、ス
イツチ部１はこのほか整流回路６の出力端子に接
続された負荷開閉用のサイリスタ３０，MOS・
FET３１および電流検出抵抗８の直列回路から
構成されている。そしてこれらを駆動する回路
は、サイリスタ３０を外部信号ここではセンサ回
路２７でオンするトリガ回路３２、電流検出抵抗
８の電圧が一定値を超えるとMOS・FET３１を
オフする保護回路３３および定電圧回路２６から
構成されている。トリガ回路３２は、トランジス
タ３４のエミツタ・コレクタ、定電圧ダイオード
３５および二つの抵抗３６，３７の直列回路で構
成され、抵抗３６，３７の接続点に平滑コンデン
サ８８とサイリスタ３０のゲートが接続されてい
る。このトリガ回路３２を駆動する信号は、例え
ばセンサ回路２７を用い、抵抗３９，４０により
適当な大きさとしてトランジスタ３４のベースに
与えるように接続されている。保護回路３３は、
抵抗４１とサイリスタ４２の直列回路であり、こ
のサイリスタ４２のゲートに抵抗８の両端の電圧
が抵抗４３を介して与えられるように接続され、
抵抗４１とサイリスタ４２との接続点がMOS・
FET３１のゲートに接続されている。定電圧回
路２６は、トランジスタ２１、定電圧ダイオード
２２、抵抗２３およびコンデンサ２５からなり、
整流回路６の整流出力端間に接続されている。そ
してこの整流出力端子間の電圧を平滑定定化して
トリガ回路３２、保護回路３３に与えるもので、
この実施例ではセンサ回路２７にも与えられてい
る。バリスタ２８およびアバランシエダイオード
２９は従来のものと同様である。

このスイツチは、端子４，５の間に負荷３を介
して交流電圧が印加されると、整流回路６、定電
圧回路２６および抵抗４１を介してMOS・FET
３１のゲートに電圧が与えられ、MOS・FET３
１がオンする。これでスイツチは待機状態とな
り、センサ回路２７から信号が与えられるとトラ
ンジスタ３４がオンし、定電圧ダイオード３５、
抵抗３６，３７のトリガ回路３２に電流が流れる
ため、サイリスタ３０がオンし、整流回路６を通
して端子４，５の間が閉じる。また、センサ回路
２７の信号が消滅すればトランジスタ３４がオフ
し、トリガ回路３２の電流は流れないからサイリ
スタ３０は次の整流波形の零点でオフする。ここ
でもし短絡などにより負荷３に大電流が流れる
と、抵抗８の両端の電圧が高くなり、この電圧が
一定値を超えると、サイリスタ４２がオンして
MOS・FET３１のゲート電圧が低下するから
MOS・FET３１はオフし、スイツチ１は開きサ
イリスタ８０の過電流による破壊を防止する。サ
イリスタ４２は定電圧回路２６の電圧が与えられ
ているから一度オンすると電源を切らない限り導
通を続け、入力信号の有無にかゝわらず、言い換
えればサイリスタ３０のオン・オフにかかわらず
MOS・FET３１はオフを続け、スイツチは開い
ている。

第３図は本発明の異なる実施例で、第２図に示
すスイツチの保護回路３３に遅延回路４４が追加
されている。この遅延回路４４は、トランジスタ
４６のコレクタ・エミツタ通路と抵抗４７の直列
回路でMOS・FET３１のゲート電流を側路する
ように接続して、トランジスタ４６のベース電流
を電流検出抵抗８の両端の電圧で制御する。さら
にサイリスタ４２のゲートにコンデンサ４５が接
続されている。したがつて、スイツチの投入時ま
たは投入中、負荷に過電流が流れて抵抗８の両端
の電圧が一定値を超えるとサイリスタ４２がオン
するが、この実施例では抵抗４３とコンデンサ４
５により、サイリスタ４２のゲートに与えられる
電圧の上昇が遅れ、保護回路３３は負荷の過電流
が継続することを確認してから動作する。このた
め負荷３に一時的に発生するノイズやスイツチの
投入時に流れるラツシユ電流などによる誤動作を
防止することがきる。なお、トランジスタ４６は
サイリスタ３０に過電流が流れたときMOS・
FET３１のゲート電流を側路し、サイリスタ４
２がオンするまでの短時間MOS・FET３１を定
電流動作させて、サイリスタ３０の過電流を軽減
する。その他の開閉動作は第２図に示すものと同
様であるから説明を省略する。

第４図は本発明の異なる実施例を示すものであ
る。この実施例において第２図および第３図に示
す実施例と異なる点は、保護回路３３が電圧安定
回路２６から直接給電されず、トリガ回路３２に
発生する電圧が給電されることで、第４図では抵
抗４１の一端がトリガ回路３２のトランジスタ３
４と定電圧ダイオード３５との接続点に接続され
ている。第４図では第３図に示すものと同様に遅
延回路４４が付加されているが、第２図に示すよ
うな遅延回路を有しないスイツチ回路に応用する
こともできる。

この実施例ではトリガ回路３２に信号が送られ
てトランジスタ３４がオンしたときにはじめて保
護回路３３に給電される。したがつてトリガ回路
３２に信号が送られてトランジスタ３４がオンす
るとサイリスタ３０がオンしてスイツチを閉じる
が、このとき保護回路３３にも給電されるから
MOS・FET３１もオンする。信号が消滅してト
ランジスタ３４がオフすれば、サイリスタ３０も
オフすることがこのときMOS・FET３１もサイ
リスタ４２もともにオフする。すなわち、この回
路では負荷開閉用のサイリスタ３０と同時に
MOS・FET３１もオン・オフする。そして、サ
イリスタ３０がオンのとき負荷３に過電流が流れ
るとサイリスタ４２がオンし、MOS・FET３１
がオフして過電流をしや断する。ここで信号が消
滅すればトランジスタ３４がオフとなり、サイリ
スタ３０がオフすると同時にサイリスタ４２もオ
フする。すなわちスイツチは投入以前の状態に復
帰したことになり、負荷３の故障が回復していれ
ば、電源３を切ることなくスイツチを動作させる
ことができる。

〔発明の効果〕

本発明による交流２線式無接点スイツチは、負
荷回路に挿入するスイツチの二つの端子間に整流
回路を接続し、整流回路の整流出力端間をサイリ
スタでオン・オフするもので、サイリスタはオン
してしまえば以後ゲート電流を必要としないから
スイツチの残留電圧を低くでき、かつ、オン・オ
フだけの動作でトランジスタのように定電流動作
をさせることがないから小容量のものでよく、小
形化が可能となる。また過電流に対してはサイリ
スタと直列に入力インピーダンスの高いMOS・
FETを接続して過電流をしや断するようにした
ことにより、スイツチ全体を小形にし、かつ、負
荷開閉素子を過電流から防護し、さらにスイツチ
投入時のラツシユ電流やノイズによる誤動作を防
止することが可能であるという優れたスイツチを
提供することができる。

【図面の簡単な説明】

第１図は従来の交流２線式無接点スイツチの一
例を示す結線図、第２図ないし第４図はそれぞれ
本発明の異なる一実施例を示す交流２線式無接点
スイツチの結線図である。 ２……交流２線式電源、３……負荷、４，５…
…スイツチの端子、６……整流回路、８……電流
検出抵抗、２６……定電圧回路、３０……負荷開
閉用サイリスタ、３１……MOS型電界効果トラ
ンジスタ、３２……トリガ回路、３３……保護回
路、４４……遅延回路。

Claims (1)

1. 【特許請求の範囲】 １ 交流電源と負荷とが直列に接続される二つの
   端子、この二つの端子間に接続された整流回路、
   この整流回路の整流出力端間に接続された負荷開
   閉用サイリスタと過電流しや断用MOS型電界効
   果トランジスタと電流検出抵抗との直列回路、外
   部信号により前記サイリスタをオンさせるトリガ
   回路、前記電流検出抵抗の両端に生じる電圧が一
   定値を超えると前記MOS型電界効果トランジス
   タをオフする保護回路および前記整流回路の出力
   端に接続され、この出力端の電圧を平滑安定化し
   て前記トリガ回路と前記保護回路とに給電する定
   電圧回路とを備えていることを特徴とする交流２
   線式無接点スイツチ。 ２ 特許請求の範囲第１項記載のスイツチにおい
   て、保護回路は遅延回路を介して動作するように
   接続されていることを特徴とする交流２線式無接
   点スイツチ。 ３ 特許請求の範囲第１項または第２項のいずれ
   かに記載のスイツチにおいて、保護回路はトリガ
   回路の通電によつて給電されるように接続されて
   いることを特徴とする交流２線式無接点スイツ
   チ。