JPH043236A - メモリコピー防止回路付カセット - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、例えばゲーム機などの電子装置に装着される
カセットに係り、詳しくは、内蔵されたメモリのデータ
、プログラムなどをコピーされないようにするためのメ
モリコピー防止回路を設けたカセットに関する。

（従来の技術） 従来、例えばメインカセットとサブカセットを組み合わ
せて本体部に装着し、ゲームを楽しむようなゲーム機な
どの電子装置において、メインカセット、及びサブカセ
ットに内蔵されたり−トオンリーメモリ（ＲＯＭ）等に
記憶されたデータ、プログラムは、メモリコピー装置を
使用すれば比較的簡単にコピーできるものであった。そ
のため、メーカー各社はそれぞれのコピー防止策を施し
ているが、十分なコピー防止策が得られていないのが現
状である。

（発明が解決しようとする課題） そこで本発明では、内蔵されたメモリのプログラムなど
をコピーされないようにするためのメモリコピー防止回
路をカセットに設け、そのメモリコピー防止回路を本体
部の制御回路によりアクセスすることによって、メモリ
コピーを防止することを解決すべき技術的課題とするも
のである。

（課題を解決するための手段） 上記課題解決のための技術的手段は、本体部に装着され
た状態で、本体部に内蔵された制御回路によって読み出
される各種のデータ、及びプログラムを記憶したメモリ
を備えるカセットに、前記制御回路から出力される所定
周波数のクロック信号を人力してカウントし、所定のカ
ウント値に達したときにタイムリミツト信号を出力する
タイマ回路と、前記制御回路のプログラムに従った時間
間隔で前記制御回路から出力されるクリア信号を入力す
るごとに、前記タイマ回路のカウント値をクリアするタ
イムカウントクリア回路と、前記タイマ回路からの前記
タイムリミツト信号を入力している状態では、前記制御
回路からの読出要求信号を入力しても前記メモリから前
記データ、及びプログラムの読出しを禁止する一方、前
記タイマ回路からの前記タイムリミツト信号を入力して
いない状態で前記制御回路からの前記読出要求信号を入
力したときには前記メモリに対して前記データ、及びプ
ログラムの読出を可能にさせるための出力回路とを設け
た構成にすることである。

（作用） 上記構成のメモリコピー防止回路付カセ・ントによれば
、本体部に上記カセットが装着された状態で、本体部内
蔵の制御回路から所定周波数のクロック信号が出力され
るとタイマ回路かそのクロ・ツク信号をカウントする。

また、タイムカウントクリア回路は制御回路から出力さ
れるクリア信号を入力するごとに前記タイマ回路のカウ
ント値をクリアする。そのため、タイマ回路において１
からカウントされたクロック信号のカウント値が所定値
に達してタイマ回路からタイムリミツト信号が出力され
るまでの時間より短い時間間隔で上記クリア信号が出力
されていればタイムリミツト信号が出力されることはな
い。このような制御により、タイムリミツト信号が出力
されていないときに制御回路から読出要求信号が出力さ
れると、出力回路はカセット内蔵のメモリから前記デー
タ、及びプログラムの読出しを可能にさせる。

一方、制御回路からタイムカウントクリア回路にクリア
信号が出力されない場合は、タイマ回路におけるクロッ
ク信号のカウント値が所定値に達っし、タイマ回路から
タイムリミツト信号が出力される。タイムリミツト信号
が出力されている状態で、制御回路から読出要求信号が
出力されても出力回路はメモリから前記データ、及びプ
ログラムの読出しを不可能にさせる。

従って、カセットに内蔵された前記タイマ回路と、タイ
ムカウントクリア回路と、出力回路とを前記のようにア
クセスできないようなメモリコピ装置にそのカセットを
セットし、そのメモリコピー装置から単に読出要求信号
を出力して前記データ、及びプログラムをコピーしよう
としても、出力回路は前記データ、及びプログラムの読
出しを阻止するため、前記データ、及びプログラムのコ
ピーが防止される。

（実施例） 次に、本発明の一実施例を図面を参照しながら説明する
。

第１図は、ダブルカセット式のゲーム用のファミコン１
の斜視図を示したものであり、サブカセット２が装着さ
れたメインカセット３をファミコン本体ＩＡのカセット
挿入口４に差し込んで使用するものである。尚、ファミ
コン１にはマイクロコンピュータ、クロック回路、電源
回路などが内蔵されている。メインカセット３にはゲー
ム用のメインプログラムが記憶されており、サブカセツ
ト２にはサブプログラムが記憶されていて、このサブカ
セット２を同シリーズの他のサブカセットに差し換える
ことにより、例えばゲームのストーリイの一部を変える
ことができるようになっている。

本実施例においては、サブカセット２とメインカセット
３とから成るダブルカセットのうち、内蔵されたリード
オンリーメモリ（ＲＯＭ）のデータ、及びプログラム（
以後、本実施例においては単にプログラムというように
記載する。）のコピーを防止するためのメモリコピー防
止回路をサブカセット２に設けた例を説明する。

第２図はサブカセット２に設けたメモリコピー防止回路
の回路図である。

第２図において、フリップフロップ１１．１２．１３．
１４によりタイマ回路（カウンタ回路）が構成されてお
り、ファミコン１に内蔵されたクロック回路からのクロ
ック信号（ＣＬ　Ｋ）が所定数入力されると、フリップ
フロップ１５．１６のうち、フリップフロップ１６の出
力端子Ｑから論理Ｈのタイムリミツト信号が出力される
ようになっている。一方、フリップフロップ１１．１２
．１３．１４．１５、及び１６は、ファミコンｌに内蔵
されたマイクロコンピュータからの論理りのコントロー
ル信号（ＣＯＮＴＲＯＬ）によりクリアされるようにな
っている。この内、フリップフロップ１１．１２．１３
．１４はクリア端子に論理Ｈ信号が印加されたときにタ
イマ回路のカウント値がクリアされるようになっており
、フリップフロップ１５．１６はクリア端子に論理り信
号が印加されたときにリセットされるようになっている
。

そのため、フリップフロップ１１．１２．１３．１４の
クリア端子にはノットゲート１７を介してクリア信号が
印加されるようにタイムカウントクリア回路を構成して
いる。　フリップフロップ１６の出力端子Ｑからの出力
信号（ＯＵＴ）と、ファミコン１に内蔵されたマイクロ
コンピュータからのプログラム読出要求信号（ＯＥ）と
を入力する２人力オアゲート１８は、上記出力信号（Ｏ
Ｌ’Ｔ）と、プログラム読出要求信号（ＯＥ）とが共に
論理りのときに論理りの信号を出力するもので、２人力
オアゲート１８の出力信号（ＲＯＭ　　ＯＥ）が論理り
の状態のときに、サブカセット２の内蔵ＲＯＭからプロ
グラムの読出しを可能にさせ、そのプログラムをメイン
カセット３を介してファミコンｌに内蔵されたマイクロ
コンピュータに伝送できるようになっている。即ち、２
人力オアゲト１８は、特許請求の範囲に記載した出力回
路に相当する。

第３図は、サブカセット２に設けられたメモリコピー防
止回路のタイミングチャートを示したものである。この
タイミングチャートを参照しながら前記構成のメモリコ
ピー防止回路の作用を説明する。

サブカセット２が装着されたメインカセット３をカセッ
ト挿入口４に差し込んだ状態で、ファミコン１に電源が
投入されると、第３図（Ａ）に示すような矩形波のクロ
ック信号（ＣＬＫ）がファミコン１のクロック回路から
出力される。このクロック信号（ＣＬ　Ｋ）は、フリッ
プフロップ１１に入力され、以後フリップフロップ１１
．１２．１３．１４の作用により分周される。そしてク
ロック信号（ＣＬ　Ｋ）が所定数入力されると、フリッ
プフロップ１６の出力端子Ｑから論理ト■の信号が出ツ
ノされる。しかし、第３図（Ｂ）に示すようなマイクロ
コンピュータからの論理りのコントロル信号（ＣＯＮＴ
ＲＯＬ）が時間間隔ＴＩで出力され、タイマ回路のカウ
ント値が所定値に達する前にクリアされると、フリップ
フロップ１６の出力端子Ｑから論理Ｈの信号が出力され
ることはない。しかしながら、第３図（Ｂ）のＰエリア
に示すようにコントロール信号（ＣＯＮＴＲＯＬ）が時
間間隔Ｔ１を過ぎても入力されない場合は、第３図（Ｃ
）のＱエリアに示すようにフリップフロップ１６の出力
信号（ＯＵＴ）は論理■］に反転する。

第３図（Ｄ）は、ファミコン１に内蔵されたマイクロコ
ンピュータからのプログラム読出要求信号（ＯＥ）のタ
イムチャートである。また、第３図（Ｅ）は、サブカセ
ット２の内蔵ＲＯＭからプログラムを読出し可能にさせ
、そのプログラムをメインカセット３を介してファミコ
ン１に内蔵されたマイクロコンピュータに伝送させるた
めの２人力オアゲー１−１８の出力信号（ＲＯＭ　　Ｏ
Ｅ）のタイムチャートである。

第３図（Ｃ）、第３図（Ｄ）、第３図（Ｅ）に示すよう
に、第３図（Ｃ）のＱエリアに相当するタイミング、即
ちフリップフロップ１６の出力信号（ＯＵＴ）が論理Ｈ
の状態のときに、ファミコン１に内蔵されたマイクロコ
ンピュータからプログラム読出要求信号（ＯＥ）が出力
（Ｒ４）されても、２人力オアゲー）１８の出力信号（
ＲＯＭＯＥ）は論理りにならない。即ち、２人力オアゲ
ート１８はサブカセット２の内蔵ＲＯＭに対してプログ
ラムの読出しをさせないようにする。

一方、フリップフロップ１６の出力信号（ＯＵＴ）が論
理りの状態のときは、マイクロコンピュタからプログラ
ム読出要求信号（ＯＥ）が出力（Ｒ１、Ｒ２、Ｒ３、Ｒ
５）されると、２人力オアゲート１８の出力信号（ＲＯ
Ｍ　　ＯＥ）が８１、Ｓ２、Ｓ３、Ｓ４において論理り
になるため、Ｓｌ、Ｓ２、Ｓ３、Ｓ４それぞれのタイミ
ングにおいて、サブカセット２の内蔵ＲＯＭのプログラ
ムの読出しを可能にさせる。

以上のようにサブカセット２には上記のようなメモリコ
ピー防止回路が設けられているため、このサブカセット
２の内蔵ＲＯＭのプログラムをコピーしようとしてメモ
リーコピー装置にセットしても、メモリーコピー装置が
メモリコピー防止回路を上記のようにアクセスしない限
りは、サブカセット２の内蔵ＲＯＭのプログラムを読出
すことができない。そのため、その内蔵ＲＯＭのプログ
ラムをコピーすることが不可能である。

尚、この実施例においてはサブカセット２に内蔵された
ＲＯＭのプログラムのコピーを防止するためサブカセッ
ト２にメモリコピー防止回路を設けたが、メインカセッ
ト３に内蔵されたＲＯＭのプログラムのコピーを防止す
るため、メインカセット３にメモリコピー防止回路を設
けた場合でも同様に機能する。

（発明の効果） 以上のように本発明によれば、タイマ回路と、タイムカ
ウントクリア回路と、出力回路とをカセットに設けたた
め、そのカセットに内蔵されたメモリのデータ、及びプ
ログラムをコピーするためにメモリコピー装置にそのカ
セットをセットし、メモリコピー装置から単に読出要求
信号だけをそのカセットに出力しても、タイマ回路とタ
イムカウントクリア回路と出力回路とがメモリのデータ
、及びプログラムの読出しを不可能にさせるため、カセ
ットに内蔵されたメモリのデータ、及びプログラムのコ
ピーを防止することができるという効果がある。

【図面の簡単な説明】

図面は実施例に係り、第１図はファミコンに対するメイ
ンカセットとサブカセットの差し込み状態を示した斜視
図、第２図はメモリコピー防止回路の回路図、第３図は
メモリコピー防止回路のタイミングチャートを示した波
形図である。 １：ファミコン ＩＡ：ファミコン本体 ２：サブカセット ３：メインカセット ４：カセット挿入口 １１．１２．１３．１４．１５．１６：フリップフロッ
プ １７：ノットゲート １８ニオアゲート

Claims (1)

1. 【特許請求の範囲】 本体部に装着された状態で、本体部に内蔵された制御回
   路によって読み出される各種のデータ、及びプログラム
   を記憶したメモリを備え、且つ、そのメモリの前記デー
   タ、及びプログラムがコピーされることを防止するため
   のメモリコピー防止回路を設けたカセットであって、 前記制御回路から出力される所定周波数のクロック信号
   を入力してカウントし、所定のカウント値に達したとき
   にタイムリミット信号を出力するタイマ回路と、 前記制御回路のプログラムに従った時間間隔で前記制御
   回路から出力されるクリア信号を入力するごとに、前記
   タイマ回路のカウント値をクリアするタイムカウントク
   リア回路と、 前記タイマ回路からの前記タイムリミット信号を入力し
   ている状態では、前記制御回路からの読出要求信号を入
   力しても前記メモリから前記データ、及びプログラムの
   読出しを禁止する一方、前記タイマ回路からの前記タイ
   ムリミット信号を入力していない状態で前記制御回路か
   らの前記読出要求信号を入力したときには前記メモリに
   対して前記データ、及びプログラムの読出しを可能にさ
   せるための出力回路とを設けたことを特徴とするメモリ
   コピー防止回路付カセット。