JPH0228853A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH0228853A JPH0228853A JP63181021A JP18102188A JPH0228853A JP H0228853 A JPH0228853 A JP H0228853A JP 63181021 A JP63181021 A JP 63181021A JP 18102188 A JP18102188 A JP 18102188A JP H0228853 A JPH0228853 A JP H0228853A
- Authority
- JP
- Japan
- Prior art keywords
- address
- rom
- test
- control circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 3
- 101150046174 NIP2-1 gene Proteins 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
Landscapes
- Storage Device Security (AREA)
- Semiconductor Memories (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は内蔵プログラムメモリの内容を保護する半導体
集積回路に関する。
集積回路に関する。
従来、同一基板上にプログラムメモリを内蔵して電卓、
ゲーム等に用いられる1チツプ1チツムマイコンとして
、第4図に示す構成のものがある。このLSII’はア
ドレスカウンタ10.アドレスデコーダ11.内蔵RO
M12.演算制御回路13.テスト制御回路14および
出力回路15から構成される。この1チツプマイコン1
′は、内蔵するテスト制御回路14により、LSIのテ
スト時にアドレスカウント10がアドレスを順次カウン
トすることにより、ROMアドレスをアドレスデコーダ
11によりデコードし、プログラムを記憶した内蔵RO
M12の内容を容易に、読出せる機能を備えている。
ゲーム等に用いられる1チツプ1チツムマイコンとして
、第4図に示す構成のものがある。このLSII’はア
ドレスカウンタ10.アドレスデコーダ11.内蔵RO
M12.演算制御回路13.テスト制御回路14および
出力回路15から構成される。この1チツプマイコン1
′は、内蔵するテスト制御回路14により、LSIのテ
スト時にアドレスカウント10がアドレスを順次カウン
トすることにより、ROMアドレスをアドレスデコーダ
11によりデコードし、プログラムを記憶した内蔵RO
M12の内容を容易に、読出せる機能を備えている。
このような従来の回路構成では、実動作時に不要なR□
Mデータの読出すことができる。この読出し機能は、第
三者としてもROM12上に記憶されているソフトウェ
アプログラムの内容を読出ず事を可能とし、そのソフト
ウェアの機密保護が困難であり、またLSIが汎用のも
のであれば、ソフトウェアを含むLSIのコピーが可能
となってしまうという問題がある。
Mデータの読出すことができる。この読出し機能は、第
三者としてもROM12上に記憶されているソフトウェ
アプログラムの内容を読出ず事を可能とし、そのソフト
ウェアの機密保護が困難であり、またLSIが汎用のも
のであれば、ソフトウェアを含むLSIのコピーが可能
となってしまうという問題がある。
本発明の目的は、このような問題を解決し、ROMアド
レス空間内の一部のアドレス領域をデコードし、その領
域のROMデータのLSI外への読出しを禁止すること
により、ソフトウェアプログラムの機密保護を可能とし
た半導体累積回路を提供することにある。
レス空間内の一部のアドレス領域をデコードし、その領
域のROMデータのLSI外への読出しを禁止すること
により、ソフトウェアプログラムの機密保護を可能とし
た半導体累積回路を提供することにある。
本発明の半導体集積回路装置の構成は、LSIを搭載し
た半導体基板に内蔵され少くともソフトウェアプログラ
ムを記憶したプログラムメモリを有する内蔵メモリと、
前記プログラムメモリのアドレスを発生するアドレス発
生回路およびアドレスデコーダと、前記プログラムメモ
リの内容を外部に読出す出力回路と、前記L S I外
部から入力されるテスト信号により前記プログラムメモ
リのアドレスを制御するアドレス制御信号を出力するテ
スト制御回路と、このテスト制御回路のアドレス制御信
号を前記アドレス発生回路のアドレスが所定アドレスと
なったとき前記アドレス制御信号をオフとし、または前
記出力回路の出力をオフとするよう制御するアドレス制
御回路との備えることを特徴とする。
た半導体基板に内蔵され少くともソフトウェアプログラ
ムを記憶したプログラムメモリを有する内蔵メモリと、
前記プログラムメモリのアドレスを発生するアドレス発
生回路およびアドレスデコーダと、前記プログラムメモ
リの内容を外部に読出す出力回路と、前記L S I外
部から入力されるテスト信号により前記プログラムメモ
リのアドレスを制御するアドレス制御信号を出力するテ
スト制御回路と、このテスト制御回路のアドレス制御信
号を前記アドレス発生回路のアドレスが所定アドレスと
なったとき前記アドレス制御信号をオフとし、または前
記出力回路の出力をオフとするよう制御するアドレス制
御回路との備えることを特徴とする。
次に本発明の実施例について図面を用いて説明する。
第1図は本発明の一実施例のブロック図である。本実施
例は、LSIのテスト時特定アドレスのデコードを禁止
することによりプログラムメモリの読み出しを禁止する
ものでLSIIに内蔵されている。本実施例は、少なく
ともプログラムメモリを含む内蔵メモリ12と、演算制
御回路13と、この内蔵メモリ12のアドレスを選択す
るアドレスデコーダ11と、そのアドレスをカウントし
て出力するアドレスカウンター0と、LSI外部から入
力されるテスト信号TINによりアドレスカウンター0
及びアドレス信号を制御するゲートからなるアドレス信
号制御回路17と、内蔵メモリ12の内容をLSI外部
に出力する出力回路15と、この出力回路15を制御す
るテスト制御信号16を発生するテスト制御回路14と
により構成されている。
例は、LSIのテスト時特定アドレスのデコードを禁止
することによりプログラムメモリの読み出しを禁止する
ものでLSIIに内蔵されている。本実施例は、少なく
ともプログラムメモリを含む内蔵メモリ12と、演算制
御回路13と、この内蔵メモリ12のアドレスを選択す
るアドレスデコーダ11と、そのアドレスをカウントし
て出力するアドレスカウンター0と、LSI外部から入
力されるテスト信号TINによりアドレスカウンター0
及びアドレス信号を制御するゲートからなるアドレス信
号制御回路17と、内蔵メモリ12の内容をLSI外部
に出力する出力回路15と、この出力回路15を制御す
るテスト制御信号16を発生するテスト制御回路14と
により構成されている。
第2図は第1図のアドレス信号制御回路17を示す回路
図である。アドレスカウンター0のアドレス信号出力A
n〜A、〜A0の内、任意の一部のアドレス信号A。〜
Afflとテスト信号(TC)16とを入力とするNA
NDゲートのアドレス禁止ゲート21と、このゲート2
1の出力信号とアドレス信号A。〜A−の各々を入力と
するANDゲート200〜20t〜20ffiとか4な
り、これらゲート200〜20fflの出力はアドレス
デコーダ11に供給される。
図である。アドレスカウンター0のアドレス信号出力A
n〜A、〜A0の内、任意の一部のアドレス信号A。〜
Afflとテスト信号(TC)16とを入力とするNA
NDゲートのアドレス禁止ゲート21と、このゲート2
1の出力信号とアドレス信号A。〜A−の各々を入力と
するANDゲート200〜20t〜20ffiとか4な
り、これらゲート200〜20fflの出力はアドレス
デコーダ11に供給される。
次に、第1図、第2図を用い本実施例の動作を説明する
。
。
LSIIがテスト状態の場合、テスト信号TINが入力
端子2から入力され、テスト制御回路14が動作状態と
なり、このテスト制御回路14でテスト制御信号16が
アクティブ状態r1jとなる。テスト信号16はアドレ
スカウンタ10.出力回路15.アドレス制御回路17
にも入力され、内蔵ROM12のメモリデータをテスト
するためアドレスカウンタ10を順次カウントアツプす
るモードとし、RQMアドレスA。〜Afflは順次カ
ウントアツプされる。それと同時に、内蔵ROM12の
メモリデータを出力端子3がら出力するように、出力回
路15の入力を演算制御回路13から内蔵ROM12の
出力へと切換える。
端子2から入力され、テスト制御回路14が動作状態と
なり、このテスト制御回路14でテスト制御信号16が
アクティブ状態r1jとなる。テスト信号16はアドレ
スカウンタ10.出力回路15.アドレス制御回路17
にも入力され、内蔵ROM12のメモリデータをテスト
するためアドレスカウンタ10を順次カウントアツプす
るモードとし、RQMアドレスA。〜Afflは順次カ
ウントアツプされる。それと同時に、内蔵ROM12の
メモリデータを出力端子3がら出力するように、出力回
路15の入力を演算制御回路13から内蔵ROM12の
出力へと切換える。
一方、ゲート21はテスト信号16がテスト状態「1」
で、ROMアドレスAn〜All1で選ばれるROMア
ドレス領域の一部が選択されるとr□、となり、ゲート
2.O,o〜20゜によりROMアドレスA。〜A、、
、がアドレスデコーダ11へ入力される事を禁止する。
で、ROMアドレスAn〜All1で選ばれるROMア
ドレス領域の一部が選択されるとr□、となり、ゲート
2.O,o〜20゜によりROMアドレスA。〜A、、
、がアドレスデコーダ11へ入力される事を禁止する。
このためROMアドレスA 11〜A□で選ばれるアド
レス領域はアドレスデコーダ11でデコードされずに内
蔵ROM12のデータはLSIIの外部には出力されな
い事になる。
レス領域はアドレスデコーダ11でデコードされずに内
蔵ROM12のデータはLSIIの外部には出力されな
い事になる。
本実施例は、アドレスデコーダの入力を制御する事によ
り、内蔵ROM12プログラムメモリデータのLSI外
部への読出しを禁止したものであるが、他の実施例とし
て第3図に示す様に、ナス1〜時ROMの一部のアドレ
ス領域を選択するゲート7′の出力を用いて出力回路1
5を禁止するように制御する事によっても、同様にメモ
リデータのLSI外部への読出しを禁止する事が出来る
。
り、内蔵ROM12プログラムメモリデータのLSI外
部への読出しを禁止したものであるが、他の実施例とし
て第3図に示す様に、ナス1〜時ROMの一部のアドレ
ス領域を選択するゲート7′の出力を用いて出力回路1
5を禁止するように制御する事によっても、同様にメモ
リデータのLSI外部への読出しを禁止する事が出来る
。
以上説明したように本発明は、テスト時にプログラムメ
モリの内容を外部に読出し可能となっている電卓、ゲー
ム用等の1チツプマイクロコンピユータにおいて、同一
基板内に内蔵するプログラムメモリのアドレス空間の一
部アドレス領域についてのメモリ内容の外部読出しを禁
止する事によって、第三者によるソフトウェアのコピー
などからソフトウェアプログラムの保護を可能とするど
い効果がある。
モリの内容を外部に読出し可能となっている電卓、ゲー
ム用等の1チツプマイクロコンピユータにおいて、同一
基板内に内蔵するプログラムメモリのアドレス空間の一
部アドレス領域についてのメモリ内容の外部読出しを禁
止する事によって、第三者によるソフトウェアのコピー
などからソフトウェアプログラムの保護を可能とするど
い効果がある。
第1図は本発明の一実施例のLSIのブロック図、第2
図は第1図のアドレス制御回路の一例の回路図、第3図
は本発明の第2の実施例のブロック図、第4図は従来の
半導体集積回路の一例のブロック図である。 1・・・LSI、2・・・テスト信号T1N入力端子、
3・・・ROMデータ出力端子、10・・・アドレスカ
ウンタ、11・・・アドレスデコーダ、12・・・内蔵
ROM、13・・・演算制御回路、14・・・テスト制
御回路、15・・・出力回路、]6・・・テスト制御信
号、17.17′・・・アドレス信号制御回路、200
〜20□・・・ANDゲート、21・・・アドレス禁止
ゲート、Ao〜A11〜A□・・・アドレスカウンタ出
力信号。
図は第1図のアドレス制御回路の一例の回路図、第3図
は本発明の第2の実施例のブロック図、第4図は従来の
半導体集積回路の一例のブロック図である。 1・・・LSI、2・・・テスト信号T1N入力端子、
3・・・ROMデータ出力端子、10・・・アドレスカ
ウンタ、11・・・アドレスデコーダ、12・・・内蔵
ROM、13・・・演算制御回路、14・・・テスト制
御回路、15・・・出力回路、]6・・・テスト制御信
号、17.17′・・・アドレス信号制御回路、200
〜20□・・・ANDゲート、21・・・アドレス禁止
ゲート、Ao〜A11〜A□・・・アドレスカウンタ出
力信号。
Claims (1)
- LSIを搭載した半導体基板に内蔵され少くともソフト
ウェアプログラムを記憶したプログラムメモリを有する
内蔵メモリと、前記プログラムメモリのアドレスを発生
するアドレス発生回路およびアドレスデコーダと、前記
プログラムメモリの内容を外部に読出す出力回路と、前
記LSI外部から入力されるテスト信号により前記プロ
グラムメモリのアドレスを制御するアドレス制御信号を
出力するテスト制御回路と、このテスト制御回路のアド
レス制御信号を前記アドレス発生回路のアドレスが所定
アドレスとなったとき前記アドレス制御信号をオフとし
、または前記出力回路の出力をオフとするよう制御する
アドレス制御回路とを備えることを特徴とする半導体集
積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63181021A JPH0228853A (ja) | 1988-07-19 | 1988-07-19 | 半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63181021A JPH0228853A (ja) | 1988-07-19 | 1988-07-19 | 半導体集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0228853A true JPH0228853A (ja) | 1990-01-30 |
Family
ID=16093374
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63181021A Pending JPH0228853A (ja) | 1988-07-19 | 1988-07-19 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0228853A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6646935B2 (en) | 2001-01-17 | 2003-11-11 | Nec Electronics Corporation | Semiconductor memory device for reducing number of input cycles for inputting test pattern |
-
1988
- 1988-07-19 JP JP63181021A patent/JPH0228853A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6646935B2 (en) | 2001-01-17 | 2003-11-11 | Nec Electronics Corporation | Semiconductor memory device for reducing number of input cycles for inputting test pattern |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5237616A (en) | Secure computer system having privileged and unprivileged memories | |
JP3023425B2 (ja) | データ処理装置 | |
US5802541A (en) | Method and apparatus in a data processing system for using chip selects to perform a memory management function | |
US4669059A (en) | Method and apparatus in a data processor for selectively disabling a power-down instruction | |
KR0138697B1 (ko) | 마이크로컴퓨터 | |
JPH0156413B2 (ja) | ||
JPH0228853A (ja) | 半導体集積回路装置 | |
US7340575B2 (en) | Method and a circuit for controlling access to the content of a memory integrated with a microprocessor | |
JP3705255B2 (ja) | 半導体装置及びそれを用いたインサーキットエミュレータ | |
JP4574759B2 (ja) | デジタルデータ処理回路用記憶手段への書込みアクセスを制御する方法及び装置 | |
JPH01232452A (ja) | ワンチッププロセッサ | |
JPH0475137A (ja) | データ処理装置 | |
JPH01123342A (ja) | メモリの書込保護回路 | |
JPH05225361A (ja) | レジスタ書換え方式 | |
KR930011347B1 (ko) | 이동체 단말기의 전원 온/오프에 의한 불휘발성 메모리 오동작 보호회로 | |
JPH0285945A (ja) | 半導体集積回路 | |
JPS6220960Y2 (ja) | ||
JPS62165253A (ja) | 不揮発性メモリ内蔵lsi | |
JPH03276346A (ja) | メモリカード | |
JPH0635690A (ja) | プログラムデータ書き込み制御装置 | |
JPS60245057A (ja) | 1チツプマイクロコンピユ−タ | |
KR900008240Y1 (ko) | 메모리 데이터 보호 회로 | |
JPS58200345A (ja) | 1チツプマイクロコンピユ−タ | |
JPS6091464A (ja) | マイクロコンピユ−タ | |
JPH0689348A (ja) | シングルチップ・マイクロコンピュータ |