JPH04322585A - 多重サブサンプルデコード回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、テレビジョン信号を
多重サブサンプルして伝送帯域幅を圧縮した信号のデコ
ード回路の係わり、特にフレーム間及びフィールド間の
サブサンプリングが施された信号をデコードする際に、
既約な関係にある標本化周波数への変換を必要とする多
重サブサンプルデコード回路に関する。

【０００２】

【従来の技術】高品位なテレビジョン信号を伝送ライン
上で実用的な周波数帯域に帯域圧縮する方式としてＭＵ
ＳＥ（Ｍｕｌｔｉｐｌｅ　Ｓｕｂ−Ｎｙｑｕｉｓｔ　Ｓ
ａｍｐｌｉｎｇ　Ｅｎｃｏｄｉｎｇ）方式がある。この
方式の詳細な説明は、特公昭６４−３４３２号公報に示
されている。また、この改良として、例えば特開昭６１
−２６４８８９号公報或いはＮＨＫ技術研究　Ｖｏｌ．
３９，Ｎｏ２　「ＭＵＳＥ方式の開発」に示されている
。この方式は、高品位テレビジョン信号に、フィールド
間及びフレーム間のオフセットサブサンプリングを施し
、伝送帯域の圧縮を行っている。

【０００３】図６はＭＵＳＥ方式による高品位テレビジ
ョン信号をデコードする多重サブサンプルデコード回路
の構成を示している。入力端子１には伝送されたアナロ
グＭＵＳＥ信号が導入される。アナログＭＵＳＥ信号は
、アナログ／ディジタル（以下Ａ／Ｄと記す）変換器２
に入力され、１６．２ＭＨｚで標本化及びディジタル化
される。Ａ／Ｄ変換器２の出力は、動き検出回路３、フ
レーム間内挿回路４及びフィールド内内挿回路６に入力
される。

【０００４】フレーム間内挿回路４は、フレーム遅延メ
モリ５を用い、フレーム間オフセットサブサンプリング
された信号をフレーム間内挿して戻している。高品位テ
レビジョン信号のうち、静止画領域の信号は、ＭＵＳＥ
方式によるエンコード処理とは逆の処理が行われ、フレ
ーム間内挿されたデータレート３２．４ＭＨｚの信号と
なる。フィールド内内挿回路６は、同一フィールド内の
情報を用いてフィールド内内挿処理を行う。これにより
データーレート３２．４ＭＨｚの信号となる。

【０００５】フレーム間内挿回路４及びフィールド内内
挿回路６の出力は、それぞれ周波数変換回路８，９に入
力され、特性を損なうことなくデーターレート４８．６
ＭＨｚの信号に変換される。更に周波数変換回路８の出
力は、フィールド間内挿回路１５に入力される。

【０００６】フィールド間内挿回路１５は、フィールド
遅延メモリ１６を用い、フィールド間オフセットサブサ
ンプリングされた信号をもとに戻す為にフィールド間内
挿処理を行う。フィールド間内挿回路１５及び周波数変
換回路９の出力は、それぞれ静画処理信号、動画処理信
号として線形混合回路１８に入力される。

【０００７】線形混合回路１８は、各画素毎の動き量を
示す動き検出信号により、動きに応じて静画処理信号、
動画処理信号を混合し、広帯域な高品位テレビジョン信
号（データレート４８．６ＭＨｚ）の輝度信号Ｙを出力
する。動き検出信号は、動き検出回路３で得られるデー
ターレート３２．４ＭＨｚの信号を、周波数変換回路７
で、データーレート４８．６ＭＨｚの信号に変換した信
号である。

【０００８】一方、色信号処理を行うために、動き検出
回路３、フレーム間内挿回路４及びフィールド内内挿回
路６の出力は、それぞれ色伸張回路１０，１１，１２に
入力される。色信号は、ＴＣＩ（Ｔｉｍｅ　Ｃｏｍｐｒ
ｅｓｓｅｄ　Ｉｎｔｅｇｒａｔｉｏｎ　）方式により時
間軸方向に圧縮されて伝送されている。従って、色伸張
回路１０，１１，１２は、各データを時間軸方向に伸張
し、輝度信号と等しい時間間隔を持つ信号に変換する。 色伸張回路１１，１２の出力は、それぞれ静止画処理を
行う色フィールド間内挿回路１３及び動画処理を行う色
フィールド内内挿回路２７に入力される。

【０００９】色フィールド間内挿回路１３は、色フィー
ルド遅延メモリ１４を用い、フィールド間内挿処理を行
う。また、色フィールド内内挿回路２７は、色フィール
ド内内挿処理を行う。色フィールド間内挿回路１３及び
色フィールド内内挿回路２７の出力は、それぞれ静画処
理信号、動画処理信号として色線形混合回路１７に入力
される。

【００１０】色線形混合回路１７は、輝度信号と同様に
、色伸張回路１０から出力される動き検出信号により、
動きに応じて静画処理信号、動画処理信号を混合する。 色線形混合回路１７の出力は、線順次デコーダ１９に入
力される。

【００１１】線順次デコーダ１９は、交互に送られる線
順次の色差信号に、垂直方向の補間等を施し、色差信号
（Ｂ−Ｙ），（Ｒ−Ｙ）を出力する。色差信号（Ｂ−Ｙ
），（Ｒ−Ｙ）及び輝度信号Ｙは、マトリクス回路２０
に入力される。

【００１２】マトリクス回路２０は、Ｙ信号、（Ｂ−Ｙ
），（Ｒ−Ｙ）信号を３原色Ｒ，Ｇ，Ｂ信号に変換する
。マトリクス回路２０の出力は、それぞれ１１：１２時
間軸伸張回路２１，２２，２３に入力される。

【００１３】マトリクス回路２０の各出力は、データー
レート４８．６ＭＨｚの信号である。従って、１１：１
２時間軸伸張回路２１，２２，２３は、時間軸を１２／
１１倍に伸張し、データーレート４８．６ＭＨｚの高品
位テレビジョン信号に変換する。１１：１２時間軸伸張
回路２１，２２，２３の出力は、それぞれディジタル／
アナログ（以下Ｄ／Ａと記す）変換器２４，２５，２６
に入力されてアナログ信号に変換され、出力端子２８，
２９，３０に導出される。

【００１４】以上説明したように、ＭＵＳＥ方式による
高品位テレビジョン信号デコード回路は、伝送されたア
ナログＭＵＳＥ信号をディジタル化し、フレーム間及び
フィールド間の内挿処理を行い高品位テレビジョン信号
を復元している。従って、３２．４ＭＨｚ或いは４８．
６ＭＨｚを基準とする同期式ディジタル回路により構成
されていることになる。

【００１５】さて、この高品位テレビジョン信号デコー
ド回路は、３２．４ＭＨｚから４８．６ＭＨｚへの周波
数変換を行っている。３２．４ＭＨｚと４８．６ＭＨｚ
とは、２：３の周波数関係にある、この様な既約な関係
にある標本化周波数の変換方式としては、例えば特公昭
６２−５５３２５号公報に示した方式が有効である。図
７は図６に示した多重サブサンプルデコード回路で使用
される３２．４ＭＨｚから４８．６ＭＨｚへの標本化周
波数変換回路を示している。

【００１６】図７（ａ）はその構成を示すものである。 入力端子１０１に導入されたデーターレート３２．４Ｍ
Ｈｚの信号は、シフトレジスタ１０２に入力される。シ
フトレジスタ１０２は、隣接する複数個の標本値を出力
する。シフトレジスタ１０２の出力は、それぞれ加重加
算回路１０３，１０４，１０５に入力される。

【００１７】加重加算回路１０３，１０４，１０５は、
２つの標本化時刻の関係から求まる隣接サンプル間の加
重値の演算を行う。加重加算回路１０３，１０４，１０
５の各応答波形は、それぞれスイッチ１０６の入力端に
入力される。シフトレジスタ１０２、加重加算回路１０
３，１０４，１０５は、それぞれ３２．４ＭＨｚのクロ
ックを基準として動作する。

【００１８】スイッチ１０６は、３２．４ＭＨｚの２サ
イクルで各入力端を１周し、加重加算回路１０３，１０
４，１０５の出力を、それぞれレジスタ１０７に入力す
る。レジスタ１０７は、これらの信号を４８．６ＭＨｚ
のクロックレートで再標本化する。

【００１９】図７（ｂ）は、上記回路のタイミング図を
示している。図において、３２．４ＭＨｚ、４８．６Ｍ
Ｈｚの２つの基準クロック及びデータの関係は、３２．
４ＭＨｚの２サイクルの時間に４８．６ＭＨｚの３デー
タが出力されている。

【００２０】ここで、加重加算回路１０３，１０４，１
０５の出力が、スイッチ１０６を介してレジスタ１０７
に入力される経路をみると、２つの基準クロックの周波
数関係から、図中破線で示す様な位相がある。例えば、
加重加算回路１０３の出力データａ１についてみると、
データａ１がレジスタ１０７に入力される迄に、上記位
相は４８．６ＭＨｚの半分の時間しか余裕がないことに
なる。

【００２１】この様な高速動作に対応するために、３２
．４ＭＨｚと４８．６ＭＨｚとの最小公倍数である９６
．４ＭＨｚ程度で動作するディバイスが必要である。 この高速ディバイスは、現在実現されてはいるものの、
高価であるため経済性に問題がある。

【００２２】また、高速動作を避ける方法として、例え
ば、データａ１を出力する加重加算回路１０３の駆動ク
ロック位相を微調整して、このクリティカルなパスの時
間余裕を大きくする方法が考えられる。しかし、微調整
の度合いは、加重加算回路、スイッチ１０６及びレジス
タ１０７の個々のばらつきにより決定されるものであり
、集積回路化を考慮すると不向きである。

【００２３】また、図６に示す多重サブサンプルデコー
ド回路において、輝度信号のフィールド間内挿回路１５
及びフィールド遅延メモリ１６は、４８．６ＭＨｚを基
準とする２のべき乗分の１の時間間隔で動作する。一方
、色信号の色フィールド間内挿回路１３及び色フィール
ド遅延メモリ１４は、３２．４ＭＨｚを基準とする２の
べき乗分の１の時間間隔で動作する。

【００２４】上述のように、両信号の基準クロックが異
なり、クリティカルな位相が存在するので、フィールド
遅延メモリ１６及び色フィールド遅延メモリ１４は、別
々に構成されている。

【００２５】故に、上記位相の問題が解決すれば、フィ
ールド遅延メモリ１６と色フィールド遅延メモリ１４と
を共有することができ、デコード回路の小型化を図るこ
とができる。

【００２６】

【発明が解決しようとする課題】以上説明したように、
互いに既約な関係にある複数の周波数（例えばＮとＭ）
で動作する同期回路を有した多重サブサンプルデコード
回路は、集積回路化を行い、装置の小型化、動作の安定
化及び低価格化を進めるうえで問題がある。これは、Ｎ
からＭへの標本歌周波数変換の際、ＮとＭとの最小公倍
数程度の高速動作のディバイスが必要となるからである
。

【００２７】そこでこの発明は上記問題点を解決する為
になされたもので、基準周波数を同一にして、Ｎ／２ｉ
（ｉ＝０，１，２，３，…）で動作する同期回路で構成
される多重サブサンプルデコードを提供することを目的
とする。

【００２８】

【課題を解決するための手段】この発明は、フィールド
間及びフレーム間オフセットサブサンプルを施して伝送
帯域が圧縮された高品位テレビジョン信号に対し、第１
の標本化周波数でフレーム間内挿を行い、当該第１の標
本化周波数とは既約な関係にある第２の標本化周波数で
フィールド間内挿を行う多重サブサンプルデコード回路
において、複数の標本化周波数変換フィルタの出力を並
列化して前記第１の標本化周波数で標本化を行うことに
より前記第２の標本化周波数と等化な関係にある並列信
号を得、少なくとも次に続く前記フィールド間内挿を前
記第１の標本化周波数で行う手段を具備したものである
。

【００２９】

【作用】上記手段によれば、周波数Ｎで動作する標本化
周波数変換用の複数の加重加算回路の出力は、同じく周
波数Ｎで動作する複数のレジスタにより標本化され、並
列信号となる。この並列信号により、以降のフィールド
間内挿、静止画信号と動画信号との線形混合等を行う。 具体的には、３２．４ＭＨｚから４８．６ＭＨｚへの標
本化周波数変換に際し、例えば３個の加重加算回路を用
い、各出力（ａ１，ａ２，ａ３，ａ４，ａ５，ａ６，…
）は，それぞれ３２．４ＭＨｚで動作する２個のレジス
タにより標本化される。各レジスタは、それぞれ、例え
ばａ１，ａ２，ａ４，ａ５，…、ａ２，０，ａ６，０…
を出力する。

【００３０】この様に、標本化周波数変換に際し、信号
を並列化することにより、変換前後の動作周波数が同一
となる同期型デコード回路となる。これにより回路動作
の低速化、無調整化及び安定化が可能となる。また、信
号の単線化による動作周波数の相違から、従来、個別の
構成としていた輝度及び色信号用のフィールド遅延メモ
リを共有することができる。

【００３１】

【実施例】以下この発明の実施例を図面を参照して説明
する。

【００３２】図１及び図２はこの発明に係わる多重サブ
サンプルデコード回路の一実施例を示している。以下、
図６に示した回路とは異なる動き検出回路３、フレーム
間内挿回路４及びフィールド内内挿回路６以降について
説明する。図１は特に静止画処理に関する並列化回路２
１０及びフィールド間内挿回路２４０を示している。

【００３３】フレーム間内挿回路４の出力は、並列化回
路２１０を構成するシフトレジスタ２１１に入力される
。シフトレジスタ２１１は、従来と同様に、隣接する複
数個の標本値を、それぞれ加重加算回路２１２，２１３
，２１４の入力する。

【００３４】加重加算回路２１２，２１３の出力は、そ
れぞれセレクタ２１５で選択され、クロック周波数３２
．４ＭＨｚで動作するＤタイプフロップフロップ（以下
Ｄ−ＦＦと記す）２１７に導出される。加重加算回路２
１４の出力は、セレクタ２１６の一方端に入力される。 セレクタ２１６の他方端には０が入力され、セレクタ２
１６の出力は、クロック周波数３２．４ＭＨｚで動作す
るＤ−ＦＦ２１８に入力される。

【００３５】これにより、図６に示した標本化周波数変
換回路８の出力と等化であるデータレート３２．４ＭＨ
ｚの並列信号が、並列化回路２１０の出力として得られ
る。これらの信号は、フィールド間内挿回路２４０を構
成するサブサンプル回路２４１に入力される。

【００３６】サブサンプル回路２４１は、フィールド遅
延を必要とするデータ列のみを単線化して、ＹＣセレク
タ２４２の一方端に入力する。ＹＣセレクタ２４２の他
方端には、フレーム間内挿回路４の出力がシフトレジス
タ２３０を介して入力される。

【００３７】シフトレジスタ２３０の段数は、並列化回
路２１０の遅延段数と等しい。従って、ＹＣセレクタ２
４２の入力端から見たＴＣＩ方式の輝度信号と色信号と
の時間関係は保たれている。

【００３８】ＹＣセレクタ２４２は、輝度信号及び色信
号の入力に合わせてセレクト制御を行う。ＹＣセレクタ
２４２の出力は、１フィールド分の遅延量を有するフィ
ールド遅延メモリ２４３を介してライン平均回路２４４
に入力される。ライン平均回路２４４の出力は、セレク
タ２４５の一方端に入力され、セレクタ２４５の他方端
には、並列化回路２１０を構成するＤ−ＦＦ２１７の出
力が入力される。また、セレクタ２４６の一方端には、
Ｄ−ＦＦ２１８の出力が入力され、セレクタ２４６の他
方端には、ライン平均回路２４４の出力が入力される。

【００３９】セレクタ２４５，２４６は、フィールド間
サブサンプル位相信号によりセレクト制御を行う。これ
により、フィールド遅延メモリ２４３及びライン平均回
路２４４を介した１フィールド遅延信号と並列化回路２
１０の出力とがフィールド間内挿された信号が得られる
。セレクタ２４５，２４６のフィールド間内挿出力は、
それぞれクロック周波数３２．４ＭＨｚで動作するＤ−
ＦＦ２４７，２４８を介し、静止画処理信号として図２
の線形混合回路２６０に入力される。以下、図３及び図
４を参照して周波数変換回路２１０からフィールド間内
挿回路２４０迄の動作を従来例と比較して説明する。先
ず、従来例を説明する。図３（ａ）は、図６に示したフ
ィールド間内挿回路１５を示し、同図（ａ）はそのタイ
ミング図を示している。

【００４０】データレート４８．６ＭＨｚの標本周波数
変換回路８の出力は、サブサンプル回路４００に供給さ
れる。サブサンプル回路４００は、入力データ列ｘ（ｘ
１，ｘ２，ｘ３，…）のうち、例えば奇数添字で示され
たデータ列（ｘ１，ｘ３，ｘ５，…）を出力する。この
データ列は、フィールド遅延メモリ１６及びライン平均
回路４０３を直列に介してセレクタ４０４の一方端に入
力される。なお、説明を簡単にするためフィールド遅延
されたデータ列もｘ１，ｘ３，ｘ５，…として説明する
。

【００４１】セレクタ４０４の他方端には、標本周波数
変換回路８からのデータ列ｙ（ｙ１，ｙ２，ｙ３，…）
が入力される。セレクタ４０４は、フィールド間サブサ
ンプル位相信号により、例えば入力データ列からｘ１，
ｙ２，ｘ３，ｙ４，…を選択導出してフィールド間内挿
を行う。

【００４２】次に、本発明の実施例を説明する。並列化
回路２１０の加重加算回路２１２，２１３の出力は、セ
レクタ２１５により３２．４ＭＨｚ１サイクル周期で選
択され、Ｄ−ＦＦ２１７に導出される。加重加算回路２
１４の出力及び“０”データもまた、セレクタ２１６に
より３２．４ＭＨｚ１サイクル周期で選択され、Ｄ−Ｆ
Ｆ２１８に導出される。Ｄ−ＦＦ２１７，２１８の出力
は、フィールド間内挿回路２４０に入力される。

【００４３】従来、フィールド間内挿回路１５の入力デ
ータは、標本化周波数変換回路８で４８．６ＭＨｚに変
換されたデータである。すなわち、３２．４ＭＨｚ２サ
イクル周期で入力されたデータを３サイクル周期で出力
してデータ列ｘ（ｘ１，ｘ２，ｘ３，…）を得、更に単
線化したデータである。

【００４４】本発明のフィールド間内挿回路２４０の入
力データは、データ列ｘ（ｘ１，ｘ２，ｘ３，…）が入
力されることに変わりはない。しかし、このデータに“
０”データが加わり、データレート３２．４ＭＨｚの並
列データとして入力される点で異なる。以下、図４に示
したタイミング図を参照して、フィールド間内挿回路２
４０の動作について説明する。

【００４５】フィールド間内挿回路２４０を構成するサ
ブサンプル回路２４１には、Ｄ−ＦＦ２１７からのデー
タ列（ｘ１，ｘ３，ｘ４，ｘ６，…）とＤ−ＦＦ２１８
からのデータ列（ｘ２，０，ｘ５，０，…）が入力され
る（図４（ａ））。そして、３２．４ＭＨｚ２サイクル
周期でこれらのデータ列を選択導出する。

【００４６】具体的には、最初の２サイクルでＤ−ＦＦ
２１７からのデータｘ１，ｘ３を選択し、次の２サイク
ルでＤ−ＦＦ２１８からのデータｘ５，０を選択する。 従って、サブサンプル回路２４１の出力データは、（ｘ
１，ｘ３，ｘ５，０，ｘ７，ｘ９，ｘ１１，０，…）と
なる（図４（ｂ））。

【００４７】サブサンプル回路２４１の出力は、フィー
ルド遅延メモリ２４３及びライン平均回路２４４を介し
てフィールド間内挿用のセレクタ２４５，２４６に入力
される。なお、説明を簡単にするためフィールド遅延さ
れたデータ列とサブサンプル回路２４１の出力データと
を同一記号で示す。

【００４８】セレクタ２４５は、１フィールド遅延デー
タ（図４（ｂ））とＤ−ＦＦ２１７の出力データ（図４
（ｃ））とを３２．４ＭＨｚ２サイクル周期で選択し、
データ列（ｘ１，ｘ３，ｙ４，ｙ６，…）を導出する（
図４（ｄ））。またセレクタ２４６は、１フィールド遅
延データ（図４（ｂ））とＤ−ＦＦ２１８の出力データ
（図４（ｃ））とを３２．４ＭＨｚ２サイクル周期で選
択し、データ列（ｙ２，０，ｘ５，０，…）を導出する
（図４（ｄ））。

【００４９】セレクタ２４５が１フィールド遅延データ
を選択している時刻では、セレクタ２４６は並列化回路
２１０の出力データを選択している。セレクタ２４５，
２４６の出力は、Ｄ−ＦＦ２４７，２４８を介して線形
混合回路２６０に入力される（図４（ｅ））。

【００５０】図４（ｅ）において、ｉ，ｉｉ，ｉ，ｉ，
ｉｉと見ていけば、ｘ１，ｙ２，ｘ３，ｙ４，ｘ５…と
なり、従来のフィールド間内挿回路１５の出力と等しい
ことが分かる。

【００５１】図２に示した並列化回路２００，２２０も
２１０と同一構成であり、各回路は、それぞれ動き検出
回路３及びフィールド内内挿回路６の出力を並列化して
、並列化回路２１０と同一形式で線形混合回路２６０に
入力する（図４（ｇ），（ｆ））。

【００５２】線形混合回路２６０は、画素単位の動き量
を示した動き検出信号のデータ列ｖ（図４（ｇ））に基
づき、静画処理されたデータ（図４（ｅ））と動画処理
されたデータ（図４（ｆ））とを線形混合する。これに
より線形混合処理されたデータ列ｚ（図４（ｈ））が並
列出力される。

【００５３】以上説明した構成によれば、並列化回路２
１０からフィールド間内挿回路２４０を介して線形混合
回路２６０迄の処理を、信号線を並列化することにより
３２．４ＭＨｚを基準とする同期回路によりすべて処理
することができる。従って、従来構成で見られる様な３
２．４ＭＨｚから４８．６ＭＨｚへの基準クロックの変
更によるクリティカルな信号経路はなくなる。

【００５４】図２に戻り、線形混合回路２６０の出力は
、それぞれ時間軸伸張回路３４０に入力される。線形混
合回路２６０の出力データのうち、データ（ｚ１，ｚ３
，ｚ４，…）は、Ｄ−ＦＦ３４１，３４２を直列に介し
て１１：１２時間軸伸張回路３４６に入力される。更に
データ（ｚ１，ｚ３，ｚ４，…）は、Ｄ−ＦＦ３４３を
介して１１：１２時間軸伸張回路３４７に入力される。 また、データ（ｚ２，０，ｚ５，…）は、Ｄ−ＦＦ３４
４，３４５を直列に介して１１：１２時間軸伸張回路３
４６に入力される。

【００５５】１１：１２時間軸伸張回路３４６，３４７
，３４８の出力は、それぞれスイッチ３５２の入力端に
供給される。スイッチ３５２は入力信号を巡回して選択
し、Ｄ−ＦＦ３５３を介して輝度信号Ｙを出力端子３９
０に導出する。以下、図５のタイミング図を参照して時
間軸伸張回路３４０の動作について説明する。

【００５６】線形混合回路２６０の出力データ（図５（
ａ））のうち、ｚ１，ｚ４，ｚ７，…は、３２．４ＭＨ
ｚで動作するＤ−ＦＦ３４１を介して１６．２ＭＨｚで
動作するＤ−ＦＦ３４２に入力される。また、ｚ３，ｚ
６，ｚ９，…は、１６．２ＭＨｚで動作するＤ−ＦＦ３
４３に入力される。更に、ｚ２，ｚ５，ｚ８，…は、３
２．４ＭＨｚで動作するＤ−ＦＦ３４４を介して１６．
２ＭＨｚで動作するＤ−ＦＦ３４５に入力される。

【００５７】Ｄ−ＦＦ３４２，３４５，３４３の出力は
、１６、２ＭＨｚを基準とする３線の並列信号である（
図５（ｂ））。これにより２線信号から３線信号へ変換
されことになる。

【００５８】１１：１２時間軸伸張回路３４６，３４７
，３４８は、データレート１６．２ＭＨｚの入力信号を
データレート１４．８５ＭＨｚの信号に変換して出力す
る（図５（ｃ））。スイッチ３５２は、４４．５５ＭＨ
ｚ周期で入力を切り換え、３周期で１巡して導出する（
図５（ｄ））。Ｄ−ＦＦ３５３は、１４、８５ＭＨｚの
３倍の４４．５５ＭＨｚで動作し、入力データを１周期
分遅延させて出力する（図５（ｅ））。

【００５９】次に、図１に示したライン平均回路２４４
及び図３に示した従来例のライン平均回路４０３の機能
を説明する。フィールド間オフセットサブサンプルによ
り１フィールド遅延された信号と、標本間周波数変換回
路から直接フィールド内内挿用のセレクタへ入力される
現信号とは、４８．６ＭＨｚ単位で１サイクルオフセッ
トした関係にある。従って、５６３Ｈ（Ｈは水平期間）
遅延信号と５６２Ｈ遅延信号との平均化を行う。

【００６０】フィールド遅延メモリ２４３及びシフトレ
ジスタ２３０の出力は、それぞれ色伸張回路２７０，２
８０を介して色フィールド間内挿回路３１０に入力され
る。従来、色フィールド間内挿の為のフィールド遅延を
、色伸張の後に行っていたのに対し、本発明ではフィー
ルド遅延の後に色伸張を行っている。しかし、いずれに
しても特性に相違はない。

【００６１】また、フィールド内内挿回路６の出力は、
色伸張回路２９０を介して色フィールド内内挿回路３８
０に入力される。色フィールド間内挿回路３１０の静止
画出力及び色フィールド内内挿回路３８０の動画出力は
、それぞれ色線形混合回路３２０に入力される。

【００６２】色線形混合回路３２０は、色伸張回路３０
０を介した動き検出回路３の動き検出信号に基づき混合
し、線順次デコード回路３３０に入力する。線順次デコ
ード回路３３０の色差信号（Ｒ−Ｙ），（Ｂ−Ｙ）は、
それぞれ１１：１２時間軸伸張回路３６０，３７０を介
して出力端子４００，４１０に導出される。

【００６３】このように、信号線を並列化し、動作周波
数を同一にすることで、従来、周波数の違いから個別に
構成していた輝度信号用と色信号用とのフィールドメモ
リを共有化することができる。

【００６４】出力端子３９０，４００，４１０に導出さ
れた輝度信号、（Ｒ−Ｙ）色差信号、（Ｂ−Ｙ）色差信
号は、図示されていないが、それぞれマトリクス回路に
入力されてＲ．Ｇ．Ｂ信号に変換され、Ｄ／Ａ変換回路
でアナログ信号に変換される。マトリクス回路は、従来
、４８．６ＭＨｚの輝度信号及び１６．２ＭＨｚの色差
信号のマトリクス演算を行っていたのに対し、本実施例
では４４．５５ＭＨｚの輝度信号及び１９．８５ＭＨｚ
の色差信号のマトリクス演算を行うので、動作周波数が
異なる。

【００６５】

【発明の効果】以上説明したようにこの発明に係わる多
重サブサンプルデコード回路によれば、既約な関係にあ
る標本化周波数を変換する際、信号を並列化して動作周
波数を同一にすることにより、信号経路にクリティカル
なパスがなくなる。従って、回路動作の低速化、無調整
化及び安定化が可能となり集積化が容易となる。また、
動作周波数が同一となるので、輝度及び色信号用のフィ
ールドメモリを共有することができる。

【図面の簡単な説明】

【図１】　　この発明に係わる多重サブサンプルデコー
ド回路の一実施例を示す構成図。

【図２】　　この発明に係わる多重サブサンプルデコー
ド回路の一実施例を示す構成図。

【図３】　　図１に示した回路の動作を説明するための
図。

【図４】　　図１に示した回路の動作を説明するための
タイミング図。

【図５】　　図１に示した時間軸伸張回路の動作を説明
するためのタイミング図。

【図６】　　従来の多重サブサンプルデコード回路を示
す構成図。

【図７】　　図６に示した標本化周波数変換回路を説明
するための図。

【符号の説明】

１，１０１…入力端子、２…Ａ／Ｄ変換回路、３…動き
検出回路、４…フレーム間内挿回路、５…フレーム遅延
メモリ、６…フィールド内内挿回路、７，８，９…標本
化周波数変換回路、１０〜１２，２７０，２８０，２９
０，３００…色伸張回路、１３，３１０…色フィールド
間内挿回路、１４…色フィールド遅延メモリ、１５，２
４０…フィールド間内挿回路、１６，２４３…フィール
ド遅延メモリ、１７，３２０…色線形混合回路、１８，
２６０…線形混合回路、１９，３３０…線順次デコード
回路、２０…マトリクス回路、２１〜２３，３４０，３
４６〜３４８，３６０，３７０…１１：１２時間軸伸張
回路、２４〜２６…Ｄ／Ａ変換回路、２７，３８０…色
フィールド内内挿回路、２８〜３０，１０８，３９０，
４００，４１０…出力端子、１０２，１０７，２１１，
２３０…シフトレジスタ、１０３〜１０５，２１２〜２
１４…加重加算回路、１０６，３５２…スイッチ、２０
０，２１０，２２０…並列化回路、２１５，２１６，２
４５，２４６，４０４…セレクタ、２１７，２１８，２
４７，２４８，３４１〜３４５，３５３，４０５…Ｄ−
ＦＦ、２４１，４００…サブサンプル回路、２４２…Ｙ
Ｃセレクタ、２４４，４０３…ライン平均回路。

Claims (4)

【特許請求の範囲】
1. 【請求項１】　　フィールド間及びフレーム間オフセッ
   トサブサンプルを施して伝送帯域が圧縮された高品位テ
   レビジョン信号に対し、第１の標本化周波数でフレーム
   間内挿を行い、当該第１の標本化周波数とは既約な関係
   にある第２の標本化周波数でフィールド間内挿を行う多
   重サブサンプルデコード回路において、複数の標本化周
   波数変換フィルタの出力を並列化して前記第１の標本化
   周波数で標本化を行うことにより前記第２の標本化周波
   数と等化な関係にある並列信号を得、少なくとも次に続
   く前記フィールド間内挿を前記第１の標本化周波数で行
   う手段を有することを特徴とした多重サブサンプルデコ
   ード回路。
2. 【請求項２】輝度信号及び色信号が時分割多重された前
   記高品位テレビジョン信号を復調する前記多重サブサン
   プルデコード回路において、前記並列信号を用いて前記
   輝度信号を復調する第１の手段と、前記第１の標本化周
   波数の信号を用いて前記色信号を復調する第２の手段と
   を有することを特徴とする特許請求の範囲第１項記載の
   多重サブサンプルデコード回路。
3. 【請求項３】　　前記並列信号から前記輝度信号を選択
   し、前記第１の標本化周波数の信号から前記色信号を選
   択する手段と、前記選択手段の出力をそれぞれ１フィー
   ルド遅延する手段と、前記遅延手段の輝度信号及び色信
   号出力をフィールド間内挿用の信号としてそれぞれ前記
   第１及び第２の手段に入力する手段とを有することを特
   徴とする特許請求の範囲第２項記載の多重サブサンプル
   デコード回路。
4. 【請求項４】　　前記第１及び第２の標本化周波数の比
   を２：３とすることを特徴とする特許請求の範囲第１項
   記載の多重サブサンプルデコード回路。