JPH04322225A - 液晶表示デバイス - Google Patents
液晶表示デバイスInfo
- Publication number
- JPH04322225A JPH04322225A JP3090387A JP9038791A JPH04322225A JP H04322225 A JPH04322225 A JP H04322225A JP 3090387 A JP3090387 A JP 3090387A JP 9038791 A JP9038791 A JP 9038791A JP H04322225 A JPH04322225 A JP H04322225A
- Authority
- JP
- Japan
- Prior art keywords
- pixel electrode
- pixel
- tft
- switch element
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 18
- 239000010409 thin film Substances 0.000 claims abstract description 8
- 239000003990 capacitor Substances 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 3
- 229910003070 TaOx Inorganic materials 0.000 claims description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229910017107 AlOx Inorganic materials 0.000 claims 1
- 229910004205 SiNX Inorganic materials 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract description 14
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 230000002950 deficient Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 3
- 210000002858 crystal cell Anatomy 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、アクティブ素子を用い
た液晶表示デバイスに関するものである。
た液晶表示デバイスに関するものである。
【０００２】
【従来の技術】従来この目的に使われるトランジスタ−
アレイとしては，例えば特開昭５９−４７６２３号公報
に示されるように，（図２）のような構成が一般的であ
る。即ち，走査線Ｘ１〜ＸＭはゲ−ト電極を，信号線Ｙ
１〜ＹＮはソ−ス電極をそれぞれ接続した薄膜トランジ
スタ−（以後ＴＦＴと呼ぶ）１１をそなえ，そのドレイ
ン電極は画素電極２６に接続されている。画素電極と対
向ア−ス電極の間に液晶１３が挿入され独立した画素１
４を構成する。液晶は等価的にコンデンサ−として働く
が場合によってはこれに並列に補助コンデンサ−が追加
されることもある。
アレイとしては，例えば特開昭５９−４７６２３号公報
に示されるように，（図２）のような構成が一般的であ
る。即ち，走査線Ｘ１〜ＸＭはゲ−ト電極を，信号線Ｙ
１〜ＹＮはソ−ス電極をそれぞれ接続した薄膜トランジ
スタ−（以後ＴＦＴと呼ぶ）１１をそなえ，そのドレイ
ン電極は画素電極２６に接続されている。画素電極と対
向ア−ス電極の間に液晶１３が挿入され独立した画素１
４を構成する。液晶は等価的にコンデンサ−として働く
が場合によってはこれに並列に補助コンデンサ−が追加
されることもある。
【０００３】（図２）によりＴＦＴの働きを説明する。
走査線Ｘ１，Ｘ２，Ｘ３，−−−には（図３）に示すよ
うな選択パルスＰ１，Ｐ２，Ｐ３，−−−がそれぞれ印
加される。特定の走査線例えばＸ１が選択状態のとき（
他のすべての走査線は非選択）これに接続される一連の
ＴＦＴのソ−ス・ドレイン間が導通状態となり，それら
に接続された各画素に対応する信号線の電圧が印加され
る。Ｘ１が非選択に切り替わると上記ＴＦＴは非導通に
なるので上記画素に印加された電圧は次のフレ−ムでＸ
１が選択されるまでの間前回の値を保持する。このよう
にＴＦＴアレイを用いた液晶ディスプレイは必要な信号
電圧を正確かつ独立に各画素に伝達することができるの
でクロスト−クがなくコントラスト比の大きい表示が可
能となり注目をあつめている。
うな選択パルスＰ１，Ｐ２，Ｐ３，−−−がそれぞれ印
加される。特定の走査線例えばＸ１が選択状態のとき（
他のすべての走査線は非選択）これに接続される一連の
ＴＦＴのソ−ス・ドレイン間が導通状態となり，それら
に接続された各画素に対応する信号線の電圧が印加され
る。Ｘ１が非選択に切り替わると上記ＴＦＴは非導通に
なるので上記画素に印加された電圧は次のフレ−ムでＸ
１が選択されるまでの間前回の値を保持する。このよう
にＴＦＴアレイを用いた液晶ディスプレイは必要な信号
電圧を正確かつ独立に各画素に伝達することができるの
でクロスト−クがなくコントラスト比の大きい表示が可
能となり注目をあつめている。
【０００４】
【発明が解決しようとする課題】ところが，このような
構成で走査線，信号線の本数が増えると全てのＴＦＴを
良品としてつくりこむことが極めて困難となる。とくに
ＴＦＴは（図５）にその断面構造の一例を示すようにゲ
−ト２１とソ−ス２２，ドレイン２３間が少なくとも絶
縁膜２４を介して積層されているため，ピンホ−ルその
他の工程上のトラブルによってゲ−ト，ソ−ス間が短絡
してしまう恐れがある。特に，ゲ−ト・ソ−ス間の短絡
は，これにつながる走査線と信号線上の全てのＴＦＴの
動作不良を招き，いわゆる線欠陥という重大不良をもた
らす。またドレイン電極やソ−ス電極と短絡するとその
液晶セルは正規の信号電圧を保持できなくなり点欠陥を
もたらす。
構成で走査線，信号線の本数が増えると全てのＴＦＴを
良品としてつくりこむことが極めて困難となる。とくに
ＴＦＴは（図５）にその断面構造の一例を示すようにゲ
−ト２１とソ−ス２２，ドレイン２３間が少なくとも絶
縁膜２４を介して積層されているため，ピンホ−ルその
他の工程上のトラブルによってゲ−ト，ソ−ス間が短絡
してしまう恐れがある。特に，ゲ−ト・ソ−ス間の短絡
は，これにつながる走査線と信号線上の全てのＴＦＴの
動作不良を招き，いわゆる線欠陥という重大不良をもた
らす。またドレイン電極やソ−ス電極と短絡するとその
液晶セルは正規の信号電圧を保持できなくなり点欠陥を
もたらす。
【０００５】他の従来例として特開昭６１−２４３４８
３号公報は，上記問題に鑑みて，いくつかのＴＦＴが不
良であっても画素欠陥（線欠陥，点欠陥）が発生しない
ような構成のＴＦＴアレイを提供している。この従来例
は、（図６）に示すように、各表示画素に複数のＴＦＴ
を準備しているので、ＴＦＴに不良が生じても、他の正
常なＴＦＴで駆動できるという特徴がある。しかしなが
ら、ＯＡ等で使用される液晶ディスプレイとして最近、
温度補償あるいは、信号ノイズ、フリッカー特性等が問
題視されるようになってきているレベルを補償出来るに
は至っていなかった。それは、各画素に準備されている
各ＴＦＴの浮遊容量が異なるため、不良ＴＦＴ部分の画
素の電位が多少本来の信号とずれてしまうためである。
３号公報は，上記問題に鑑みて，いくつかのＴＦＴが不
良であっても画素欠陥（線欠陥，点欠陥）が発生しない
ような構成のＴＦＴアレイを提供している。この従来例
は、（図６）に示すように、各表示画素に複数のＴＦＴ
を準備しているので、ＴＦＴに不良が生じても、他の正
常なＴＦＴで駆動できるという特徴がある。しかしなが
ら、ＯＡ等で使用される液晶ディスプレイとして最近、
温度補償あるいは、信号ノイズ、フリッカー特性等が問
題視されるようになってきているレベルを補償出来るに
は至っていなかった。それは、各画素に準備されている
各ＴＦＴの浮遊容量が異なるため、不良ＴＦＴ部分の画
素の電位が多少本来の信号とずれてしまうためである。
【０００６】本発明は、上記問題点に鑑みてなされたも
のであり、不良ＴＦＴが生じた表示画素も、正常に駆動
されている画素と同品位の画像を得ることを目的とする
。
のであり、不良ＴＦＴが生じた表示画素も、正常に駆動
されている画素と同品位の画像を得ることを目的とする
。
【０００７】
【課題を解決するための手段】本発明は、上記問題点を
解決するため，１つの画素当り同一の走査線から駆動さ
れるＴＦＴを２つそなえ，第１のＴＦＴは信号線と当該
画素を直接結合し，第２のＴＦＴは当該画素と隣接画素
を結合している構成を特徴としている。なおかつ補助容
量が当該画素と該走査線との間，あるいは，共通電極と
の間に形成していることを特徴としている。
解決するため，１つの画素当り同一の走査線から駆動さ
れるＴＦＴを２つそなえ，第１のＴＦＴは信号線と当該
画素を直接結合し，第２のＴＦＴは当該画素と隣接画素
を結合している構成を特徴としている。なおかつ補助容
量が当該画素と該走査線との間，あるいは，共通電極と
の間に形成していることを特徴としている。
【０００８】
【作用】本発明は，上記した構成により，１つの信号線
と１つの走査線に対応する１つの画素への充電経路を従
来のように単に１つのＴＦＴで構成するのではなく，２
つのＴＦＴをもちいて２つの経路でもって構成している
。なおかつ補助容量が当該画素と該走査線との間，ある
いは，共通電極との間に形成している。したがって，こ
の内どれか１つ，あるいは経路によっては２つのＴＦＴ
が不良になっても，短絡不良ＴＦＴは画素から切り離し
、またオ−プン不良ＴＦＴはそのまま放置すれば、画素
電極への充電経路が確保出来，従って先に述べたように
線欠陥，および点欠陥の発生を防止し，当該画素を正常
に充電させることができる。しかもいずれのＴＦＴで駆
動しても、その浮遊容量が異なって電圧の突き抜け量が
変化しても、補助容量との比でしか影響を受けないため
、正規の信号と何等変わることなく表示することが可能
となる。このような冗長経路を追加するやり方として従
来例の構成に単にＴＦＴを全く並列に追加することも考
えられるが，これでは点または線欠陥が発生した時，ど
ちらのＴＦＴが不良であるかを判別することが困難で修
復することがむつかしい。また，１画素あたり２本の走
査線と２つのＴＦＴを設けて２つのＴＦＴのゲ−ト電極
をそれぞれ別々の走査線に接続する構成も提案されてい
るが，これは画素の開口率を大幅に低下させるという問
題点を有する。
と１つの走査線に対応する１つの画素への充電経路を従
来のように単に１つのＴＦＴで構成するのではなく，２
つのＴＦＴをもちいて２つの経路でもって構成している
。なおかつ補助容量が当該画素と該走査線との間，ある
いは，共通電極との間に形成している。したがって，こ
の内どれか１つ，あるいは経路によっては２つのＴＦＴ
が不良になっても，短絡不良ＴＦＴは画素から切り離し
、またオ−プン不良ＴＦＴはそのまま放置すれば、画素
電極への充電経路が確保出来，従って先に述べたように
線欠陥，および点欠陥の発生を防止し，当該画素を正常
に充電させることができる。しかもいずれのＴＦＴで駆
動しても、その浮遊容量が異なって電圧の突き抜け量が
変化しても、補助容量との比でしか影響を受けないため
、正規の信号と何等変わることなく表示することが可能
となる。このような冗長経路を追加するやり方として従
来例の構成に単にＴＦＴを全く並列に追加することも考
えられるが，これでは点または線欠陥が発生した時，ど
ちらのＴＦＴが不良であるかを判別することが困難で修
復することがむつかしい。また，１画素あたり２本の走
査線と２つのＴＦＴを設けて２つのＴＦＴのゲ−ト電極
をそれぞれ別々の走査線に接続する構成も提案されてい
るが，これは画素の開口率を大幅に低下させるという問
題点を有する。
【０００９】
【実施例】以下に、本発明の一実施例の液晶表示デバイ
スについて図面を参照しながら説明する。
スについて図面を参照しながら説明する。
【００１０】（図１）は、本発明の一実施例のＴＦＴ−
液晶表示デバイス用アレイの等価回路であり，ＴＦＴと
しては，非晶質シリコン，多結晶シリコン，２−６半導
体薄膜で構成された，（図５）の構成のＴＦＴが用いら
れる。また走査線Ｘ１に印加する信号波形は従来例と同
じく（図３）のものを用いることができる。（図１）に
示すように，本発明による基板は各走査線Ｘｉと信号線
Ｙｊに対応する画素１４（Ｃｉ，ｊ）を，Ｘｉで制御さ
れる２つのＴＦＴ１１ａ，１１ｃによって充電できるよ
うに構成されている。なおかつ画素１４（Ｃｉ，ｊ）に
は補助容量１２としてゲ−ト走査線Ｘｉ−１との間にＳ
ｉＮｘ、ＴａＯｘ、ＳｉＯｘ等で構成している。画素Ｃ
ｉ，ｊは，まず走査線Ｘｉ−１が選択されるタイミング
でＴＦＴ１１ｄ、１１ｅを通して信号線Ｙｊの情報を受
けてＶｉ−１，ｊが充電される。Ｖｉ−１，ｊは本来画
素Ｃｉ−１，ｊに印加されるべき電圧である。次のタイ
ミングでＸｉが選択されるとＣｉ，ｊはＴＦＴ１１ａを
通して信号線Ｙｊから新たな情報を受取り，本来の信号
Ｖｉ，ｊが充電される。以後次のフレ−ムで再びＸｉ−
１が選択されるまで画素Ｃｉ，ｊは実質的に電圧Ｖｉ，
ｊにより駆動される。つまりＴＦＴ１１ｃを追加するこ
とによっても正常な動作はさまたげられない。
液晶表示デバイス用アレイの等価回路であり，ＴＦＴと
しては，非晶質シリコン，多結晶シリコン，２−６半導
体薄膜で構成された，（図５）の構成のＴＦＴが用いら
れる。また走査線Ｘ１に印加する信号波形は従来例と同
じく（図３）のものを用いることができる。（図１）に
示すように，本発明による基板は各走査線Ｘｉと信号線
Ｙｊに対応する画素１４（Ｃｉ，ｊ）を，Ｘｉで制御さ
れる２つのＴＦＴ１１ａ，１１ｃによって充電できるよ
うに構成されている。なおかつ画素１４（Ｃｉ，ｊ）に
は補助容量１２としてゲ−ト走査線Ｘｉ−１との間にＳ
ｉＮｘ、ＴａＯｘ、ＳｉＯｘ等で構成している。画素Ｃ
ｉ，ｊは，まず走査線Ｘｉ−１が選択されるタイミング
でＴＦＴ１１ｄ、１１ｅを通して信号線Ｙｊの情報を受
けてＶｉ−１，ｊが充電される。Ｖｉ−１，ｊは本来画
素Ｃｉ−１，ｊに印加されるべき電圧である。次のタイ
ミングでＸｉが選択されるとＣｉ，ｊはＴＦＴ１１ａを
通して信号線Ｙｊから新たな情報を受取り，本来の信号
Ｖｉ，ｊが充電される。以後次のフレ−ムで再びＸｉ−
１が選択されるまで画素Ｃｉ，ｊは実質的に電圧Ｖｉ，
ｊにより駆動される。つまりＴＦＴ１１ｃを追加するこ
とによっても正常な動作はさまたげられない。
【００１１】次にＴＦＴ１１ａが、短絡不良が生じた時
，１１ａを画素Ｃｉ，ｊからきりはなす。またオ−プン
不良が生じたときは、そのまま放置しておけばよい。こ
のとき走査線Ｘｉが選択されるタイミングでは，１１ｃ
を通して信号線Ｙｊの情報、電圧Ｖｉ，ｊは画素Ｃｉ＋
１，ｊに伝達されるが次のタイミングでＸｉ，ｊ＋１が
選択されると信号電圧Ｖｉ＋１，ｊが画素Ｃｉ＋１，ｊ
に充電される。このとき画素Ｃｉ，ｊは、ＴＦＴ１１ａ
の浮遊容量１０ａの突き抜け電圧分だけＴＦＴ１１ｄ，
１１ｅで書き込んだ信号Ｖｉ，ｊに電圧差として入力さ
れる。しかし画素Ｃｉ＋１，ｊは本来の信号Ｖｉ＋１，
ｊが入力されている。但し（図４）の波形のように、同
時に隣接する走査線を２本駆動してやると、同時に２つ
のＴＦＴが故障にならない限り画素Ｃｉ，ｊは本来の信
号を入力することができる。
，１１ａを画素Ｃｉ，ｊからきりはなす。またオ−プン
不良が生じたときは、そのまま放置しておけばよい。こ
のとき走査線Ｘｉが選択されるタイミングでは，１１ｃ
を通して信号線Ｙｊの情報、電圧Ｖｉ，ｊは画素Ｃｉ＋
１，ｊに伝達されるが次のタイミングでＸｉ，ｊ＋１が
選択されると信号電圧Ｖｉ＋１，ｊが画素Ｃｉ＋１，ｊ
に充電される。このとき画素Ｃｉ，ｊは、ＴＦＴ１１ａ
の浮遊容量１０ａの突き抜け電圧分だけＴＦＴ１１ｄ，
１１ｅで書き込んだ信号Ｖｉ，ｊに電圧差として入力さ
れる。しかし画素Ｃｉ＋１，ｊは本来の信号Ｖｉ＋１，
ｊが入力されている。但し（図４）の波形のように、同
時に隣接する走査線を２本駆動してやると、同時に２つ
のＴＦＴが故障にならない限り画素Ｃｉ，ｊは本来の信
号を入力することができる。
【００１２】すなわち、画素Ｃｉ，ｊは、走査線Ｘｉ−
１とＸｉが選択された時、２つの経路１１ｄ，１１ｅの
ＴＦＴを通る経路とＴＦＴａを通る経路により、画素Ｃ
ｉ−１，ｊの信号Ｖｉ−１，ｊが入力される。次のタイ
ミングで走査線ＸｉとＸｉ＋１が同時に選択されたと、
同様に２つの経路ＴＦＴ１１ａの経路とＴＦＴ１１ｂと
１１ｃを通る経路により本来の信号Ｖｉ，ｊが入力され
る。したがって、ＴＦＴ１１ａ，１１ｂ，１１ｃが同時
に故障にならない限り、本来の信号を入力することがで
きる。しかも、画素Ｃｉ，ｊの補助容量Ｃａｄｄ１２の
形成が走査線Ｘｉ−１との間に形成しているので、ＴＦ
Ｔ１１ａ、１１ｂ，１１ｃの浮遊容量に影響されないと
いう特徴を有している。
１とＸｉが選択された時、２つの経路１１ｄ，１１ｅの
ＴＦＴを通る経路とＴＦＴａを通る経路により、画素Ｃ
ｉ−１，ｊの信号Ｖｉ−１，ｊが入力される。次のタイ
ミングで走査線ＸｉとＸｉ＋１が同時に選択されたと、
同様に２つの経路ＴＦＴ１１ａの経路とＴＦＴ１１ｂと
１１ｃを通る経路により本来の信号Ｖｉ，ｊが入力され
る。したがって、ＴＦＴ１１ａ，１１ｂ，１１ｃが同時
に故障にならない限り、本来の信号を入力することがで
きる。しかも、画素Ｃｉ，ｊの補助容量Ｃａｄｄ１２の
形成が走査線Ｘｉ−１との間に形成しているので、ＴＦ
Ｔ１１ａ、１１ｂ，１１ｃの浮遊容量に影響されないと
いう特徴を有している。
【００１３】基板上のＴＦＴが不良になる確率をＰとす
ると従来例では画素欠陥の発生確率もＰに近い。しかし
，本発明の場合は，特定の画素に関係する２つのＴＦＴ
が同時に不良にならない限り画素欠陥とならないから，
画素欠陥の発生確率はＰ＊Ｐのオ−ダ−になる。Ｐは１
ｐｐｍのオ−ダーであるから，したがってＰ＊Ｐは極め
て小さい値となり、本発明によるアレイ基板の歩留りの
向上が著しいことは容易に理解出来る。
ると従来例では画素欠陥の発生確率もＰに近い。しかし
，本発明の場合は，特定の画素に関係する２つのＴＦＴ
が同時に不良にならない限り画素欠陥とならないから，
画素欠陥の発生確率はＰ＊Ｐのオ−ダ−になる。Ｐは１
ｐｐｍのオ−ダーであるから，したがってＰ＊Ｐは極め
て小さい値となり、本発明によるアレイ基板の歩留りの
向上が著しいことは容易に理解出来る。
【００１４】
【発明の効果】以上説明したように、本発明の構成を取
ると、簡単な構成によりＴＦＴアレイの歩留りを大幅に
改善することができ，その実用効果は極めて大きい。し
かも、補助容量を走査線との間に形成するという構成を
取っているため、ＴＦＴアレイを形成するマスク枚数を
増やすことなしに、つくり込むことができる。したがっ
てコストアップせずに表示品位を向上させることが可能
である。
ると、簡単な構成によりＴＦＴアレイの歩留りを大幅に
改善することができ，その実用効果は極めて大きい。し
かも、補助容量を走査線との間に形成するという構成を
取っているため、ＴＦＴアレイを形成するマスク枚数を
増やすことなしに、つくり込むことができる。したがっ
てコストアップせずに表示品位を向上させることが可能
である。
【図１】本発明の一実施例のＴＦＴ−液晶表示デバイス
用の等価回路図である。
用の等価回路図である。
【図２】従来例の等価回路図である。
【図３】走査線の従来の選択パルス波形図である。
【図４】走査線を同時に２本選択する場合のパルス波形
図である。
図である。
【図５】ＴＦＴの断面図である。
【図６】他の従来例の等価回路図である。
１０ 浮遊容量
１０ａ 浮遊容量
１０ｂ 浮遊容量
１０ｃ 浮遊容量
１１ ＴＦＴ
１１ａ ＴＦＴ
１１ｂ ＴＦＴ
１１ｃ ＴＦＴ
１１ｄ ＴＦＴ
１１ｅ ＴＦＴ
１２ 補助容量
１３ 液晶
１４ 画素
２１ 走査線
２２ ソース電極
２５ 半導体層
２６ 画素電極
Claims (5)
- 【請求項１】 各表示画素にスイッチとして形成され
ている薄膜トランジスタアレイの構成に関し、信号を供
給する複数のソ−ス電極Ｙ，複数の走査線Ｘ，および各
走査線Ｘと信号線Ｙとの交差点に対応して各１個の画素
電極と走査線Ｘで制御される第１、第２のスイッチ素子
を備え，前記第１のスイッチ素子は信号線Ｙと画素電極
Ａとを結合し，前記第２のスイッチ素子は上記画素電極
Ａに隣接する画素電極Ｂと上記画素電極Ａとを結合し，
なおかつ各画素が補助容量としてゲ−ト走査線Ｘと画素
電極Ａとの間に形成されている構成を特徴とする液晶表
示デバイス。 - 【請求項２】 各表示画素にスイッチとして形成され
ている薄膜トランジスタアレイの構成に関し、信号を供
給する複数のソ−ス電極Ｙ，複数の走査線Ｘ，および各
走査線Ｘと信号線Ｙとの交差点に対応して各１個の画素
電極と走査線Ｘで制御される第１、第２のスイッチ素子
を備え，前記第１のスイッチ素子は信号線Ｙと画素電極
Ａとを結合し，前記第２のスイッチ素子は上記画素電極
Ａに隣接する画素電極Ｂと当該画素電極Ａとを結合し，
なおかつ各画素電極が補助容量として共通電極との間に
形成されている構成を特徴とする液晶表示デバイス。 - 【請求項３】 走査線を２ライン同時に駆動すること
を特徴とする請求項１または２記載の液晶表示デバイス
。 - 【請求項４】 第１、第２のスイッチ素子が，非晶質
シリコン，多結晶シリコン，２−４族半導体薄膜などか
らなる薄膜トランジスタ−であることを特徴とする請求
項１または２記載の液晶表示デバイス。 - 【請求項５】 補助容量が，ＳｉＮｘ，ＴａＯｘ、Ｓ
ｉＯｘ、ＡｌＯｘおよびその積層薄膜からなるとを特徴
とする請求項１または２記載の液晶表示デバイス。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3090387A JPH04322225A (ja) | 1991-04-22 | 1991-04-22 | 液晶表示デバイス |
| EP91305791A EP0465111B1 (en) | 1990-07-05 | 1991-06-26 | Liquid crystal display device |
| DE1991619485 DE69119485T2 (de) | 1990-07-05 | 1991-06-26 | Flüssigkristall-Anzeigevorrichtung |
| US07/722,550 US5303072A (en) | 1990-07-05 | 1991-06-26 | Liquid crystal display device |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3090387A JPH04322225A (ja) | 1991-04-22 | 1991-04-22 | 液晶表示デバイス |
| US07/722,550 US5303072A (en) | 1990-07-05 | 1991-06-26 | Liquid crystal display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04322225A true JPH04322225A (ja) | 1992-11-12 |
Family
ID=26431875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3090387A Pending JPH04322225A (ja) | 1990-07-05 | 1991-04-22 | 液晶表示デバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04322225A (ja) |
-
1991
- 1991-04-22 JP JP3090387A patent/JPH04322225A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5303072A (en) | Liquid crystal display device | |
| EP0506875B1 (en) | Scanned liquid crystal display with select scanner redundancy | |
| US4818981A (en) | Active matrix display device and method for driving the same | |
| JP3163637B2 (ja) | 液晶表示装置の駆動方法 | |
| US6518945B1 (en) | Replacing defective circuit elements by column and row shifting in a flat-panel display | |
| US6256076B1 (en) | Liquid crystal displays having switching elements and storage capacitors and a manufacturing method thereof | |
| JPH02170125A (ja) | マトリックス表示装置 | |
| JPS63311388A (ja) | マトリックス表示システム | |
| JPS6283722A (ja) | 表示装置 | |
| KR100628937B1 (ko) | 능동 매트릭스 액정 디스플레이 장치 | |
| JPH01130131A (ja) | ドライバー内蔵アクティブマトリクスパネル | |
| JPS61121034A (ja) | 薄膜トランジスタアレイ | |
| JPH01197722A (ja) | 液晶表示装置の駆動方法 | |
| JPH07199872A (ja) | 液晶表示装置 | |
| JPH04322225A (ja) | 液晶表示デバイス | |
| JPH0646345B2 (ja) | アクテイブマトリクス基板 | |
| JPH06118909A (ja) | アクティブマトリックス型表示装置及び故障している駆動トランジスタの検出方法 | |
| JPH0349438B2 (ja) | ||
| JP2597034B2 (ja) | アクティブマトリクス型表示装置及びその制御方法 | |
| JPH0467019A (ja) | 液晶表示デバイス | |
| JPH11202369A (ja) | 液晶表示装置およびその製造方法 | |
| KR100212867B1 (ko) | 선택 스캐너 용장성을 가지는 주사 액정 디스플레이 | |
| JP2514496Y2 (ja) | 液晶表示装置 | |
| JPH0225189B2 (ja) | ||
| JPS61243486A (ja) | アクテイブマトリクス基板 |