JPH04319676A - Ｉｃテスト用ボード - Google Patents
Ｉｃテスト用ボードInfo
- Publication number
- JPH04319676A JPH04319676A JP3086839A JP8683991A JPH04319676A JP H04319676 A JPH04319676 A JP H04319676A JP 3086839 A JP3086839 A JP 3086839A JP 8683991 A JP8683991 A JP 8683991A JP H04319676 A JPH04319676 A JP H04319676A
- Authority
- JP
- Japan
- Prior art keywords
- test
- branch
- signal line
- signal lines
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000630 rising effect Effects 0.000 abstract 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は主信号ラインを並列分
割した複数の枝信号ラインを介してテスト用信号をテス
トすべきＩＣに与えるＩＣテスト用ボードに関する。
割した複数の枝信号ラインを介してテスト用信号をテス
トすべきＩＣに与えるＩＣテスト用ボードに関する。
【０００２】
【従来の技術】図２は従来のバーンインボードの平面図
である。図において、２はボード基板、３はボード基板
２上に設けられたＩＣソケット、４ａは主信号ライン、
４ｂは主信号ライン４ａが並列分割された複数の枝信号
ライン、５は外部ドライバー（図示せず）からテスト信
号を受け取り主信号ライン４ａに与えるコネクターピン
である。
である。図において、２はボード基板、３はボード基板
２上に設けられたＩＣソケット、４ａは主信号ライン、
４ｂは主信号ライン４ａが並列分割された複数の枝信号
ライン、５は外部ドライバー（図示せず）からテスト信
号を受け取り主信号ライン４ａに与えるコネクターピン
である。
【０００３】次に動作について説明する。テストすべき
ＩＣをＩＣソケット３に装着する。コネクターピン５か
ら入力されたテスト信号は主信号ライン４および複数の
枝信号ライン４ｂを介してＩＣソケット３に伝達される
。すなわち、外部ドライバーから入力されたテスト信号
はすべてのＩＣソケット３を駆動する。
ＩＣをＩＣソケット３に装着する。コネクターピン５か
ら入力されたテスト信号は主信号ライン４および複数の
枝信号ライン４ｂを介してＩＣソケット３に伝達される
。すなわち、外部ドライバーから入力されたテスト信号
はすべてのＩＣソケット３を駆動する。
【０００４】
【発明が解決しようとする課題】従来のバーンインボー
ドは以上のように構成されているので、バーンイン試験
を行う場合、ボード基板２上の主信号ライン４ａおよび
枝信号ライン４ｂの配線容量、多数のＩＣソケット３お
よび被測定ＩＣの容量のためコネクターピン５からのテ
スト信号の駆動能力が低下したり、入力される異種のテ
スト信号同志がその切り替わり時に互いに干渉し合いク
ロストークノイズが発生したりして、被測定ＩＣに正常
なテスト信号を伝達できないという問題点があった。
ドは以上のように構成されているので、バーンイン試験
を行う場合、ボード基板２上の主信号ライン４ａおよび
枝信号ライン４ｂの配線容量、多数のＩＣソケット３お
よび被測定ＩＣの容量のためコネクターピン５からのテ
スト信号の駆動能力が低下したり、入力される異種のテ
スト信号同志がその切り替わり時に互いに干渉し合いク
ロストークノイズが発生したりして、被測定ＩＣに正常
なテスト信号を伝達できないという問題点があった。
【０００５】この発明は上記のような問題点を解決する
ためになされたもので、被測定ＩＣに正常なテスト信号
を伝達できるＩＣテスト用ボードを得ることを目的とす
る。
ためになされたもので、被測定ＩＣに正常なテスト信号
を伝達できるＩＣテスト用ボードを得ることを目的とす
る。
【０００６】
【課題を解決するための手段】この発明は、主信号ライ
ンを並列分割した複数の枝信号ラインを介してテスト用
信号をテストすべきＩＣに与えるＩＣテスト用ボードに
適用される。
ンを並列分割した複数の枝信号ラインを介してテスト用
信号をテストすべきＩＣに与えるＩＣテスト用ボードに
適用される。
【０００７】この発明に係るＩＣテスト用ボードは、前
記主信号ラインから前記枝信号ラインへの分岐点間にバ
ッファ回路を設けたことを特徴とする。
記主信号ラインから前記枝信号ラインへの分岐点間にバ
ッファ回路を設けたことを特徴とする。
【０００８】
【作用】この発明におけるバッファ回路は、テスト信号
の駆動能力を高めるとともに、各枝信号ライン間に生ず
るクロストークノイズを減少させる。
の駆動能力を高めるとともに、各枝信号ライン間に生ず
るクロストークノイズを減少させる。
【０００９】
【実施例】図１はこの発明に係るＩＣテスト用ボードの
一実施例であるバーンインボードを示す平面図である。 図において、図２に示した従来のバーンインボードとの
相違点は、主信号ライン４ａから枝信号ライン４ｂへの
分岐点間にバッファＩＣ１を新たに設けたことである。 その他の構成は従来と同様である。
一実施例であるバーンインボードを示す平面図である。 図において、図２に示した従来のバーンインボードとの
相違点は、主信号ライン４ａから枝信号ライン４ｂへの
分岐点間にバッファＩＣ１を新たに設けたことである。 その他の構成は従来と同様である。
【００１０】次に動作について説明する。テストすべき
ＩＣをＩＣソケット３に装着する。コネクターピン５か
ら入力されたテスト信号は主信号ライン４ａを通り、直
接に、あるいは順次バッファ回路１を介して枝信号ライ
ン４ｂに入り、各枝信号ライン４ｂ上に直列に配置され
たＩＣソケット３に与えられる。バッファＩＣ１を通過
したテスト信号は立上がり，立下がり時間が短くなり、
テスト信号の駆動能力が増加する。
ＩＣをＩＣソケット３に装着する。コネクターピン５か
ら入力されたテスト信号は主信号ライン４ａを通り、直
接に、あるいは順次バッファ回路１を介して枝信号ライ
ン４ｂに入り、各枝信号ライン４ｂ上に直列に配置され
たＩＣソケット３に与えられる。バッファＩＣ１を通過
したテスト信号は立上がり，立下がり時間が短くなり、
テスト信号の駆動能力が増加する。
【００１１】また、テスト信号は順次バッファＩＣ１を
介して複数の枝信号ライン４ｂに各々与えられるので、
各枝信号ライン４ｂに与えられるテスト信号は互いに遅
延している。そのため、各枝信号ライン４ｂに入力され
るテスト信号が同時に切り換わることがなくなり、枝信
号ライン４ｂ相互間の干渉によって生ずるクロストーク
ノイズが減少する。
介して複数の枝信号ライン４ｂに各々与えられるので、
各枝信号ライン４ｂに与えられるテスト信号は互いに遅
延している。そのため、各枝信号ライン４ｂに入力され
るテスト信号が同時に切り換わることがなくなり、枝信
号ライン４ｂ相互間の干渉によって生ずるクロストーク
ノイズが減少する。
【００１２】以上のようにバッファＩＣ１を設けること
によりテスト信号の駆動能力の増加およびクロストーク
ノイズの減少が図れるので、被測定ＩＣに正常なテスト
信号を伝達することができ、試験精度が向上する。
によりテスト信号の駆動能力の増加およびクロストーク
ノイズの減少が図れるので、被測定ＩＣに正常なテスト
信号を伝達することができ、試験精度が向上する。
【００１３】なお、上記実施例ではバーンインボードに
ついて説明したが、多数のＩＣをボード上に搭載してＩ
Ｃのテストを行うＩＣテスト用ボードすべてにこの発明
は適用できる。
ついて説明したが、多数のＩＣをボード上に搭載してＩ
Ｃのテストを行うＩＣテスト用ボードすべてにこの発明
は適用できる。
【００１４】さらに、上記実施例では主信号ライン４ａ
から枝信号ライン４ｂへの分岐点すべてにバッファＩＣ
１を設けたが、必ずしもすべての分岐点に設けなくても
上記実施例と同様の効果が得られる。
から枝信号ライン４ｂへの分岐点すべてにバッファＩＣ
１を設けたが、必ずしもすべての分岐点に設けなくても
上記実施例と同様の効果が得られる。
【００１５】
【発明の効果】以上のようにこの発明によれば、主信号
ラインから枝信号ラインへの分岐点間にバッファ回路を
設けたので、テスト信号の駆動能力を高めるとともに、
各枝信号ライン間に生ずるクロストークノイズを減少さ
せることができる。その結果、正常なテスト信号を被測
定ＩＣに与えることができ、試験精度が向上するという
効果がある。
ラインから枝信号ラインへの分岐点間にバッファ回路を
設けたので、テスト信号の駆動能力を高めるとともに、
各枝信号ライン間に生ずるクロストークノイズを減少さ
せることができる。その結果、正常なテスト信号を被測
定ＩＣに与えることができ、試験精度が向上するという
効果がある。
【図１】この発明に係るＩＣテスト用ボードの一実施例
を示す平面図である。
を示す平面図である。
【図２】従来のバーンインボードの平面図である。
１ バッファＩＣ
３ ＩＣソケット
４ａ 主信号ライン
４ｂ 枝信号ライン
Claims (1)
- 【請求項１】 主信号ラインを並列分割した複数の枝
信号ラインを介してテスト用信号をテストすべきＩＣに
与えるＩＣテスト用ボードにおいて、前記主信号ライン
から前記枝信号ラインへの分岐点間にバッファ回路を設
けたことを特徴とするＩＣテスト用ボード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3086839A JPH04319676A (ja) | 1991-04-18 | 1991-04-18 | Ｉｃテスト用ボード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3086839A JPH04319676A (ja) | 1991-04-18 | 1991-04-18 | Ｉｃテスト用ボード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04319676A true JPH04319676A (ja) | 1992-11-10 |
Family
ID=13897984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3086839A Pending JPH04319676A (ja) | 1991-04-18 | 1991-04-18 | Ｉｃテスト用ボード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04319676A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011145207A (ja) * | 2010-01-15 | 2011-07-28 | Renesas Electronics Corp | 半導体製造検査装置と半導体装置 |
-
1991
- 1991-04-18 JP JP3086839A patent/JPH04319676A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011145207A (ja) * | 2010-01-15 | 2011-07-28 | Renesas Electronics Corp | 半導体製造検査装置と半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7472321B2 (en) | Test apparatus for mixed-signal semiconductor device | |
| KR100702003B1 (ko) | 프로브 카드 | |
| US6856158B2 (en) | Comparator circuit for semiconductor test system | |
| US20020093358A1 (en) | Parallel logic device/circuit tester for testing plural logic devices/circuits and parallel memory chip repairing apparatus | |
| US6292415B1 (en) | Enhancements in testing devices on burn-in boards | |
| US6597165B2 (en) | Compare path bandwidth control for high performance automatic test systems | |
| JPH04319676A (ja) | Ｉｃテスト用ボード | |
| KR100230492B1 (ko) | 입/출력 핀 전자 회로 | |
| JP2002005999A (ja) | 半導体試験装置 | |
| JPH0718914B2 (ja) | Ｌｓｉテスタ | |
| JP2942353B2 (ja) | 半導体装置のテスト方法およびテスト回路 | |
| US5754561A (en) | Large scale integrated circuit equipped with a normal internal logic testing circuit and unconnected/substandard solder testing circuit | |
| JP2633692B2 (ja) | 半導体試験方法 | |
| JPH09186418A (ja) | バウンダリスキャンテストにおけるプリント配線板の接続構造 | |
| JPS6235644A (ja) | 半導体装置 | |
| JP3001017B2 (ja) | Ｉｃ試験装置 | |
| JPS6159849A (ja) | 半導体試験装置 | |
| JP2005121553A (ja) | プローブカード及び半導体チップの試験方法 | |
| JPH06148285A (ja) | 半導体集積回路の検査方法 | |
| JPH0829488A (ja) | Ｉ／ｏピンエレクトロニクス回路 | |
| JPH07122654B2 (ja) | 電子回路の試験方法 | |
| JPH0572296A (ja) | 半導体集積回路 | |
| JPH05121501A (ja) | 半導体集積回路 | |
| JPH11231021A (ja) | Ｉｃ試験装置 | |
| JPH0727827A (ja) | モジュールおよびそれを用いた半導体集積回路装置 |