JPH04315405A - マイクロ波半導体装置のインピーダンス整合用インダクタンス素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マイクロ波半導体装置
に搭載されるインダクタ素子に関し、より詳しくは、準
マイクロ波、マイクロ波増幅用の高出力半導体デバイス
等に整合素子として組込まれるインダクタ素子に関する
。

【０００２】近年、人工衛星を用いた移動体通信や携帯
電話等の分野で準マイクロ波、マイクロ波の応用が高ま
っている。このため、小型で高効率の増幅デバイスが望
まれている。

【０００３】

【従来の技術】周波数が準マイクロ波帯、マイクロ波帯
の半導体装置には、インピーダンス整合をとるために例
えば数ｎＨ程度の比較的大きなインダクタンスを有する
インダクタ素子を設けたものがある。

【０００４】インダクタ素子は、図６に示すように、ア
ルミナ基板ａ上に２つの電極ｂ，ｃを形成し、一方の電
極ｂから他方の電極ｃに金線ｄを放物線状に接続する構
造のものが提案されている。そして、数ｎＨ程度の大き
なインダクタンスの素子を形成する場合には、金線ｄを
長くしたり、並列に接続する本数を減らして総断面積を
小さくする構造のものが採用されている。

【０００５】

【発明が解決しようとする課題】しかし、このような構
造の装置において金線ｄを長くすると電極ｂ，ｃ間の距
離が大きくなって装置が長大化して取付けスペースが確
保し難くなる。

【０００６】また、金線ｄの断面積を小さくすると、こ
の中を流れる電流密度が大きくなって、ジュール熱によ
り金線ｄの中央部が溶断し易くなり、大電流を扱う高出
力デバイスには適用できないといった問題がある。

【０００７】本発明はこのような問題に鑑みてなされた
ものであって、導電線が接続される電極間の距離を短縮
化するとともに、大出力素子に接続できるインダクタ素
子を備えたマイクロ波半導体装置を提供することを目的
とする。

【０００８】

【課題を解決するための手段】上記した課題は、図１に
例示するように、絶縁性基板１の上に設定された中継領
域を軸として折り返された導電線６，１６からなるイン
ダクタ素子を備えたことを特徴とするマイクロ波半導体
装置によって達成する。

【０００９】または、上記中継領域に導電性パターン４
，５が形成されていることを特徴とする前記マイクロ波
半導体装置によって達成する。

【００１０】または、図５に例示するように、上記導電
線６を配線する軌跡に対応した領域の前記絶縁性基板１
上面に導電性のガイドパターン７〜９を形成したことを
特徴とする前記マイクロ波半導体装置により達成する。

【００１１】

【作　　用】第１〜３の発明によれば、インダクタ素子
を構成する導電線６を、絶縁性基板１上に設定された中
継領域に接触させて折り返すようにしている。

【００１２】このため、導電線６からジュール熱が発生
しても、その熱は、導電線６と接する中継領域から絶縁
性基板１内部に拡散されることになり、導電線６は溶断
しにくくなる。

【００１３】しかも、導電線６を折り返すようにしてい
るためにその両端の間隔が長大にならず、インダクタ素
子は短縮化され、その取付けスペースを確保し易くなる
。

【００１４】また、第２の発明によれば、中継領域に導
電性パターン４，５を形成するようにしているために、
導電線６の折り返しはその導電性パターン４，５を介し
て行えばよくなり、その配線は容易になる。

【００１５】さらに、第３の発明によれば、導電線１６
の配線軌跡に対応したガイドパターン７〜９を形成して
いるために、ガイドパターン７〜９に沿って導電線１６
を打っていけば、複雑な軌跡の認識が容易になり、取付
け精度を良くすることができる。

【００１６】

【実施例】

（ａ）本発明の第１実施例の説明 図１は、本発明の第１実施例装置を示す斜視図である。

【００１７】図において符号１は、アルミナよりなる絶
縁性基板で、この上面には、金よりなる２つの電極２，
３が間隔をおいて形成され、また、その間の領域のうち
各電極２，３に近い位置にはそれぞれ金よりなる導電性
パターン４，５が設けられている。

【００１８】６は、金、アルミニウム、銅等よりなる導
電線で、この導電線６は熱圧着ボンディング法や超音波
ボンディング法等によって、一方の電極２からこれに遠
方の導電性パターン４に放物線状にボンディングされ、
また、この導電パターン４から他方の導電パターン５に
放物線状に接続され、さらに、他方の電極３まで引き出
されており、導電性パターン４，５を中継領域として２
つの電極２，３の間を折り返すように構成されている。

【００１９】この実施例によれば、インダクタ素子Ｌを
構成する導電線６は、導電性パターン４，５を中継して
接続されているので、その導電線６からジュール熱が発
生しても、その熱は、導電線６と接する中継領域の導電
性パターン４，５を介して絶縁性基板１に拡散されるた
めに、導電線６は融点に達し難くなり、断線が防止され
る。

【００２０】しかも、２つの電極２，３に接続される導
電線６を、電極２，３の間の領域で回折り返すようにし
ているために、導電線６の全長よりも電極２，３間の距
離が小さくなり、インダクタ素子Ｌを取付けるスペース
の制約が少なくなる。

【００２１】なお、この実施例では電極２，３、導電性
パターン４，５を金によって形成したが、導電線６の材
料に合わせてアルミニウム、銅その他の導電材を使用す
ることはもとより可能である。

【００２２】（ｂ）本発明の第２の実施例の説明上記し
た実施例において、インダクタンスを大きくする場合に
は、導電線６の長さを増やすか、或いはその断面積を小
さくすることになるが、高出力用のインダクタ素子の場
合には、抵抗を小さくるために導電線６の断面積を増や
すとともに、その長さを延ばしてインダクタンスを大き
くするようにしている。

【００２３】そして、断面積を大きくする方法として導
電線を複数本並列に接続することが行われており、その
実施例を以下に説明する。

【００２４】図２は、本発明の第２の実施例を示す斜視
図である。

【００２５】図において、絶縁性基板１１の上面には一
定間隔をおいて２つの電極１２，１３が形成され、その
間の領域のうち各電極１２，１３に近い領域にはそれぞ
れ導電性パターン１４，１５が形成されている。

【００２６】そして、２つの電極１２，１３を渡る２本
の導電線１６は、第１実施例と同様に、２つの導電性パ
ターン１４，１５を折返し点として折り返され、その長
さは電極間距離よりも大きくなっている。

【００２７】この実施例によれば、第１実施例と同様に
、インダクタ素子を構成する導電線１６から発生する熱
は、中継領域となる導電性パターン１４，１５を介して
絶縁性基板１１に放熱されることになり、導電線１６は
ジュール熱によって溶断し難くなる。しかも、２つの電
極１２，１３の距離は導電線１６の総長よりも短いため
に、素子の縮小化が図れる。

【００２８】図３は、第２実施例のインダクタ素子を複
数個並列に取付けた半導体装置の一例を示す平面図、図
４はその等価回路図である。

【００２９】図に示した半導体装置は、表面を金メッキ
した導電性基板１７の上に電界効果トランジスタ（ＦＥ
Ｔ）１８を複数個搭載するとともに、そのゲートＧとド
レインＤにインダクタ素子やコンデンサを接続してイン
ピーダンス整合を図るものである。

【００３０】各トランジスタ１８のゲートＧと入力端子
Ｓの間にはそれぞれ２つのインダクタ素子Ｌ１　，Ｌ２
　が接続され、また、入力端子Ｓと接地された導電性基
板１７との間には第１のコンデンサＣ１　が接続され、
さらに、第２つインダクタ素子Ｌ１　，Ｌ２　の接続点
と導電性基板１７の間には第２のコンデンサＣ２　が接
続されている。

【００３１】この場合、各ゲートＧに接続されるインダ
クタ素子Ｌ２　は、これを構成する導電線を折り返さず
に短くしてインダクタンスを小さく設定している。

【００３２】さらに、複数のＦＥＴ１８のドレインＤと
出力端子Ｓ２　の間には第２実施例のインダクタ素子Ｌ
０　が接続され、このインダクタ素子Ｌ０　は、図２に
示す構造を有しており、２つの電極１２，１３の対向縁
部近傍には、それぞれ長手方向に沿って複数の導電パタ
ーン１４，１５が一定間隔をおいて一列に形成され、そ
の一方に配列された導電性パターン１４は他方の導電パ
ターン１５から幅方向にズレて形成されている。

【００３３】そして、導電線１６は、２本を１組とし、
対向する一対の導電性パターン１３，１４の上で折り返
して２つの電極１２，１３に接続されていて、小さな電
極間距離で大きなインダクタンスを確保することができ
る。

【００３４】なお、図中符号Ｃ３　は、出力側に接続さ
れるコンデンサを示している。

【００３５】（ｃ）本発明の第３実施例の説明第１、２
の実施例では、インダクタ素子Ｌを構成する導電線６を
折り返して配線するようにしたが、これによれば導電線
６の軌跡が複雑となり、ボンディングミスが発生し易く
なる。

【００３６】そこで、図５（Ａ）　に示すように、電極
２，３と導電性パターン４，５の間の領域と、導電性パ
ターン４，５同士の間の領域、即ち導電線６の軌跡に対
応する領域にある絶縁性基板１上に光反射性の短冊状ガ
イドパターン７〜９を形成し、このガイドパターン７〜
９に沿って導電線６を打っていけば、複雑な軌跡の認識
が容易になり、取付け精度が向上する。

【００３７】この場合、導電線６のワイヤボンディング
が自動化されている場合には、ガイドパターン７〜９を
認識ターゲットとして使用し、これをフォトセンサーＰ
により検知しながらワイヤリング用キャピラリＣＰを移
動させて導電線６をボンディングすることになる。

【００３８】また、図５（Ｂ）　に示すように、折り返
し用の導電性パターン１４，１５に複数本の導電線１６
を接続する場合にも、配線の軌跡に沿ってガイドパター
ン１７〜１９を形成し、これらに沿ってワイヤリングを
行うようにしてもよい。

【００３９】なお、電極２，３や導電パターン４，５を
パターニングする際に同時にガイドパターン７〜９を形
成すれば、新たな工程を追加する必要はなくなる。

【００４０】（ｄ）本発明のその他の実施例の説明上記
した実施例では、導電線の折り返し点を２つ設けるよう
にしたが、折り返し点を１つ設けて導電線を三角状の軌
跡を描かせることも可能であり、また、折り返し点を３
箇所以上形成して複数回折り返すようにしてもよい。

【００４１】また、上記した実施例によれば、導電性パ
ターン６を中継領域として導電線６を折り返すようにし
たが、導電性パターン６を設けずに、絶縁性基板１上面
で直接折り返すようにしてもよい。

【００４２】

【発明の効果】以上述べたように本発明によれば、イン
ダクタ素子を構成する導電線を、絶縁性基板上に設定さ
れた中継領域に接触させて折り返すようにしたので、導
電線からジュール熱が発生しても、その熱は、導電線と
接する絶縁性基板の中継領域から内部に拡散されること
になり、導電線の溶断を防止することができる。

【００４３】しかも、導電線を折り返すようにしている
ので、その導電線の両端の距離が短縮化され、素子の取
付けスペースが確保し易くなる。

【００４４】また、第２の発明によれば、中継領域に導
電性パターンを形成するようにしているために、折り返
しはその導電性パターン４，５を介して行えばよく、配
線が容易になる。

【００４５】さらに、第３の発明によれば、導電線を配
線する軌跡に対応したガイドパターンを形成しているの
で、ガイドパターンに沿って導電線を打っていけば、複
雑な軌跡の認識が容易になり、取付け精度を良くするこ
とができる。

【図面の簡単な説明】

【図１】本発明の第１実施例装置を示す斜視図である。

【図２】本発明の第２実施例装置を示す斜視図である。

【図３】本発明の第２実施例装置の適用例を示す平面図
である。

【図４】本発明の第２実施例装置の適用例の等価回路図
である。

【図５】本発明の他の実施例装置を示す斜視図である。

【図６】従来装置の一例を示す斜視図である。

【符号の説明】

１、１１　　　　絶縁性基板 ２，３、１２，１３　　　　電極 ４，５、１４，１５　　　　導電性パターン６、１６　
　　　導電線

Claims (3)

【特許請求の範囲】
1. 【請求項１】絶縁性基板（１）の上に設定された中継領
   域を軸として折り返された導電線（６，１６）からなる
   インダクタ素子を備えたことを特徴とするマイクロ波半
   導体装置。
2. 【請求項２】上記中継領域に導電性パターン（４，５）
   が形成されていることを特徴とする請求項１記載のマイ
   クロ波半導体装置。
3. 【請求項３】上記導電線（６）を配線する軌跡に対応し
   た領域の前記絶縁性基板１上面に導電性のガイドパター
   ン（７〜９）を形成したことを特徴とする請求項１記載
   のマイクロ波半導体装置。