JPH04315405A - マイクロ波半導体装置のインピーダンス整合用インダクタンス素子 - Google Patents
マイクロ波半導体装置のインピーダンス整合用インダクタンス素子Info
- Publication number
- JPH04315405A JPH04315405A JP8253391A JP8253391A JPH04315405A JP H04315405 A JPH04315405 A JP H04315405A JP 8253391 A JP8253391 A JP 8253391A JP 8253391 A JP8253391 A JP 8253391A JP H04315405 A JPH04315405 A JP H04315405A
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- conductive wire
- semiconductor device
- patterns
- microwave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 230000003321 amplification Effects 0.000 abstract description 3
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 10
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000009434 installation Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は、マイクロ波半導体装置
に搭載されるインダクタ素子に関し、より詳しくは、準
マイクロ波、マイクロ波増幅用の高出力半導体デバイス
等に整合素子として組込まれるインダクタ素子に関する
。
に搭載されるインダクタ素子に関し、より詳しくは、準
マイクロ波、マイクロ波増幅用の高出力半導体デバイス
等に整合素子として組込まれるインダクタ素子に関する
。
【0002】近年、人工衛星を用いた移動体通信や携帯
電話等の分野で準マイクロ波、マイクロ波の応用が高ま
っている。このため、小型で高効率の増幅デバイスが望
まれている。
電話等の分野で準マイクロ波、マイクロ波の応用が高ま
っている。このため、小型で高効率の増幅デバイスが望
まれている。
【0003】
【従来の技術】周波数が準マイクロ波帯、マイクロ波帯
の半導体装置には、インピーダンス整合をとるために例
えば数nH程度の比較的大きなインダクタンスを有する
インダクタ素子を設けたものがある。
の半導体装置には、インピーダンス整合をとるために例
えば数nH程度の比較的大きなインダクタンスを有する
インダクタ素子を設けたものがある。
【0004】インダクタ素子は、図6に示すように、ア
ルミナ基板a上に2つの電極b,cを形成し、一方の電
極bから他方の電極cに金線dを放物線状に接続する構
造のものが提案されている。そして、数nH程度の大き
なインダクタンスの素子を形成する場合には、金線dを
長くしたり、並列に接続する本数を減らして総断面積を
小さくする構造のものが採用されている。
ルミナ基板a上に2つの電極b,cを形成し、一方の電
極bから他方の電極cに金線dを放物線状に接続する構
造のものが提案されている。そして、数nH程度の大き
なインダクタンスの素子を形成する場合には、金線dを
長くしたり、並列に接続する本数を減らして総断面積を
小さくする構造のものが採用されている。
【0005】
【発明が解決しようとする課題】しかし、このような構
造の装置において金線dを長くすると電極b,c間の距
離が大きくなって装置が長大化して取付けスペースが確
保し難くなる。
造の装置において金線dを長くすると電極b,c間の距
離が大きくなって装置が長大化して取付けスペースが確
保し難くなる。
【0006】また、金線dの断面積を小さくすると、こ
の中を流れる電流密度が大きくなって、ジュール熱によ
り金線dの中央部が溶断し易くなり、大電流を扱う高出
力デバイスには適用できないといった問題がある。
の中を流れる電流密度が大きくなって、ジュール熱によ
り金線dの中央部が溶断し易くなり、大電流を扱う高出
力デバイスには適用できないといった問題がある。
【0007】本発明はこのような問題に鑑みてなされた
ものであって、導電線が接続される電極間の距離を短縮
化するとともに、大出力素子に接続できるインダクタ素
子を備えたマイクロ波半導体装置を提供することを目的
とする。
ものであって、導電線が接続される電極間の距離を短縮
化するとともに、大出力素子に接続できるインダクタ素
子を備えたマイクロ波半導体装置を提供することを目的
とする。
【0008】
【課題を解決するための手段】上記した課題は、図1に
例示するように、絶縁性基板1の上に設定された中継領
域を軸として折り返された導電線6,16からなるイン
ダクタ素子を備えたことを特徴とするマイクロ波半導体
装置によって達成する。
例示するように、絶縁性基板1の上に設定された中継領
域を軸として折り返された導電線6,16からなるイン
ダクタ素子を備えたことを特徴とするマイクロ波半導体
装置によって達成する。
【0009】または、上記中継領域に導電性パターン4
,5が形成されていることを特徴とする前記マイクロ波
半導体装置によって達成する。
,5が形成されていることを特徴とする前記マイクロ波
半導体装置によって達成する。
【0010】または、図5に例示するように、上記導電
線6を配線する軌跡に対応した領域の前記絶縁性基板1
上面に導電性のガイドパターン7〜9を形成したことを
特徴とする前記マイクロ波半導体装置により達成する。
線6を配線する軌跡に対応した領域の前記絶縁性基板1
上面に導電性のガイドパターン7〜9を形成したことを
特徴とする前記マイクロ波半導体装置により達成する。
【0011】
【作 用】第1〜3の発明によれば、インダクタ素子
を構成する導電線6を、絶縁性基板1上に設定された中
継領域に接触させて折り返すようにしている。
を構成する導電線6を、絶縁性基板1上に設定された中
継領域に接触させて折り返すようにしている。
【0012】このため、導電線6からジュール熱が発生
しても、その熱は、導電線6と接する中継領域から絶縁
性基板1内部に拡散されることになり、導電線6は溶断
しにくくなる。
しても、その熱は、導電線6と接する中継領域から絶縁
性基板1内部に拡散されることになり、導電線6は溶断
しにくくなる。
【0013】しかも、導電線6を折り返すようにしてい
るためにその両端の間隔が長大にならず、インダクタ素
子は短縮化され、その取付けスペースを確保し易くなる
。
るためにその両端の間隔が長大にならず、インダクタ素
子は短縮化され、その取付けスペースを確保し易くなる
。
【0014】また、第2の発明によれば、中継領域に導
電性パターン4,5を形成するようにしているために、
導電線6の折り返しはその導電性パターン4,5を介し
て行えばよくなり、その配線は容易になる。
電性パターン4,5を形成するようにしているために、
導電線6の折り返しはその導電性パターン4,5を介し
て行えばよくなり、その配線は容易になる。
【0015】さらに、第3の発明によれば、導電線16
の配線軌跡に対応したガイドパターン7〜9を形成して
いるために、ガイドパターン7〜9に沿って導電線16
を打っていけば、複雑な軌跡の認識が容易になり、取付
け精度を良くすることができる。
の配線軌跡に対応したガイドパターン7〜9を形成して
いるために、ガイドパターン7〜9に沿って導電線16
を打っていけば、複雑な軌跡の認識が容易になり、取付
け精度を良くすることができる。
【0016】
(a)本発明の第1実施例の説明
図1は、本発明の第1実施例装置を示す斜視図である。
【0017】図において符号1は、アルミナよりなる絶
縁性基板で、この上面には、金よりなる2つの電極2,
3が間隔をおいて形成され、また、その間の領域のうち
各電極2,3に近い位置にはそれぞれ金よりなる導電性
パターン4,5が設けられている。
縁性基板で、この上面には、金よりなる2つの電極2,
3が間隔をおいて形成され、また、その間の領域のうち
各電極2,3に近い位置にはそれぞれ金よりなる導電性
パターン4,5が設けられている。
【0018】6は、金、アルミニウム、銅等よりなる導
電線で、この導電線6は熱圧着ボンディング法や超音波
ボンディング法等によって、一方の電極2からこれに遠
方の導電性パターン4に放物線状にボンディングされ、
また、この導電パターン4から他方の導電パターン5に
放物線状に接続され、さらに、他方の電極3まで引き出
されており、導電性パターン4,5を中継領域として2
つの電極2,3の間を折り返すように構成されている。
電線で、この導電線6は熱圧着ボンディング法や超音波
ボンディング法等によって、一方の電極2からこれに遠
方の導電性パターン4に放物線状にボンディングされ、
また、この導電パターン4から他方の導電パターン5に
放物線状に接続され、さらに、他方の電極3まで引き出
されており、導電性パターン4,5を中継領域として2
つの電極2,3の間を折り返すように構成されている。
【0019】この実施例によれば、インダクタ素子Lを
構成する導電線6は、導電性パターン4,5を中継して
接続されているので、その導電線6からジュール熱が発
生しても、その熱は、導電線6と接する中継領域の導電
性パターン4,5を介して絶縁性基板1に拡散されるた
めに、導電線6は融点に達し難くなり、断線が防止され
る。
構成する導電線6は、導電性パターン4,5を中継して
接続されているので、その導電線6からジュール熱が発
生しても、その熱は、導電線6と接する中継領域の導電
性パターン4,5を介して絶縁性基板1に拡散されるた
めに、導電線6は融点に達し難くなり、断線が防止され
る。
【0020】しかも、2つの電極2,3に接続される導
電線6を、電極2,3の間の領域で回折り返すようにし
ているために、導電線6の全長よりも電極2,3間の距
離が小さくなり、インダクタ素子Lを取付けるスペース
の制約が少なくなる。
電線6を、電極2,3の間の領域で回折り返すようにし
ているために、導電線6の全長よりも電極2,3間の距
離が小さくなり、インダクタ素子Lを取付けるスペース
の制約が少なくなる。
【0021】なお、この実施例では電極2,3、導電性
パターン4,5を金によって形成したが、導電線6の材
料に合わせてアルミニウム、銅その他の導電材を使用す
ることはもとより可能である。
パターン4,5を金によって形成したが、導電線6の材
料に合わせてアルミニウム、銅その他の導電材を使用す
ることはもとより可能である。
【0022】(b)本発明の第2の実施例の説明上記し
た実施例において、インダクタンスを大きくする場合に
は、導電線6の長さを増やすか、或いはその断面積を小
さくすることになるが、高出力用のインダクタ素子の場
合には、抵抗を小さくるために導電線6の断面積を増や
すとともに、その長さを延ばしてインダクタンスを大き
くするようにしている。
た実施例において、インダクタンスを大きくする場合に
は、導電線6の長さを増やすか、或いはその断面積を小
さくすることになるが、高出力用のインダクタ素子の場
合には、抵抗を小さくるために導電線6の断面積を増や
すとともに、その長さを延ばしてインダクタンスを大き
くするようにしている。
【0023】そして、断面積を大きくする方法として導
電線を複数本並列に接続することが行われており、その
実施例を以下に説明する。
電線を複数本並列に接続することが行われており、その
実施例を以下に説明する。
【0024】図2は、本発明の第2の実施例を示す斜視
図である。
図である。
【0025】図において、絶縁性基板11の上面には一
定間隔をおいて2つの電極12,13が形成され、その
間の領域のうち各電極12,13に近い領域にはそれぞ
れ導電性パターン14,15が形成されている。
定間隔をおいて2つの電極12,13が形成され、その
間の領域のうち各電極12,13に近い領域にはそれぞ
れ導電性パターン14,15が形成されている。
【0026】そして、2つの電極12,13を渡る2本
の導電線16は、第1実施例と同様に、2つの導電性パ
ターン14,15を折返し点として折り返され、その長
さは電極間距離よりも大きくなっている。
の導電線16は、第1実施例と同様に、2つの導電性パ
ターン14,15を折返し点として折り返され、その長
さは電極間距離よりも大きくなっている。
【0027】この実施例によれば、第1実施例と同様に
、インダクタ素子を構成する導電線16から発生する熱
は、中継領域となる導電性パターン14,15を介して
絶縁性基板11に放熱されることになり、導電線16は
ジュール熱によって溶断し難くなる。しかも、2つの電
極12,13の距離は導電線16の総長よりも短いため
に、素子の縮小化が図れる。
、インダクタ素子を構成する導電線16から発生する熱
は、中継領域となる導電性パターン14,15を介して
絶縁性基板11に放熱されることになり、導電線16は
ジュール熱によって溶断し難くなる。しかも、2つの電
極12,13の距離は導電線16の総長よりも短いため
に、素子の縮小化が図れる。
【0028】図3は、第2実施例のインダクタ素子を複
数個並列に取付けた半導体装置の一例を示す平面図、図
4はその等価回路図である。
数個並列に取付けた半導体装置の一例を示す平面図、図
4はその等価回路図である。
【0029】図に示した半導体装置は、表面を金メッキ
した導電性基板17の上に電界効果トランジスタ(FE
T)18を複数個搭載するとともに、そのゲートGとド
レインDにインダクタ素子やコンデンサを接続してイン
ピーダンス整合を図るものである。
した導電性基板17の上に電界効果トランジスタ(FE
T)18を複数個搭載するとともに、そのゲートGとド
レインDにインダクタ素子やコンデンサを接続してイン
ピーダンス整合を図るものである。
【0030】各トランジスタ18のゲートGと入力端子
Sの間にはそれぞれ2つのインダクタ素子L1 ,L2
が接続され、また、入力端子Sと接地された導電性基
板17との間には第1のコンデンサC1 が接続され、
さらに、第2つインダクタ素子L1 ,L2 の接続点
と導電性基板17の間には第2のコンデンサC2 が接
続されている。
Sの間にはそれぞれ2つのインダクタ素子L1 ,L2
が接続され、また、入力端子Sと接地された導電性基
板17との間には第1のコンデンサC1 が接続され、
さらに、第2つインダクタ素子L1 ,L2 の接続点
と導電性基板17の間には第2のコンデンサC2 が接
続されている。
【0031】この場合、各ゲートGに接続されるインダ
クタ素子L2 は、これを構成する導電線を折り返さず
に短くしてインダクタンスを小さく設定している。
クタ素子L2 は、これを構成する導電線を折り返さず
に短くしてインダクタンスを小さく設定している。
【0032】さらに、複数のFET18のドレインDと
出力端子S2 の間には第2実施例のインダクタ素子L
0 が接続され、このインダクタ素子L0 は、図2に
示す構造を有しており、2つの電極12,13の対向縁
部近傍には、それぞれ長手方向に沿って複数の導電パタ
ーン14,15が一定間隔をおいて一列に形成され、そ
の一方に配列された導電性パターン14は他方の導電パ
ターン15から幅方向にズレて形成されている。
出力端子S2 の間には第2実施例のインダクタ素子L
0 が接続され、このインダクタ素子L0 は、図2に
示す構造を有しており、2つの電極12,13の対向縁
部近傍には、それぞれ長手方向に沿って複数の導電パタ
ーン14,15が一定間隔をおいて一列に形成され、そ
の一方に配列された導電性パターン14は他方の導電パ
ターン15から幅方向にズレて形成されている。
【0033】そして、導電線16は、2本を1組とし、
対向する一対の導電性パターン13,14の上で折り返
して2つの電極12,13に接続されていて、小さな電
極間距離で大きなインダクタンスを確保することができ
る。
対向する一対の導電性パターン13,14の上で折り返
して2つの電極12,13に接続されていて、小さな電
極間距離で大きなインダクタンスを確保することができ
る。
【0034】なお、図中符号C3 は、出力側に接続さ
れるコンデンサを示している。
れるコンデンサを示している。
【0035】(c)本発明の第3実施例の説明第1、2
の実施例では、インダクタ素子Lを構成する導電線6を
折り返して配線するようにしたが、これによれば導電線
6の軌跡が複雑となり、ボンディングミスが発生し易く
なる。
の実施例では、インダクタ素子Lを構成する導電線6を
折り返して配線するようにしたが、これによれば導電線
6の軌跡が複雑となり、ボンディングミスが発生し易く
なる。
【0036】そこで、図5(A) に示すように、電極
2,3と導電性パターン4,5の間の領域と、導電性パ
ターン4,5同士の間の領域、即ち導電線6の軌跡に対
応する領域にある絶縁性基板1上に光反射性の短冊状ガ
イドパターン7〜9を形成し、このガイドパターン7〜
9に沿って導電線6を打っていけば、複雑な軌跡の認識
が容易になり、取付け精度が向上する。
2,3と導電性パターン4,5の間の領域と、導電性パ
ターン4,5同士の間の領域、即ち導電線6の軌跡に対
応する領域にある絶縁性基板1上に光反射性の短冊状ガ
イドパターン7〜9を形成し、このガイドパターン7〜
9に沿って導電線6を打っていけば、複雑な軌跡の認識
が容易になり、取付け精度が向上する。
【0037】この場合、導電線6のワイヤボンディング
が自動化されている場合には、ガイドパターン7〜9を
認識ターゲットとして使用し、これをフォトセンサーP
により検知しながらワイヤリング用キャピラリCPを移
動させて導電線6をボンディングすることになる。
が自動化されている場合には、ガイドパターン7〜9を
認識ターゲットとして使用し、これをフォトセンサーP
により検知しながらワイヤリング用キャピラリCPを移
動させて導電線6をボンディングすることになる。
【0038】また、図5(B) に示すように、折り返
し用の導電性パターン14,15に複数本の導電線16
を接続する場合にも、配線の軌跡に沿ってガイドパター
ン17〜19を形成し、これらに沿ってワイヤリングを
行うようにしてもよい。
し用の導電性パターン14,15に複数本の導電線16
を接続する場合にも、配線の軌跡に沿ってガイドパター
ン17〜19を形成し、これらに沿ってワイヤリングを
行うようにしてもよい。
【0039】なお、電極2,3や導電パターン4,5を
パターニングする際に同時にガイドパターン7〜9を形
成すれば、新たな工程を追加する必要はなくなる。
パターニングする際に同時にガイドパターン7〜9を形
成すれば、新たな工程を追加する必要はなくなる。
【0040】(d)本発明のその他の実施例の説明上記
した実施例では、導電線の折り返し点を2つ設けるよう
にしたが、折り返し点を1つ設けて導電線を三角状の軌
跡を描かせることも可能であり、また、折り返し点を3
箇所以上形成して複数回折り返すようにしてもよい。
した実施例では、導電線の折り返し点を2つ設けるよう
にしたが、折り返し点を1つ設けて導電線を三角状の軌
跡を描かせることも可能であり、また、折り返し点を3
箇所以上形成して複数回折り返すようにしてもよい。
【0041】また、上記した実施例によれば、導電性パ
ターン6を中継領域として導電線6を折り返すようにし
たが、導電性パターン6を設けずに、絶縁性基板1上面
で直接折り返すようにしてもよい。
ターン6を中継領域として導電線6を折り返すようにし
たが、導電性パターン6を設けずに、絶縁性基板1上面
で直接折り返すようにしてもよい。
【0042】
【発明の効果】以上述べたように本発明によれば、イン
ダクタ素子を構成する導電線を、絶縁性基板上に設定さ
れた中継領域に接触させて折り返すようにしたので、導
電線からジュール熱が発生しても、その熱は、導電線と
接する絶縁性基板の中継領域から内部に拡散されること
になり、導電線の溶断を防止することができる。
ダクタ素子を構成する導電線を、絶縁性基板上に設定さ
れた中継領域に接触させて折り返すようにしたので、導
電線からジュール熱が発生しても、その熱は、導電線と
接する絶縁性基板の中継領域から内部に拡散されること
になり、導電線の溶断を防止することができる。
【0043】しかも、導電線を折り返すようにしている
ので、その導電線の両端の距離が短縮化され、素子の取
付けスペースが確保し易くなる。
ので、その導電線の両端の距離が短縮化され、素子の取
付けスペースが確保し易くなる。
【0044】また、第2の発明によれば、中継領域に導
電性パターンを形成するようにしているために、折り返
しはその導電性パターン4,5を介して行えばよく、配
線が容易になる。
電性パターンを形成するようにしているために、折り返
しはその導電性パターン4,5を介して行えばよく、配
線が容易になる。
【0045】さらに、第3の発明によれば、導電線を配
線する軌跡に対応したガイドパターンを形成しているの
で、ガイドパターンに沿って導電線を打っていけば、複
雑な軌跡の認識が容易になり、取付け精度を良くするこ
とができる。
線する軌跡に対応したガイドパターンを形成しているの
で、ガイドパターンに沿って導電線を打っていけば、複
雑な軌跡の認識が容易になり、取付け精度を良くするこ
とができる。
【図1】本発明の第1実施例装置を示す斜視図である。
【図2】本発明の第2実施例装置を示す斜視図である。
【図3】本発明の第2実施例装置の適用例を示す平面図
である。
である。
【図4】本発明の第2実施例装置の適用例の等価回路図
である。
である。
【図5】本発明の他の実施例装置を示す斜視図である。
【図6】従来装置の一例を示す斜視図である。
1、11 絶縁性基板
2,3、12,13 電極
4,5、14,15 導電性パターン6、16
導電線
導電線
Claims (3)
- 【請求項1】絶縁性基板(1)の上に設定された中継領
域を軸として折り返された導電線(6,16)からなる
インダクタ素子を備えたことを特徴とするマイクロ波半
導体装置。 - 【請求項2】上記中継領域に導電性パターン(4,5)
が形成されていることを特徴とする請求項1記載のマイ
クロ波半導体装置。 - 【請求項3】上記導電線(6)を配線する軌跡に対応し
た領域の前記絶縁性基板1上面に導電性のガイドパター
ン(7〜9)を形成したことを特徴とする請求項1記載
のマイクロ波半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8253391A JPH04315405A (ja) | 1991-04-15 | 1991-04-15 | マイクロ波半導体装置のインピーダンス整合用インダクタンス素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8253391A JPH04315405A (ja) | 1991-04-15 | 1991-04-15 | マイクロ波半導体装置のインピーダンス整合用インダクタンス素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04315405A true JPH04315405A (ja) | 1992-11-06 |
Family
ID=13777145
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8253391A Pending JPH04315405A (ja) | 1991-04-15 | 1991-04-15 | マイクロ波半導体装置のインピーダンス整合用インダクタンス素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04315405A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990025077A (ko) * | 1997-09-10 | 1999-04-06 | 윤종용 | 인덕터 |
KR19990025704A (ko) * | 1997-09-13 | 1999-04-06 | 윤종용 | 엘오씨 패키지 및 그 제조방법 |
WO2022050422A1 (ja) * | 2020-09-07 | 2022-03-10 | 住友電工デバイス・イノベーション株式会社 | 半導体装置 |
-
1991
- 1991-04-15 JP JP8253391A patent/JPH04315405A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990025077A (ko) * | 1997-09-10 | 1999-04-06 | 윤종용 | 인덕터 |
KR19990025704A (ko) * | 1997-09-13 | 1999-04-06 | 윤종용 | 엘오씨 패키지 및 그 제조방법 |
WO2022050422A1 (ja) * | 2020-09-07 | 2022-03-10 | 住友電工デバイス・イノベーション株式会社 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6194774B1 (en) | Inductor including bonding wires | |
TW384546B (en) | Coplanar oscillator circuit structures | |
US5883407A (en) | Semiconductor device | |
JP2001520468A (ja) | 表面実装カプラデバイス | |
JP4292652B2 (ja) | パワー半導体モジュール | |
JPH08227975A (ja) | 高q集積インダクタンスコイル | |
JPH04137655A (ja) | Icパッケージ | |
US6242713B1 (en) | Plane heating element without electromagnetic waves and a manufacturing method thereof | |
JP2003521127A (ja) | 多重アース信号路ldmos電力用パッケージ | |
JPH05243305A (ja) | 電子回路装置 | |
JPH06204387A (ja) | 母線を折り曲げたリードフレームとその製作法 | |
US4754370A (en) | Electrical component with added connecting conducting paths | |
JPH04315405A (ja) | マイクロ波半導体装置のインピーダンス整合用インダクタンス素子 | |
CN108376679B (zh) | 大功率rf晶体管的嵌入式谐波端子 | |
JP4279409B2 (ja) | 表面にフラットコイルが配置された基板に集積された回路を含むマイクロ構造 | |
JP2000260809A (ja) | 半導体装置のパッケージ | |
JPH11273949A (ja) | インダクタ素子 | |
JP2003526209A (ja) | パッケージ化された集積回路デバイス | |
US5569957A (en) | Low inductance conductor topography for MOSFET circuit | |
CN108987379A (zh) | 具有集成谐波终止特征的半导体封装件 | |
JP2006501682A (ja) | 導電性電子部品およびその製造方法 | |
JP2002134568A (ja) | 半導体モジュール | |
CN213071122U (zh) | 屏蔽结构和半导体器件 | |
JPH0758272A (ja) | 電力用半導体装置 | |
JPH06151718A (ja) | 半導体装置におけるインダクタ素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000704 |