JPH04314140A - エミュレータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、エミュレータに関し、
特にエミュレーション時におけるバス情報などのトレー
ス技術に関する。

【０００２】

【従来の技術】マイクロコンピュータ応用機器の開発に
おいて、その応用システムのデバッグやそのシステムの
詳細な評価を行うため、エミユレータが使用されている
。例えばエミュレータは、ソフトウェア開発用の親計算
機（ホストコンピュータ）などのシステム開発装置と、
開発中のターゲットシステムとの間に接続され、そのタ
ーゲットシステムに含まれるマイクロコンピュータ（タ
ーゲットマイクロコンピュータ）の機能を代行する一方
でデバッガとしての機能をもち、詳細なシステムデバッ
グを支援する。斯るエミュレータは、その本体から延長
されたケーブルの先端プラグが、ターゲットシステムに
設けられたターゲットマイクロコンピュータ用ソケット
に結合され、さらに、エミュレーション実行中に各種デ
ータやステータス信号などを実時間でサンプリングし、
それをトレースメモリ部などに格納する実時間トレース
機能やエミュレーション動作を実質的に停止させるブレ
ーク機能などの各種デバッグ機能が備えられている。

【０００３】尚、エミュレータについて記載された文献
の例としては、昭和６３年１０月１日に日立マイクロコ
ンピュータエンジニアリング株式会社より発行された「
日立マイコン技報（第２１頁から第２２頁）」がある。

【０００４】

【発明が解決しようとする課題】ところで、従来のエミ
ュレータは、例えば、アドレスやデータバスなどの状態
が予め設定されている条件に一致したときにトレースを
開始させる機能を有しているが、トレースの停止はエミ
ュレーションのブレークによって実現可能にされる。こ
のため、メインルーチンの実行に伴う情報だけをトレー
スしようとすると、サブルーチンコール時にエミュレー
ションを途中で停止させなければならず、エミュレーシ
ョン動作を途中で中断すること無くメインルーチンによ
る処理の流れをリアルタイムで追跡してソフトウェアデ
バッグを行うような要求には答えることができないとい
うことが本発明者によって明らかにされた。そうかとい
って、メインルーチンと共にサブルーチンの実行もトレ
ースすると、記憶容量に制限のあるトレースメモリの情
報が新たなトレース情報によって次々にオーバー・ライ
トされて、必要な情報を得ることができなくなる虞があ
った。特に、プログラムの初期デバッグ段階などでプロ
グラムが暴走したときなどは、トレースメモリに、必要
な情報が残っていないため、原因をつかむのに膨大な時
間が必要とされる。このような点において、従来のエミ
ュレータにおけるトレース技術ではデバッグ対象とされ
るプログラムの実行過程を十分に把握できないことがあ
った。

【０００５】本発明の目的は、メインルーチンを実行し
ているときのみトレースを行うことができるエミュレー
タを提供することにある。

【０００６】本発明の前記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。

【０００７】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。

【０００８】すなわち、実行中のプログラムがメインル
ーチンを実行中か否かを検出するための検出手段として
に例えば命令語検出用メモリを設け、予めこの命令語検
出用メモリにメインルーチンの呼出しおよびサブルーチ
ンの呼出しを指示するような命令語に対応した番地にフ
ラグ情報を設定しておく。プログラム実行中にこのメモ
リより出力される情報に基づいて、メインルーチンが実
行されている間だけトレースを行うための制御手段を設
けて、エミュレータを構成するものである。

【０００９】命令語検出メモリに設定可能な条件をプロ
グラマブル化するには当該メモリはリード・ライト可能
であることが望ましい。

【００１０】また、割り込みによるサブルーチンへの移
行を考慮するには、検出手段の出力と割り込み信号とを
マルチプレクスして制御手段に与えればよい。

【００１１】

【作用】上記した手段によれば、プログラム実行中に命
令語検出用メモリのような検出手段より出力される情報
によりトレースの開始および停止を制御し、このことが
、ソフトウェアデバッグの際に実行されるターゲットプ
ログラムの内でメインルーチンのみの実行情報をトレー
ス可能に作用する。

【００１２】

【実施例】図３には本発明の一実施例に係るエミュレー
タを用いたマイクロコンピュータシステム開発用システ
ムの一例が示される。

【００１３】図３に示されるエミュレータ２は、ソフト
ウェア開発用の親計算機（ホストコンピュータ）などの
システム開発装置１と、開発中のターゲットシステム３
との間に接続され、そのターゲットシステム３に含まれ
るマイクロコンピュータ（ターゲットマイクロコンピュ
ータ）の機能を代行する一方でデバッガとしての機能を
もち、詳細なシステムデバッグを支援する。当該エミュ
レータ２は、これに接続するインタフェースケーブル４
の先端プラグを介して、ターゲットシステム３に設けら
れたターゲットマイクロコンピュータ用ソケット５に結
合され、斯るインタフェースケーブル４を介してエミュ
レーション実行中に各種データやステータス信号などを
実時間でサンプリングし、それをトレースメモリ部など
に格納する実時間トレース機能や、エミュレーション動
作を実質的に停止させるブレーク機能などの各種デバッ
グ機能が備えられている。

【００１４】図２には本発明に係るエミュレータの一実
施例が示される。

【００１５】同図に示されるエミュレータ２は、ターゲ
ットシステム３に含まれるターゲットマイクロコンピュ
ータの機能を代行するスレーブマイクロコンピュータ（
ＳＭＣＵ）１３が設けられ、このスレーブマイクロコン
ピュータ１３がインタフェース１２を介してケーブル４
に結合されている。ここで同スレーブマイクロコンピュ
ータ１３が、本発明におけるエミュレーション用マイク
ロコンピュータに該当する。ターゲットシステム３とス
レーブマイクロコンピュータ１３とがやりとりする情報
やスレーブマイクロコンピュータ１３の内部状態に応じ
る情報がエミュレーションバス１４に与えられ、また、
このエミュレーションバス１４を介して、エミュレーシ
ョンのための各種制御信号や情報がスレーブマイクロコ
ンピュータ１３に与えられるようになっている。

【００１６】エミュレーションバス１４には、スレーブ
マイクロコンピュータ１３がターゲットマイクロコンピ
ュータの機能を代行する際に該コンピュータ１３の所定
の状態切換えを行うためのエミュレーション制御部６、
スレーブマイクロコンピュータ１３の制御状態やエミュ
レーションバス１４の状態を監視して、その状態が与め
設定された状態に達したときにエミュレーション動作を
ブレークするためのブレーク制御部７、エミュレーショ
ンバス１４に与えられるアドレスやデータ並びに制御信
号を逐次トレースして蓄えるトレースメモリ部８、及び
ターゲットシステム３に含まれるべきデータメモリやプ
ログラムメモリを代行するための代行メモリ部９が夫々
結合される。上記エミュレーション制御部６、ブレーク
制御部７、トレースメモリ部８、および代行メモリ部９
はマスタアドレスバスやマスタデーバスを含むコントロ
ールバス１５を通じてマスタマイクロコンピュータ（Ｍ
ＭＣＵ）１０の制御を受けるようになっている。更に、
本発明が適用されたルーチントレース制御部１６がエミ
ュレーションバス１４及びコントロールバス１０に結合
されている。なお、コントロールバス１５にはシリアル
インタウェース１１が結合され、このシリアルインタウ
ェース１１を介して上記マイクロコンピュータ１０とシ
ステム開発装置１との間でデータのやりとりが行われる
ようになっている。

【００１７】図１にはルーチントレース制御部１６の詳
細な構成が示される。

【００１８】このルーチントレース部１６は、システム
デバッグ若しくはソフトウェアデバッグの際にメインル
ーチンのみのトレースを可能とするもので、特に制限さ
れないが、命令語検出用メモリ１８、制御部２０、マル
チプレクサ１７、マルチプレクサ１９、セレクタ２３を
有する。

【００１９】前記命令語検出用メモリ１８は、エミュレ
ーション用マイクロコンピュータとしてのスレーブマイ
クロコンピュータ１３が実行すべき命令の中から、処理
ルーチンの移行先がサブルーチンである命令を検出して
その検出に応ずる第１信号φ０を出力すると共に、処理
ルーチンの移行先がメインルーチンである命令を検出し
てその検出に応ずる第２信号φ１を出力するための、リ
ード・ライト可能なメモリである。このメモリ１８のア
ドレス入力端子Ａ０乃至Ａ７は、マルチプレクサ１７を
介してエミュレーションバス１４に含まれるエミュレー
ションデータバス１４Ｄと、コントロールバス１５に含
まれるコントロールアドレスバス１５Ａに結合され、デ
ータ入出力端子Ｄ０，Ｄ１は、セレクタ２３を介してコ
ントロールバス１０に含まれるコントロールデータバス
１５Ｄの所定信号線並びに前記マルチプレクサ１９及び
制御部２０に結合される。この命令語検出用メモリ１８
に対する条件設定は、マスタマイクロコンピュータ１０
が行い、このとき当該メモリ１８はマルチプレクサ１７
及びセレクタ２３によってコントロールバス１５に接続
される。この状態において、メインルーチンからサブル
ーチンにジャンプする命令語をアドレスとしてＤ０ビッ
トに論理０のローレベルデータを書き込むと共に、サブ
ルーチンからメインルーチンにジャンプする命令語をア
ドレスとしてＤ１ビットに論理０のローレベルデータを
書き込む。その他のアドレスには論理１のハイレベルデ
ータを書き込んでおく。エミュレーションに際してその
ように条件設定された命令語検出用メモリ１８は、その
アドレス入力端子がマルチプレクサ１７によってエミュ
レーションバス１４に結合され、スレーブマイクロコン
ピュータ１３がメインルーチンからサブルーチンに移行
する命令語を実行するときに、Ｄ０からローレベルの信
号φ０が出力され、これが前記マルチプレクサ１９を通
して制御部２０に伝達される。また、サブルーチンから
メインルーチンに移行する命令語が実行されるとき、Ｄ
１よりローレベルの信号φ１が出力され、これが制御部
２０に伝達される。

【００２０】Ｄ０から出力される信号φ０を受けるマル
チプレクサ１９はエミュレーションバス１４を通してス
レーブマイクロコンピュータ１３に与えられるローイネ
ーブルの割り込み信号ＩＮＴが供給され、その何れか一
方がローレベルにされることにより、信号を制御部２０
に与える。これは、外部割り込みによってメインルーチ
ンからサブルーチンに移行することを考慮するためであ
る。以下マルチプレクサ１９から出力される信号をフラ
グ信号ＦＧ１とも記す。

【００２１】前記制御部２０は、２個のフリップフロッ
プ２１，２２と、判定回路２４を有する。フリップフロ
ップ２１は、命令語検出用メモリ１８の出力情報φ０と
前記割り込み信号ＩＮＴをマルチプレクスしたフラグ信
号ＦＧ１をセット端子に受け、その出力は前記判定回路
２４に供給される。フリップフロップ２１は前記フラグ
信号ＦＧ１のローレベルによってセット状態にされ、同
状態においてその出力Ａはハイレベルにされる。また、
フリップフロップ２１のリセット端子には判定回路２４
から出力されるトリガ信号ＴＲＧが供給され、同信号Ｔ
ＲＧのハイレベルによってリセットされる。

【００２２】前記フリップフロップ２２は、命令語検出
用メモリ１８から出力される信号φ１がセレクタ２３を
通って伝達される情報（以下単にフラグ信号ＦＧ２とも
記す）をセット端子に受け、その出力は前記判定回路２
４に与えられる。フリップフロップ２２は前記フラグ信
号ＦＧ２のローレベルによってセット状態にされ、同状
態においてその出力Ｂはハイレベルにされる。また、フ
リップフロップ２２のリセット端子には前記トリガ信号
ＴＲＧが供給され、同信号ＴＲＧのハイレベルによって
リセットされる。

【００２３】前記判定回路２４は、前記フラグ信号ＦＧ
１，ＦＧ２の論理値から、処理ルーチンがメインルーチ
ンへ移行するのに従ってトレースの開始を指示すると共
に、前記フリップフロップ２１，２２をリセットし、ま
た、処理ルーチンがサブルーチンへ移行するのに従って
トレースの停止を指示するためのトリガ信号ＴＲＧを生
成する論理を有する。即ち、メインルーチンよりエミュ
レーションを開始してサブルーチンからメインルーチン
に処理ルーチンが戻るとき、即ちＡ＝Ｂ＝論理１（ハイ
レベル）のとき、またはサブルーチンからエミュレーシ
ョンを開始して処理ルーチンがメインルーチンに戻ると
き、即ちＡ＝論理０（ローレベル）及びＢ＝論理１のと
き、換言すればユーザの実行しているプログラムがサブ
ルーチンからメインルーチンに移行したとき、トリガ信
号ＴＲＧをハイレベルにする。トレースメモリ部８は、
そのトリガ信号ＴＲＧがハイレベルにされるタイミング
に同期してトレースを開始する。一方、Ａ＝論理１及び
Ｂ＝論理０が成立した場合、換言すれば、ユーザの実行
しているプログラムがメインルーチンからサブルーチン
に制御が移行した場合に、トリガ信号ＴＲＧをロウレベ
ルに変化させる。これにより、トレース制御部８はトリ
ガ信号ＴＲＧがロウレベルに変化されるタイミングに同
期してトレースを停止する。尚、Ａ＝Ｂ＝論理１、又は
Ａ＝論理０及びＢ＝論理１になったとき、換言すればユ
ーザプログラムの制御がメインルーチンに戻ったとき、
フリップフロップ２１および２２は、ハイレベルのリガ
信号ＴＲＧによってリセットされ、その出力Ａ，Ｂは共
にローレベルにされる。また、Ａ＝Ｂ＝論理０の場合（
フリップフロップ２１，２２のリセット状態）には、ユ
ーザプログラムによる処理ルーチンはメインルーチンと
されるので、上記トリガ信号ＴＲＧはローレベルに変化
されない。

【００２４】上記実施例によれば以下の作用効果を得る
ことができる。

【００２５】（１）メインルーチンからサブルーチンに
制御が移行する命令語に対応した番地とサブルーチンか
らメインルーチンに制御が移行する命令語に対応した番
地にフラグを立てておくことでメインルーチンのみのト
レースが可能になるので、本実施例のエミュレータ２を
利用したソフトウェアデバッグの際には、連続する処理
ルーチンの内でメインルーチンの実行に伴う情報だけを
トレースすることができる。

【００２６】（２）サブルーチンの階層がいくら深くな
っても、命令後検出用メモリ１８の設定条件次第で、メ
インルーチンの実行情報だけを確実にトレースすること
ができる。

【００２７】（３）上記作用効果により、メインルーチ
ンの実行に伴う情報だけをトレースしようとするときに
もサブルーチンコール時にエミュレーションを途中で停
止させなくてもよく、エミュレーション動作を途中で中
断すること無くメインルーチンによる処理の流れをリア
ルタイムで追跡してソフトウェアデバッグを行うような
要求に容易に答えることができる。即ち、従来のように
メインルーチンと共にサブルーチンの実行もトレースし
たとき、記憶容量に制限のあるトレースメモリの情報が
新たなトレース情報によって次々にオーバー・ライトさ
れて、必要な情報を得ることができなくなる虞を回避す
る事ができる。

【００２８】（４）命令後検出用メモリ１８の出力φ０
，φ１をトレースメモリに格納することにより、前記ル
ーチントレース制御部１６を、処理ルーチンがサブルー
チンに移行したタイミングを容易に知ることができると
いうような応用にも容易に適用することができる。

【００２９】以上発明者によってなされた発明を実施例
に基づいて具体的に説明してきたが、本発明は上記実施
例に限定されず、その要旨を逸脱しない範囲において種
々変更可能である。

【００３０】例えば、上記実施例ではメインルーチンお
よびサブルーチンについて説明してきたが、任意の命令
を指定し命令語検出用メモリに設定しておくことで、タ
ーゲットプログラムの実行を停止することなく任意の処
理ステップにつてのみのトレースを行うというような態
様にも本発明を適用することができる。

【００３１】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。

【００３２】すなわち、メインルーチンからサブルーチ
ンへ移行するとトレースを停止し、サブルーチンからメ
インルーチンへ移行するとトレースを開始するから、ソ
フトウェアデバッグの際に、連続する処理ルーチンの内
でメインルーチンの実行に伴う情報だけをトレースする
ことができるという効果がある。即ち、エミュレーショ
ン動作を途中で中断すること無くメインルーチンによる
処理の流れをリアルタイムで追跡してソフトウェアデバ
ッグを行うような要求に容易に答えることができるとい
う効果がある。

【図面の簡単な説明】

【図１】図１は本発明の一実施例に係るエミュレータの
ルーチントレース制御部の主要構成ブロック図である。

【図２】図２は本発明の一実施例に係るエミュレータの
構成ブロック図である。

【図３】図３はエミュレータを含むマイクロコンピュー
タ開発用システムのブロック図である。

【符号の説明】

２　　エミュレータ ８　　トレースメモリ部 １３　　スレーブマイクロコンピュータ（エミュレーシ
ョン用マイクロコンピュータ） １６　　ルーチントレース制御部 １８　　命令誤検出用メモリ φ０　　第１信号 φ１　　第２信号 １９　　マルチプレクサ ２０　　制御部 ２１，２２　　フリップフロップ（記憶手段）２４　　
判定回路 ＴＲＧ　　トリガ信号

Claims (3)

【特許請求の範囲】
1. 【請求項１】　　ターゲットシステムに搭載されるマイ
   クロコンピュータと同等のエミュレーション用コンピュ
   ータにソフトウェアデバッグ対象とされるターゲットプ
   ログラムを実行させることにより、上記ターゲットシス
   テム上で動作するソフトウェアの開発支援を可能とする
   エミュレータにおいて、前記ターゲットプログラムにお
   いて実行されるべきルーチンがメインルーチンか否かを
   検出するための検出手段と、この検出手段による検出結
   果に基づいて、連続する処理ルーチンの中でメインルー
   チンの実行に伴う情報だけを選択的にトレースさせる制
   御手段と、を含んで成るものであることを特徴とするエ
   ミュレータ。
2. 【請求項２】　　前記検出手段は、エミュレーション用
   マイクロコンピュータが実行すべき命令の中から、処理
   ルーチンの移行先がサブルーチンである命令を検出して
   その検出に応ずる第１信号を出力すると共に、処理ルー
   チンの移行先がメインルーチンである命令を検出してそ
   の検出に応ずる第２信号を出力するための、リード・ラ
   イト可能な命令語検出用メモリであり、前記制御手段は
   、前記第１信号と第２信号の状態を記憶する、リセット
   可能な記憶手段と、この記憶手段に記憶された第１信号
   と第２信号の論理値から、処理ルーチンがメインルーチ
   ンへ移行するのに従ってトレースの開始を指示すると共
   に前記記憶手段の記憶内容をリセットし、また、処理ル
   ーチンがサブルーチンへ移行するのに従ってトレースの
   停止を指示する信号を生成するための論理手段とを有し
   て、成るものであることを特徴とする請求項１記載のエ
   ミュレータ。
3. 【請求項３】　　割り込み信号と前記第１信号とを選択
   して前記論理手段に供給するマルチプレクサを更に設け
   て成るものであることを特徴とする請求項２記載のエミ
   ュレータ。