JPH04314117A - 高速ｃｍｏｓバックパネルトランシーバ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は一般に、コンピュータデ
ータ転送方式に関し、特に、マイクロプロセッサチップ
での使用に適した、データバスの、データ転送高速化手
段に関する。

【０００２】

【従来の技術】相補型モス（ＣＭＯＳ）技術を利用した
、集積回路（ＩＣ）チップは、エミッタ結合形論理（Ｅ
ＣＬ）技術を利用したものに比して、低燃費であるため
、冷却する必要が余りなくしかも建造費が安い等の、多
くの利点を有している。

【０００３】

【発明が解決しようとする課題】しかし、ＣＭＯＳチッ
プは、チップ内およびチップ間（バックパネル）作動速
度において、ＥＣＬチップより劣っている。ＥＣＰチッ
プが有する上記の利点は、概して、論理低高レベル（Ｅ
ＣＬでは−１．７乃至−０．９ボルト、ＣＭＯＳでは０
乃至５ボルト）間の、電圧の振れが小さく、かつインピ
ーダンス整合の結果である、伝送線効果が少ないがため
である。

【０００４】従来のＣＭＯＳデータ転送方式はデータバ
スの振れをＥＣＬレベルに制限する、チップ内通信用で
あり、ＣＭＯＳ−ＥＣＬ変換器およびＥＣＬ−ＣＭＯＳ
変換器を使用している。従って、電圧の振れを制限して
、データ転送速度を上げるばかりでなく、設計要件に応
じて、標準的ＥＣＬレベル（ただし、ＣＭＯＳレベル間
にある）以外の論理レベルでも作動し得る、ＣＭＯＳチ
ップ間データ転送方式が求められている。本発明の目的
は、高速でデータ転送する、ＩＣチップ間データ転送方
式を提供することにある。

【０００５】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明によると、データ転送バスを介して、第１
および第２論理レベルの信号を内部で使用するＩＣチッ
プ間で、データ転送を行う、高速ＩＣチップ間データト
ランシーバであって、データ転送バスを、第３論理レベ
ルに、プリチャージするプリチャージ手段、およびデー
タ転送バスを、第４論理レベルに引下げる引下げ手段、
から成り、前記第３・第４論理レベル間の、電圧の振れ
が、第１・第２論理レベル間の電圧の振れより小さくな
るようにしたことを特徴とする、高速ＩＣチップ間デー
タトランシーバが提供されている。

【０００６】

【実施例】次に、添付図面を参照して、本発明の詳細を
説明する。図１および図２に、ＣＭＯＳ技術を用いると
共に論理高電圧及び論理低電圧の形でデータを転送する
データ転送バス又は伝送線（１０２）を用いた、高速Ｉ
Ｃチップ間データ転送方式（１００）の、好適実施例を
示す。本実施例において、トランジスタは全て、接合電
界効果型（ＪＦＥＴ）であり、ｐチャネル装置を示すゲ
ートにはバブルがあり、ｎチャネル装置を示すゲートに
はバブルがない。

【０００７】データ信号を送受信できる、本発明による
同一型トランシーバ（１０４），（１０６），（１０８
）および（１１０）群は、例えば、１００オームの特性
インピーダンス（２０）を有する、伝送線（１０２）に
接続されている。方式（１００）内に組み込めるトラン
シーバの数は任意である。トランシーバは全て同一型で
あるためトランシーバ（１０４）についてのみ、その詳
細を説明する。

【０００８】好適実施例によると、伝送線（１０２）の
論理レベルは、２．５ボルト（論理的に高いもの）、お
よび１．６ボルト（論理的に低いもの）である。このた
め電圧の振れが小さくなるため、２つの論理状態間の、
伝送線遷移時間が早くなる。これは、通常のＥＣＬ論理
レベル（すなわち−０．９ボルトおよび−１．７ボルト
）とは異なる点に留意されたい。

【０００９】トランシーバ（１０４）は、接続点（１１
２）で、伝送線（１０２）に接続されており、１００オ
ーム抵抗器（１１４）で成端されている。抵抗器（Ｒ１
）（１１４）は、２．５ボルト電圧源に接続された、電
圧端子（１１６）に接続されている。符号（１１６）で
示す電圧源は、伝送線（１０２）を、２．５ボルトにプ
リチャージする、伝送線プリチャージの役目をしている
。伝送線（１０２）の他端にある、接続点（１９０）、
抵抗器（Ｒ２）（１９２）および端子（１９４）は、伝
送線を成端する役目をするが、その機能は、それぞれ、
素子（１１２）（１１４）及び（１１６）と等しい。上
記の通り、伝送線特性インピーダンスで、トランシーバ
を成端することにより、データ信号反射及び呼出信号（
ｒｉｎｇｉｎｇ）を排除することができる。小さい電圧
の振れに加え、インピーダンス整合により、データ転送
速度が増す。

【００１０】トランシーバ（１０４）の、２大構成素子
は、送話器（１１８）と受話器（１３８）である。トラ
ンシーバへの、全内部電圧源はＣＭＯＳレベル、すなわ
ち５ボルト（高論理レベル）および０ボルト（低論理レ
ベル）にある。論理ＮＯＲゲート（１２０）は、２つの
トランジスタ（１２８）（１３２）と共に、送話器（１
１８）を構成している。ＮＯＲゲート（１２０）には、
入力線（１２２）および（１２４）を介して、それぞれ
「作動可能データ（ｅｎａｂｌｅ　　ｄａｔａ）」信号
ＥＤ１／（低レベル活性信号）および「データ（ｄａｔ
ａ）」信号Ｄ１が入力される。信号ＥＤ１／が高いと、
ＮＯＲゲート（１２０）は、線（１２６）を介して、ト
ランジスタ（１２８）に、低レベル信号を出力する。こ
れにより、トランジスタ（１２８）は、オフ（非導通）
状態を保ち、送話器（１１８）をオフにする。こうして
伝送線（１０２）は、相対的に高い（２．５ボルト）論
理レベルになり、符号（１０４）で示す以外のトランシ
ーバは伝送線（１０２）を介して、自由にデータ伝送で
きるようになる。

【００１１】しかし、信号ＥＤ１／が低レベルになると
、送話器の出力は、信号Ｄ１に、直接作用されるように
なる。（Ｄ１が高論理レベル（５ボルト）信号であると
すると、送話器は相対的に高い論理レベル（２．５ボル
ト）信号を出力し、反対に、Ｄ１が低論理レベル（０ボ
ルト）信号である場合は、相対的に低い論理レベル（１
．６ボルト）信号を出力する。）この作用は、以下の要
領で達成される。Ｄ１が、高論理レベル信号である場合
は、トランジスタ（１２８）が、非導通状態にあるため
、伝送線（１０２）は相対的に高い論理レベルにある。 Ｄ１が、低論理レベル信号である場合は、トランジスタ
（１２８）は導通状態になる。トランジスタ（１３２）
のゲートおよびドレンは、接続点（１３０）に接続され
、ソース電極は、接地（１３４）されている。先ず、ト
ランジスタ（１２８）に、２．５ボルト信号が印加され
ることにより、トランジスタ（１３２）が導通状態にな
り、伝送線の電圧を引下げる。トランジスタ（１３２）
は、通過電圧が、引下げ（ｐｕｌｌ−ｄｏｗｎ）効果に
より低下すると、０ボルトではなく、１．６ボルトで、
導通しなくなるように寸法決めされている。従って、好
適実施例では伝送線電圧は、１．６ボルト以下にならな
い。

【００１２】受話器（１３８）は、基準電圧発生器（１
４０）及び差動受信器又は増幅器（１５４）を備えてい
る。基準電圧発生器（１４０）は、周知要領で、線（１
４６）に基準又は閾値電圧Ｖｏｕｔ　を発生する、トラ
ンジスタ対（１４４）（１５０）で構成されている。図
からわかる様に、トランジスタ（１４４）は、端子（１
４２）で、電圧源（ＶＳＳ）に接続され、トランジスタ
（１５０）は、接地（１５２）されている。閾値電圧は
、好適実施例では２ボルトであり、伝送線電圧の振れの
ほぼ中心に相当する。すなわち、伝送線から受信される
、２ボルト以上の全電圧が、高論理レベル信号を反射し
、２ボルト以下の全電圧が、低論理レベル信号を反射す
るものと思われる。

【００１３】閾値電圧Ｖｏｕｔ　は次式を用いて計算さ
れる。

【数１】

【００１４】式中、ＶＤＤは供給電圧、Ｖｔｐはｐ型チ
ャネルトランジスタ閾値電圧、Ｖｔｎはｎ型チャネルト
ランジスタ閾値電圧、βは利得、βｐ　はｐ型チャネル
トランジスタの利得、βｎ　はｎ型チャネルトランジス
タの利得、μは電荷キャリヤの移動度、μｐ　はｐ型チ
ャネルトランジスタの電荷キャリヤ移動度、μｎ　はｎ
型チャネルトランジスタの電荷キャリア移動度、εはゲ
ート透過率、ｔｏｘはゲート酸化物厚、Ｗはチャネル幅
、Ｗｐ　はｐ型チャネルトランジスタのチャネル幅、Ｗ
ｎ　はｎ型チャネルトランジスタのチャネル幅、および
Ｌはチャネル長である。所望に応じて、ＶＤＤ＝５ボル
ト、Ｖｔｐ＝−１．２ボルト、Ｖｔｎ＝０．８ボルト、
Ｗｎ　＝１６ミクロン、およびＷｐ　＝１２ミクロンと
置換すると、Ｖｏｕｔ　＝２．５ボルトとなる。

【００１５】閾値電圧Ｖｏｕｔ　は、主に、トランジス
タ（１５６）（１６０）（１６８）（１７４）（１７８
）及び（１８２）で構成される差動受信器（１５４）に
供給される。受信器（１５４）は、線（１１３）を介し
て、伝送線（１０２）から受信したデータ信号と、閾値
電圧とを比較することにより、閾値を越えると低レベル
信号を出力し、閾値以下であると高レベル信号を出力す
る。トランジスタ（１６８）と（１７４）とはそれぞれ
端子（１６６）（１７２）を介して、電圧源Ｖｓｓに接
続されている。信号ＥＤ１／（低レベル活性信号）は「
読出し可能（ｅｎａｂｌｅ　　ｒｅａｄ）」信号であり
、活性時に、受信器（１５４）が、データ信号を受信で
きるようにし、不活性時に非作動状態にする。

【００１６】作動可能（イネーブル）状態において、線
（１１３）で受信したデータ信号が、閾値以下であると
、トランジスタ（１５６）はオフにされ、一方トランジ
スタ（１７８）は閾値電圧でオンされる。受信器は接続
点（１５８）に出力する。トランジスタ（１７８）が導
通されると、接続点（１７６）及び線（１７０）を介し
てトランジスタ（１６８）のゲート電圧が引下げられる
ため、トランジスタ（１６８）はオンになる。こうして
、端子（１６６）に接続された電圧源（Ｖｓｓ）の５ボ
ルトは、トランジスタ（１６８）によって、出力点（１
５８）に送られる。

【００１７】線（１１３）で受信したデータ信号が、閾
値以上である場合は、トランジスタ（１５６）はオフに
なって、出力点（１５８）の電圧を引下げ、トランジス
タ（１７８）（１６８）をオフにする。ＥＲ１／が不活
性である場合、トランジスタ（１６０）は導通して、出
力点（１５８）の電圧を引下げる。すなわち、受信器は
、作動不能（ディスエーブル）にされると、一定の低論
理レベル信号を出力する。トランジスタ（１８２）は、
トランジスタ（１５６）（１６０）および（１７８）を
流れる電流の量を制限する限流器である。

【００１８】インバータ（１８６）は、受信器（１５４
）の出力を反転させると共に、約０．９ボルト以下（受
信器の好適実施例に制限があるため）の低電圧を駆動す
る役目もする。該インバータは受信器（１５４）の出力
線、およびトランシーバ（１０４）の出力線に接続され
ている。図中、「ＤＩＮＩ」は、受話器（１３８）が出
力するデータ信号である。

【００１９】上記の通り、本発明好適実施例を説明した
が、本発明はこれに限定されるものではなく、特許請求
の範囲に記載されたその適用範囲を逸脱せずに、種々に
変形修正することができる。例えば、２．５ボルト以外
の電圧で伝送線をプリチャージできると共に、トランジ
スタ（１３２）については、１．６ボルト以外の電圧で
オフになるように寸法決めすることができる。さらに、
伝送線の電圧の振れが、好適実施例に示された以外の値
である場合は、基準電圧発生器が発する閾値電圧を２ボ
ルト以外の値にすることができる。

【００２０】

【発明の効果】本発明によると、電圧の振れを小さくで
きると共に、インピーダンスを整合させることができる
ため、データ転送の高速化を図れるばかりでなく、要件
に応じてＥＣＬレベル以外の論理レベルを用いることが
できる。

【図面の簡単な説明】

【図１】本発明の好適実施例によるデータ転送方式の詳
細回路図である。

【図２】本発明好適実施例によるデータ転送方式の概略
的ブロック線図である。

【符号の説明】

１００　　　　データ転送方式 １０２　　　　データ伝送線 １０４，１０６，１０８，１１０　　　　トランジスタ
１１２　　　　接続点 １１４　　　　抵抗器 １１６　　　　電圧端子 １１８　　　　送話器 １２０　　　　ＮＯＲゲート １２２，１２４　　　　入力線 １２６　　　　線 １２８　　　　トランジスタ １３０　　　　接続点 １３２　　　　トランジスタ １３４　　　　接地点 １３８　　　　受話器 １４０　　　　基準電圧発生器 １４２　　　　端子 １４４　　　　トランジスタ １５０　　　　トランジスタ １５２　　　　接地点 １５４　　　　受信器 １５６，１６０，１６８，１７４，１７８，１８２　　
　　トランジスタ １６６，１７２　　　　端子 １５８，１７６，１９０　　　　接続点１８６　　　　
インバータ １９２　　　　抵抗器 １９４　　　　端子

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　データ転送バスを介して、第１及び第
   ２論理レベルの信号を内部使用する集積回路（ＩＣ）チ
   ップ間でデータ転送する高速ＩＣチップ間データトラン
   シーバであって、前記データ転送バスを、第３論理レベ
   ル電圧にプリチャージするプリチャージ手段、および前
   記データ転送バスの電圧を、第４論理レベルに引下げる
   引下げ手段から成り、前記第３・第４論理レベル間の電
   圧の振れが、前記第１・第２論理レベル間の電圧の振れ
   より小さいことを特徴とする高速ＩＣチップ間データト
   ランシーバ。