JPH04312919A - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JPH04312919A
JPH04312919A JP6296591A JP6296591A JPH04312919A JP H04312919 A JPH04312919 A JP H04312919A JP 6296591 A JP6296591 A JP 6296591A JP 6296591 A JP6296591 A JP 6296591A JP H04312919 A JPH04312919 A JP H04312919A
Authority
JP
Japan
Prior art keywords
film
contact hole
films
conductive film
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6296591A
Other languages
Japanese (ja)
Inventor
Hideki Motoshiro
源城 英毅
Heiji Kobayashi
平治 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP6296591A priority Critical patent/JPH04312919A/en
Publication of JPH04312919A publication Critical patent/JPH04312919A/en
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To reduce an area of a contacting part, and at the same time to isolate surely a conductive film in the vicinity of a contact hole from a wiring film located at the inside wall of the contact hole. CONSTITUTION:The end face of a conductive layer 14 exposed in a contact hole 17 is oxidized so that conductive layer 14 is isolated from a wiring film 16 exposed in a contact hole 17. The oxidized part of the conductive film 14 has merely and altered composition resulting from the same part of the conductive film 14 and in this case, a traditional coating material is not used for covering a part of a secondary insulating film. Therefore, a patterning process becomes unnecessary for a coating part of a conductive film of the secondary insulating film, and moreover a space reserved for misalignment can be saved.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、例えば配線膜が形成さ
れるコンタクトホールの近傍に導電性膜が設けられるよ
うな構造の半導体装置およびその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a structure in which, for example, a conductive film is provided near a contact hole in which a wiring film is formed, and a method for manufacturing the same.

【0002】0002

【従来の技術】従来のこの種の半導体装置として、例え
ば図3に示すようなものがある。この図では、コンタク
トホール近傍にキャパシタが形成される構造例を挙げて
いる。図中、50は半導体基板、51は分離酸化膜、5
2は不純物拡散層、53は第1絶縁膜、54は導電性膜
、55は第2絶縁膜、56は配線膜、57はコンタクト
ホールである。なお、第1絶縁膜53と導電性膜54と
第2絶縁膜55とでキャパシタが構成されている。この
構造において、導電性膜54におけるコンタクトホール
57側の端面は、第2絶縁膜55によって被覆されてい
て、この第2絶縁膜55で導電性膜54と配線膜56と
が絶縁分離されている。
2. Description of the Related Art A conventional semiconductor device of this type is one shown in FIG. 3, for example. This figure shows an example of a structure in which a capacitor is formed near a contact hole. In the figure, 50 is a semiconductor substrate, 51 is an isolation oxide film, 5
2 is an impurity diffusion layer, 53 is a first insulating film, 54 is a conductive film, 55 is a second insulating film, 56 is a wiring film, and 57 is a contact hole. Note that the first insulating film 53, the conductive film 54, and the second insulating film 55 constitute a capacitor. In this structure, the end face of the conductive film 54 on the contact hole 57 side is covered with a second insulating film 55, and the conductive film 54 and the wiring film 56 are insulated and separated by the second insulating film 55. .

【0003】このような構造の半導体装置の製造方法に
ついて、図4を用いて説明する。
A method of manufacturing a semiconductor device having such a structure will be explained with reference to FIG.

【0004】■  半導体基板50の表面上にLOCO
S法により分離酸化膜51を形成するとともに、この上
方に第1絶縁膜53および導電性膜54を順次積層する
〔図4(a)参照〕。第1絶縁膜53は、シリコン酸化
膜などからなり、また、導電性膜54は、リンなどの不
純物をドープしたポリシリコン膜などからなり、いずれ
も例えばCVD法により形成される。
■ LOCO on the surface of the semiconductor substrate 50
An isolation oxide film 51 is formed by the S method, and a first insulating film 53 and a conductive film 54 are sequentially laminated above it [see FIG. 4(a)]. The first insulating film 53 is made of a silicon oxide film or the like, and the conductive film 54 is made of a polysilicon film doped with an impurity such as phosphorus, and both are formed by, for example, a CVD method.

【0005】■  半導体基板50において分離酸化膜
51が存在しない部分の上方の導電性膜54をホトリソ
グラフィ技術によりパターニングして第1絶縁膜53の
表面を露出させるとともに、この上方の全面に第2絶縁
膜55を積層する〔図4(b)参照〕。この第2絶縁膜
55は、第1絶縁膜53と同じものである。
[0005] The conductive film 54 above the portion of the semiconductor substrate 50 where the isolation oxide film 51 does not exist is patterned using photolithography to expose the surface of the first insulating film 53, and a second insulating film 53 is formed on the entire surface above the conductive film 54. An insulating film 55 is laminated (see FIG. 4(b)). This second insulating film 55 is the same as the first insulating film 53.

【0006】■  半導体基板50において分離酸化膜
51が存在しない部分の上方に積層されている第1絶縁
膜53および第2絶縁膜55をホトリソグラフィ技術に
よりパターニングして半導体基板50の表面を露出する
〔図4(c)参照〕。このパターニングされた部分がコ
ンタクトホール57である。このコンタクトホール57
の孔径は、導電性膜54の孔径よりも小さくされていて
、導電性膜54の端面が第2絶縁膜55で覆われている
[0006] ■ The first insulating film 53 and the second insulating film 55 stacked above the portion of the semiconductor substrate 50 where the isolation oxide film 51 is not present are patterned by photolithography to expose the surface of the semiconductor substrate 50. [See Figure 4(c)]. This patterned portion is the contact hole 57. This contact hole 57
The pore diameter is smaller than that of the conductive film 54, and the end surface of the conductive film 54 is covered with a second insulating film 55.

【0007】■  このコンタクトホール57から半導
体基板50の露出する表面にリンなどの不純物をイオン
注入し、拡散させることにより、例えばN+型の不純物
拡散層52を得る〔図4(d)参照〕。
[0007] By ion-implanting impurities such as phosphorus into the exposed surface of the semiconductor substrate 50 through the contact hole 57 and diffusing them, an N+ type impurity diffusion layer 52, for example, is obtained [see FIG. 4(d)].

【0008】■  コンタクトホール57の内部と第2
絶縁膜55の表面に、アルミニウムなどの配線膜56を
スパッタ技術により被覆する。この配線膜56は、リン
などの不純物をドープしたポリシリコン膜などをCVD
法により形成したものとすることができる。この配線膜
56は、この後、ホトリソグラフィ技術により所定パタ
ーンにパターニングされ、図3のようになる。
■ Inside the contact hole 57 and the second
A wiring film 56 made of aluminum or the like is coated on the surface of the insulating film 55 by sputtering technology. This wiring film 56 is made by CVD of a polysilicon film doped with impurities such as phosphorus.
It may be formed by a method. This wiring film 56 is then patterned into a predetermined pattern by photolithography, resulting in a pattern as shown in FIG.

【0009】[0009]

【発明が解決しようとする課題】ところで、上記従来の
半導体装置の場合、次のような不具合がある。
However, the conventional semiconductor device described above has the following problems.

【0010】つまり、コンタクトホール57を形成する
にあたって、■工程で導電性膜54を、■工程で第2、
第1絶縁膜55、53をそれぞれパターニングするが、
2回目のパターニングにおいては露光マスクのアライメ
ントずれが発生しやすく、場合によっては、2回目のパ
ターニングのときに導電性膜54の露出端面を覆う第2
絶縁膜55を除去してしまうおそれがある。そのため、
第2絶縁膜55において導電性膜54の露出端面を覆う
部分の厚み(図3のH参照)については、前述のアライ
メントずれを見込んで大きめに設定しなければならない
。このような理由から、従来では、コンタクト部分の面
積を小さくできず、それが微細化を図る上での妨げとな
っている。
That is, in forming the contact hole 57, the conductive film 54 is deposited in step (1) and the second,
The first insulating films 55 and 53 are patterned, respectively.
Misalignment of the exposure mask is likely to occur during the second patterning, and in some cases, a second mask covering the exposed end surface of the conductive film 54 may be used during the second patterning.
There is a risk that the insulating film 55 will be removed. Therefore,
The thickness of the portion of the second insulating film 55 that covers the exposed end surface of the conductive film 54 (see H in FIG. 3) must be set to be large in consideration of the above-mentioned misalignment. For these reasons, conventionally it has not been possible to reduce the area of the contact portion, which has been an obstacle to miniaturization.

【0011】本発明は、このような事情に鑑みて創案さ
れたもので、製作工程を簡略化するとともに、コンタク
ト部の面積縮小化を実現することを課題とする。
The present invention was devised in view of the above circumstances, and an object thereof is to simplify the manufacturing process and reduce the area of the contact portion.

【0012】0012

【課題を解決するための手段】このような課題を達成す
るために、本発明は、次のような構成をとる。
[Means for Solving the Problems] In order to achieve the above-mentioned problems, the present invention has the following configuration.

【0013】本発明の半導体装置は、半導体基板上に導
電性膜を含む多数の膜が積層され、この多数の膜におけ
る所定部分に、半導体基板の表面に形成されている不純
物拡散層を露出するコンタクトホールが設けられ、前記
半導体基板の不純物拡散層表面からコンタクトホール内
面すなわち前記多数の膜の露出端面および前記多数の膜
のうちの最上層表面にかけて配線膜が被覆された構造で
あって、前記導電性膜において前記コンタクトホール側
に露出する端面部分が酸化されていることに特徴を有す
る。
In the semiconductor device of the present invention, a large number of films including conductive films are stacked on a semiconductor substrate, and an impurity diffusion layer formed on the surface of the semiconductor substrate is exposed in a predetermined portion of the large number of films. A structure in which a contact hole is provided and a wiring film is coated from the surface of the impurity diffusion layer of the semiconductor substrate to the inner surface of the contact hole, that is, the exposed end surfaces of the plurality of films and the top layer surface of the plurality of films, The conductive film is characterized in that an end face portion exposed to the contact hole side is oxidized.

【0014】本発明の半導体装置の製造方法は、半導体
基板上に導電性膜を含む多数の膜を積層する工程と、前
記多数の膜の所定部分にコンタクトホールを形成する工
程と、前記コンタクトホールから露出する半導体基板表
面に不純物拡散層を形成する工程と、前記コンタクトホ
ール内面に露出する多数の膜のうちの導電性膜の露出端
面部分を酸化する工程と、前記半導体基板の不純物拡散
層表面からコンタクトホール内面すなわち前記多数の膜
の露出端面および前記多数の膜のうちの最上層表面にか
けて配線膜を被覆する工程とを含むことに特徴を有する
A method for manufacturing a semiconductor device according to the present invention includes the steps of: stacking a large number of films including conductive films on a semiconductor substrate; forming contact holes in predetermined portions of the large number of films; a step of forming an impurity diffusion layer on the surface of the semiconductor substrate exposed from the contact hole, a step of oxidizing the exposed end surface portion of the conductive film among the many films exposed on the inner surface of the contact hole, and a step of forming an impurity diffusion layer on the surface of the impurity diffusion layer of the semiconductor substrate. The method is characterized in that it includes a step of covering the inner surface of the contact hole, that is, the exposed end surfaces of the plurality of films, and the surface of the uppermost layer of the plurality of films with a wiring film.

【0015】[0015]

【作用】導電性膜においてコンタクトホール内に露出す
る端面部分が酸化されているから、この酸化された部分
により、コンタクトホール内面に形成される配線膜と前
記導電性膜とが絶縁分離される。そして、従来の絶縁膜
カバーを用いない分、コンタクト部の面積縮小が可能と
なる。しかも、従来の絶縁膜カバーのパターニングが不
要となるので、アライメントずれを見込んだ大きなスペ
ースを確保する必要がない。
[Operation] Since the end face portion of the conductive film exposed in the contact hole is oxidized, this oxidized portion insulates and separates the wiring film formed on the inner surface of the contact hole from the conductive film. Since the conventional insulating film cover is not used, the area of the contact portion can be reduced. Moreover, since the conventional patterning of the insulating film cover is not required, there is no need to secure a large space for misalignment.

【0016】[0016]

【実施例】以下、本発明の一実施例を図面に基づいて詳
細に説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below in detail with reference to the drawings.

【0017】図1に本発明の一実施例の半導体装置の断
面構造を示している。図では、コンタクトホール近傍に
キャパシタが形成される構造例を挙げている。図中、1
0は半導体基板、11は分離酸化膜、12は不純物拡散
層、13は第1絶縁膜、14は導電性膜、15は第2絶
縁膜、16は配線膜、17はコンタクトホールである。 なお、第1絶縁膜13と導電性膜14と第2絶縁膜15
とでキャパシタが構成されている。この構造において、
導電性膜14におけるコンタクトホール17側の露出端
面部分が酸化されていて、この酸化された部分すなわち
酸化部18により導電性膜14と配線膜16とが絶縁分
離されている。
FIG. 1 shows a cross-sectional structure of a semiconductor device according to an embodiment of the present invention. The figure shows an example of a structure in which a capacitor is formed near a contact hole. In the figure, 1
0 is a semiconductor substrate, 11 is an isolation oxide film, 12 is an impurity diffusion layer, 13 is a first insulating film, 14 is a conductive film, 15 is a second insulating film, 16 is a wiring film, and 17 is a contact hole. Note that the first insulating film 13, the conductive film 14, and the second insulating film 15
A capacitor is constructed with. In this structure,
The exposed end face portion of the conductive film 14 on the side of the contact hole 17 is oxidized, and the conductive film 14 and the wiring film 16 are insulated and separated by this oxidized portion, that is, the oxidized portion 18 .

【0018】このような構造の半導体装置の製造方法に
ついて、図2を用いて説明する。
A method of manufacturing a semiconductor device having such a structure will be explained with reference to FIG.

【0019】■  半導体基板10の表面上にLOCO
S法により分離酸化膜11を形成するとともに、この上
方に第1絶縁膜13、導電性膜14、第2絶縁膜15、
窒化膜20を順次積層する〔図2(a)参照〕。第1、
第2絶縁膜13、15は、シリコン酸化膜などからなり
、また、導電性膜14は、リンなどの不純物をドープし
たポリシリコン膜などからなり、いずれも例えばCVD
法により形成される。窒化膜20もCVD法により形成
される。
■ LOCO on the surface of the semiconductor substrate 10
An isolation oxide film 11 is formed by the S method, and above this a first insulating film 13, a conductive film 14, a second insulating film 15,
Nitride films 20 are sequentially laminated [see FIG. 2(a)]. First,
The second insulating films 13 and 15 are made of a silicon oxide film, etc., and the conductive film 14 is made of a polysilicon film doped with impurities such as phosphorus, and both are made by, for example, CVD.
Formed by law. The nitride film 20 is also formed by the CVD method.

【0020】■  半導体基板10において分離酸化膜
11が存在しない部分の上方の窒化膜20、第2絶縁膜
15および導電性膜14をホトリソグラフィ技術により
パターニングして第1絶縁膜13の表面を露出させる〔
図2(b)参照〕。
■ Patterning the nitride film 20, second insulating film 15 and conductive film 14 above the portion of the semiconductor substrate 10 where the isolation oxide film 11 does not exist by photolithography to expose the surface of the first insulating film 13 let [
See Figure 2(b)].

【0021】■  石英炉において熱処理することによ
り、前記パターニングされた窒化膜20、第2絶縁膜1
5および導電性膜14の各端面部分のうち、導電性膜1
4の露出端面部分を酸化する〔図2(c)参照〕。なお
、前記パターニングされた窒化膜20、第2絶縁膜15
および導電性膜14の端面部分や、第1絶縁膜13表面
などには、薄い熱酸化膜(図示省略)が形成される。 導電性膜14の端面部分は、酸化されたことにより他の
膜の端面よりも若干膨出している。
■ The patterned nitride film 20 and the second insulating film 1 are heat-treated in a quartz furnace.
5 and each end face portion of the conductive film 14, the conductive film 1
The exposed end face portion of No. 4 is oxidized [see FIG. 2(c)]. Note that the patterned nitride film 20 and the second insulating film 15
A thin thermal oxide film (not shown) is formed on the end face portion of the conductive film 14, the surface of the first insulating film 13, and the like. The end face portion of the conductive film 14 is oxidized and therefore bulges out a little more than the end faces of the other films.

【0022】■  導電性膜14において酸化された膨
出部分および第1絶縁膜13を、窒化膜20をマスクと
した異方性エッチングにより除去し、半導体基板10の
表面を露出させる。これでコンタクトホール17が得ら
れる。この後、コンタクトホール17から半導体基板1
0の露出する表面にリンなどの不純物をイオン注入し、
拡散させることにより、例えばN+型の不純物拡散層1
2を得る〔図2(d)参照〕。
(2) The oxidized bulge portion of the conductive film 14 and the first insulating film 13 are removed by anisotropic etching using the nitride film 20 as a mask, and the surface of the semiconductor substrate 10 is exposed. A contact hole 17 is now obtained. After that, from the contact hole 17 to the semiconductor substrate 1
Impurities such as phosphorus are ion-implanted into the exposed surface of 0.
By diffusing, for example, an N+ type impurity diffusion layer 1
2 [see Figure 2(d)].

【0023】■  窒化膜20を選択エッチングにより
除去して、コンタクトホール17の内部と第2絶縁膜1
5の表面に、アルミニウムなどの配線膜16をスパッタ
技術により被覆する。この配線膜16は、リンなどの不
純物をドープしたポリシリコン膜などをCVD法により
形成したものとすることができる。この配線膜16は、
この後、ホトリソグラフィ技術により所定パターンにパ
ターニングされ、図1のようになる。
■ The nitride film 20 is removed by selective etching to remove the inside of the contact hole 17 and the second insulating film 1.
A wiring film 16 made of aluminum or the like is coated on the surface of 5 by sputtering technique. This wiring film 16 can be formed by a CVD method, such as a polysilicon film doped with an impurity such as phosphorus. This wiring film 16 is
Thereafter, it is patterned into a predetermined pattern using photolithography technology, resulting in the result as shown in FIG.

【0024】なお、本発明は上記実施例のみに限定され
ず、次のようなものも含む。例えば導電性膜14は、酸
化できるものであれば何でもよい。また、上記実施例で
は、半導体基板10の不純物拡散層12に対する配線膜
16のコンタクト部分を例に挙げているが、例えば半導
体基板上の配線膜に対する配線膜のコンタクト構造にお
いても本発明を適用できる。さらに、コンタクトホール
の近傍にキャパシタを形成した構造のものに、本発明を
適用した例を挙げているが、CMOSトランジスタのゲ
ート電極とドレイン配線膜またはソース配線膜との絶縁
分離に本発明を適用できる。
It should be noted that the present invention is not limited to the above embodiments, but also includes the following. For example, the conductive film 14 may be anything as long as it can be oxidized. Further, in the above embodiment, the contact portion of the wiring film 16 with respect to the impurity diffusion layer 12 of the semiconductor substrate 10 is taken as an example, but the present invention can also be applied to, for example, a contact structure of the wiring film with respect to the wiring film on the semiconductor substrate. . Furthermore, although an example is given in which the present invention is applied to a structure in which a capacitor is formed near a contact hole, the present invention can also be applied to insulation separation between a gate electrode and a drain wiring film or a source wiring film of a CMOS transistor. can.

【0025】[0025]

【発明の効果】以上説明したように、本発明によれば、
導電性膜においてコンタクトホール内に露出する端面部
分を酸化し、この酸化部分により、コンタクトホール内
面に形成される配線膜と前記導電性膜とを絶縁分離した
から、従来の絶縁膜カバーを用いる必要がなくなる。し
たがって、従来の絶縁膜カバーのパターニングが不要と
なり、製作工程を簡略化できるとともに、アライメント
ずれを見込むスペース確保が必要なく、コンタクト部の
面積を縮小できるようになって微細化を実現できるよう
になる。
[Effects of the Invention] As explained above, according to the present invention,
The end face portion of the conductive film exposed inside the contact hole is oxidized, and this oxidized portion insulates and separates the conductive film from the wiring film formed on the inner surface of the contact hole, so there is no need to use a conventional insulating film cover. disappears. Therefore, patterning of the conventional insulating film cover is no longer necessary, simplifying the manufacturing process, and there is no need to secure space for misalignment, making it possible to reduce the area of the contact area and achieve miniaturization. .

【図面の簡単な説明】[Brief explanation of drawings]

【図1】本発明の一実施例の半導体装置を示す縦断側面
図である。
FIG. 1 is a longitudinal side view showing a semiconductor device according to an embodiment of the present invention.

【図2】本発明の一実施例の製造方法を示す工程図であ
る。
FIG. 2 is a process diagram showing a manufacturing method according to an embodiment of the present invention.

【図3】従来例の半導体装置を示す縦断側面図である。FIG. 3 is a vertical side view showing a conventional semiconductor device.

【図4】従来例の製造方法を示す工程図である。FIG. 4 is a process diagram showing a conventional manufacturing method.

【符号の説明】[Explanation of symbols]

10  半導体基板                
12  不純物拡散層13  第1絶縁膜      
          14  導電性膜15  第2絶
縁膜                16  配線膜
17  コンタクトホール          18 
 導電性膜の酸化部
10 Semiconductor substrate
12 Impurity diffusion layer 13 First insulating film
14 Conductive film 15 Second insulating film 16 Wiring film 17 Contact hole 18
Oxidized part of conductive film

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】半導体基板上に導電性膜を含む多数の膜が
積層され、この多数の膜における所定部分に、半導体基
板の表面に形成されている不純物拡散層を露出するコン
タクトホールが設けられ、前記半導体基板の不純物拡散
層表面からコンタクトホール内面すなわち前記多数の膜
の露出端面および前記多数の膜のうちの最上層表面にか
けて配線膜が被覆された構造の半導体装置であって、前
記導電性膜において前記コンタクトホール側に露出する
端面部分が酸化されていることを特徴とする半導体装置
Claims: 1. A number of films including conductive films are stacked on a semiconductor substrate, and a contact hole is provided in a predetermined portion of the number of films to expose an impurity diffusion layer formed on the surface of the semiconductor substrate. , a semiconductor device having a structure in which a wiring film is coated from the surface of the impurity diffusion layer of the semiconductor substrate to the inner surface of the contact hole, that is, the exposed end surfaces of the plurality of films and the top layer surface of the plurality of films, A semiconductor device characterized in that an end face portion of the film exposed to the contact hole side is oxidized.
【請求項2】半導体基板上に、導電性膜を含む多数の膜
を積層する工程と、前記多数の膜の所定部分にコンタク
トホールを形成する工程と、前記コンタクトホールから
露出する半導体基板表面に不純物拡散層を形成する工程
と、前記コンタクトホール内面に露出する多数の膜のう
ちの導電性膜の露出端面部分を酸化する工程と、前記半
導体基板の不純物拡散層表面からコンタクトホール内面
すなわち前記多数の膜の露出端面および前記多数の膜の
うちの最上層表面にかけて配線膜を被覆する工程と、を
含むことを特徴とする半導体装置の製造方法。
2. A step of stacking a large number of films including conductive films on a semiconductor substrate, a step of forming a contact hole in a predetermined portion of the plurality of films, and a step of stacking a plurality of films including a conductive film on a semiconductor substrate, and a step of stacking a plurality of films including a conductive film on a semiconductor substrate. a step of forming an impurity diffusion layer; a step of oxidizing the exposed end surface portion of the conductive film among the many films exposed on the inner surface of the contact hole; A method for manufacturing a semiconductor device, comprising the step of covering the exposed end surface of the film and the surface of the uppermost layer of the plurality of films with a wiring film.
JP6296591A 1991-03-27 1991-03-27 Semiconductor device and manufacturing method thereof Pending JPH04312919A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6296591A JPH04312919A (en) 1991-03-27 1991-03-27 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6296591A JPH04312919A (en) 1991-03-27 1991-03-27 Semiconductor device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JPH04312919A true JPH04312919A (en) 1992-11-04

Family

ID=13215557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6296591A Pending JPH04312919A (en) 1991-03-27 1991-03-27 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JPH04312919A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63228646A (en) * 1987-03-18 1988-09-22 Fujitsu Ltd Manufacture of semiconductor device
JPS63244756A (en) * 1987-03-31 1988-10-12 Sony Corp Multilayer interconnection structure
JPH02239647A (en) * 1989-03-14 1990-09-21 Toshiba Corp Manufacture of semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63228646A (en) * 1987-03-18 1988-09-22 Fujitsu Ltd Manufacture of semiconductor device
JPS63244756A (en) * 1987-03-31 1988-10-12 Sony Corp Multilayer interconnection structure
JPH02239647A (en) * 1989-03-14 1990-09-21 Toshiba Corp Manufacture of semiconductor device

Similar Documents

Publication Publication Date Title
JP2519819B2 (en) Contact hole forming method
JPH06181262A (en) Manufacture of self-aligned contact of semiconductor device
JPH04312919A (en) Semiconductor device and manufacturing method thereof
JP2971085B2 (en) Method for manufacturing semiconductor device
JPH03263330A (en) Semiconductor device
JPS58213449A (en) Semiconductor integrated circuit device
JP2786199B2 (en) Method for manufacturing thin film semiconductor device
JP2767104B2 (en) Method for manufacturing semiconductor device
JP2798953B2 (en) Semiconductor device and manufacturing method thereof
JP3106549B2 (en) Method for manufacturing semiconductor device
JPH05343669A (en) Semiconductor device and manufacturing method thereof
KR920007824B1 (en) Contacting device of semiconductor elements
JPH11354787A (en) Manufacture of semiconductor device
JP2950620B2 (en) Semiconductor device
JPH0917779A (en) Formation method of oxide film for element isolation of semiconductor device
KR100364124B1 (en) Method for manufacturing isolation layer in semiconductor device
JP2828089B2 (en) Method for manufacturing semiconductor device
JP2707538B2 (en) Method for manufacturing semiconductor device
JP3252980B2 (en) Method for manufacturing semiconductor device
JPS63283060A (en) Dielectric isolation type semiconductor device and its manufacture
JPH05206056A (en) Manufacture of semiconductor device
JPS6020909B2 (en) Method of manufacturing a charge coupled device
JPS6347946A (en) Manufacture of semiconductor device
JPH09306866A (en) Manufacturing semiconductor device
JPH02271543A (en) Manufacture of charge transfer element