JPH0917779A - Formation method of oxide film for element isolation of semiconductor device - Google Patents

Formation method of oxide film for element isolation of semiconductor device

Info

Publication number
JPH0917779A
JPH0917779A JP18209295A JP18209295A JPH0917779A JP H0917779 A JPH0917779 A JP H0917779A JP 18209295 A JP18209295 A JP 18209295A JP 18209295 A JP18209295 A JP 18209295A JP H0917779 A JPH0917779 A JP H0917779A
Authority
JP
Japan
Prior art keywords
element isolation
oxide film
forming
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18209295A
Other languages
Japanese (ja)
Inventor
Masaki Furukawa
正樹 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP18209295A priority Critical patent/JPH0917779A/en
Publication of JPH0917779A publication Critical patent/JPH0917779A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE: To obtain a formation method in which respective elements are electrically insulated and isolated surely even when an element isolation region is made fine by a method wherein an ion implantation process in which oxygen ions are implanted into the formation position of an element isolation oxide film is executed before the formation process of the element isolation oxide film. CONSTITUTION: With a resist pattern 6 left, O2 ions 15 are implanted into the inside of a silicon substrate 1 from an opening part 7 for element isolation. Then, while about the 1800Å depth from the surface of the silicon substrate 1 is used as a reference position, an O2 ion implantation layer is formed about 600Å wide in the upper part and the lower part. Then, a resist 6 is stripped from a siliconitride film 5. After that, the silicon substrate 1 is thermally oxidized in a diffusion furnace. Thereby, the silicon substrate 1 is oxidized selectively. An oxide film (LOCOS) 8 for element isolation is formed by the thermal oxidation of the silicon substrate in the opening part 7 in an oxidation-resistant film.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置の素子分離
用酸化膜形成方法に関する。詳しくは、基板上の素子間
分離領域を選択的に熱酸化して素子分離用酸化膜を形成
する半導体装置の素子分離用酸化膜形成方法に係わるも
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming an oxide film for element isolation of a semiconductor device. More specifically, the present invention relates to a method for forming an element isolation oxide film in a semiconductor device in which an element isolation region on a substrate is selectively thermally oxidized to form an element isolation oxide film.

【0002】[0002]

【従来の技術】半導体製造プロセスにおいて、シリコン
基板上に並列して形成される複数のトランジスタ等の各
素子間を電気的に絶縁するための素子分離法の一つとし
てLOCOS法が用いられている。このLOCOSの形
成方法は、まずシリコン基板(ウエハ)上にシリコン酸
化膜(SiO2膜)等からなる耐酸化膜を形成し、この
耐酸化膜をエッチングして素子分離領域に開口を形成
し、次にこのシリコン基板を熱酸化して、開口した素子
分離領域のシリコンを酸化して、このシリコン基板の素
子分離領域にバルク状の層厚なシリコン酸化膜からなる
LOCOSを形成するものである。近年半導体装置が小
型化、高密度化し、ウエハ上に形成される各素子のデザ
インルールが微小化するに伴い、このようなLOCOS
による素子分離領域も微小化する必要が生じてきた。
2. Description of the Related Art In a semiconductor manufacturing process, a LOCOS method is used as one of element isolation methods for electrically isolating elements such as a plurality of transistors formed in parallel on a silicon substrate. . In this LOCOS forming method, first, an oxidation resistant film such as a silicon oxide film (SiO2 film) is formed on a silicon substrate (wafer), and the oxidation resistant film is etched to form an opening in an element isolation region. Then, the silicon substrate is thermally oxidized to oxidize the silicon in the open element isolation region, and a LOCOS made of a bulky thick silicon oxide film is formed in the element isolation region of the silicon substrate. With the recent trend toward miniaturization and high density of semiconductor devices and miniaturization of design rules for each element formed on a wafer, such LOCOS
It has become necessary to miniaturize the element isolation region due to.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、従来の
LOCOS形成方法においては、LOCOS形成時の熱
酸化によるLOCOSの横方向への拡がりを抑えるため
処理時間が限られ、充分な厚さのLOCOSが得られな
い場合があった。即ち、熱酸化の処理時間を短くしてL
OCOS幅の狭い酸化膜を形成した場合、LOCOSの
膜幅の減少とともに膜厚も薄くなっていた。そのため、
LOCOSのシリコン基板への埋込み深さの不足による
素子分離領能力の低下を生じ、パンチスルーを生じるお
それがあった。この問題について以下さらに説明する。
However, in the conventional LOCOS forming method, the processing time is limited in order to suppress the lateral spread of the LOCOS due to the thermal oxidation at the time of forming the LOCOS, and the LOCOS having a sufficient thickness can be obtained. I couldn't do it. That is, the processing time of thermal oxidation is shortened and L
When an oxide film having a narrow OCOS width was formed, the film thickness was reduced as the LOCOS film width was reduced. for that reason,
There is a risk that punch-through may occur due to a decrease in the element isolation capability due to the insufficient depth of LOCOS embedded in the silicon substrate. This problem will be explained further below.

【0004】図7は従来のシリコン基板に形成されたL
OCOSの要部断面図である。Nシリコン基板50上に
形成されたP領域51上に分離すべき素子のN領域5
4、55が形成される。これら両N領域54、55間に
LOCOS酸化膜52が形成され各素子間を分離する。
このLOCOS酸化膜52上にはIC回路形成の必要に
応じポリシリコン配線層53が形成される。この場合、
ポリシリコン配線層53とLOCOS52及びNシリコ
ン基板50からなる構造はLOCOS52をゲート酸化
膜とするパラスティックトランジスタを構成する。この
ため、配線にある値以上の電圧がかかると、パラスティ
ックトランジスタはON状態になり両側の素子の間が電
気的に導通して素子分離が破れるという問題、即ち分離
すべき両素子間がリークしてパンチスルー現象を起こす
という問題が生じる。これに対処するためにLOCOS
52の膜厚を増大しようと熱酸化の処理時間を長くした
場合、基板内部への埋込み深さが増すとともに、LOC
OS52のシリコン基板表面からの突出量が大きくな
り、基板表面との段差が増して平坦性が悪くなる。さら
にこの場合、横方向へも拡張してLOCOS幅を大きく
とり素子形成領域を減少させるという問題を生じる。
FIG. 7 shows L formed on a conventional silicon substrate.
It is a principal part sectional drawing of OCOS. N region 5 of an element to be separated on P region 51 formed on N silicon substrate 50
4, 55 are formed. A LOCOS oxide film 52 is formed between these N regions 54 and 55 to separate the respective elements.
A polysilicon wiring layer 53 is formed on the LOCOS oxide film 52 as needed to form an IC circuit. in this case,
The structure composed of the polysilicon wiring layer 53, the LOCOS 52, and the N silicon substrate 50 constitutes a parasitic transistor using the LOCOS 52 as a gate oxide film. For this reason, when a voltage higher than a certain value is applied to the wiring, the parasitic transistor is turned on and the elements on both sides are electrically conducted to break the element isolation. Then, a problem of causing a punch through phenomenon occurs. To deal with this, LOCOS
When the thermal oxidation treatment time is increased to increase the film thickness of 52, the embedded depth in the substrate increases and the LOC
The amount of protrusion of the OS 52 from the surface of the silicon substrate becomes large, and the level difference with the surface of the substrate increases, resulting in poor flatness. Further, in this case, there is a problem that the element formation region is reduced by expanding the LOCOS width by expanding in the lateral direction.

【0005】本発明は、上記従来技術の問題点に鑑みな
されたものであって、半導体装置のデザインルールの微
小化に伴い、素子分離領域が微細化しても、各素子間を
確実に電気的に絶縁分離する素子分離能力の高い半導体
装置の素子分離用酸化膜形成方法の提供を目的とする。
The present invention has been made in view of the above-mentioned problems of the prior art. Even if the element isolation region is miniaturized due to the miniaturization of the design rule of the semiconductor device, the electrical connection between the respective elements can be ensured. It is an object of the present invention to provide a method for forming an oxide film for element isolation of a semiconductor device having a high element isolation ability of insulating isolation.

【0006】[0006]

【課題を解決するための手段】前記目的を達成するた
め、本発明では、基板上に耐酸化膜を形成する耐酸化膜
形成工程と、上記耐酸化膜表面上にレジストパターンを
形成するレジスト被覆工程と、上記レジストをマスクと
して、前記耐酸化膜をエッチングして素子分離用開口部
を形成する開口部形成工程と、上記レジストを剥離する
レジスト剥離工程と、上記開口部に熱酸化処理により素
子分離酸化膜を形成する素子分離酸化膜形成工程と、上
記耐酸化膜をエッチングして除去する耐酸化膜除去工程
と、を含む半導体装置の素子分離用酸化膜形成方法にお
いて、前記素子分離酸化膜形成工程の前に、この素子分
離酸化膜の形成位置に酸素イオンを注入するイオン注入
工程を設けたことを特徴とする半導体装置の素子分離用
酸化膜形成方法を提供する。好ましい実施例において
は、前記イオン注入工程は前記開口部形成工程後、前記
レジスト剥離工程の前に行うことを特徴としている。
In order to achieve the above object, in the present invention, an oxidation resistant film forming step of forming an oxidation resistant film on a substrate, and a resist coating for forming a resist pattern on the surface of the oxidation resistant film. Step, an opening forming step of forming an element isolation opening by etching the oxidation resistant film using the resist as a mask, a resist removing step of removing the resist, and an element by thermal oxidation treatment on the opening. An element isolation oxide film forming method for a semiconductor device, comprising: an element isolation oxide film forming step of forming an isolation oxide film; and an oxidation resistant film removing step of etching and removing the oxidation resistant film. A method for forming an oxide film for element isolation of a semiconductor device is characterized in that an ion implantation step of implanting oxygen ions is provided at the formation position of the element isolation oxide film before the formation step. To. In a preferred embodiment, the ion implantation step is performed after the opening forming step and before the resist stripping step.

【0007】別の好ましい実施例においては、前記イオ
ン注入工程は前記耐酸化膜形成工程の前に行うことを特
徴としている。
In another preferred embodiment, the ion implantation step is performed before the oxidation resistant film forming step.

【0008】さらに別の好ましい実施例においては、前
記イオン注入工程は前記耐酸化膜形成工程の途中で行う
ことを特徴としている。
In yet another preferred embodiment, the ion implantation step is performed during the oxidation resistant film forming step.

【0009】さらに別の好ましい実施例においては、前
記イオン注入工程は前記レジスト被覆工程後、前記開口
部形成工程の前に行うことを特徴としている。
In yet another preferred embodiment, the ion implantation step is performed after the resist coating step and before the opening forming step.

【0010】さらに別の好ましい実施例においては、前
記イオン注入工程は、素子分離領域内の所定領域に酸素
イオンを注入するためのレジストパターニングを施した
状態で行うことを特徴としている。
In still another preferred embodiment, the ion implantation step is performed in a state where resist patterning for implanting oxygen ions into a predetermined region within the element isolation region has been performed.

【0011】[0011]

【作用】素子分離酸化膜形成工程の前に、素子分離酸化
膜の形成位置に酸素イオンを注入して酸素イオン注入層
を形成する。この後、熱酸化処理を行って素子分離酸化
膜を形成する。これにより、素子分離酸化膜には基板内
部に注入された酸素イオン注入層の酸化による酸化層が
加えられて、深さ方向に層が厚くなった素子分離酸化膜
(LOCOS)が形成される。
Before the element isolation oxide film forming step, oxygen ions are implanted into the formation position of the element isolation oxide film to form an oxygen ion implantation layer. After that, a thermal oxidation process is performed to form an element isolation oxide film. As a result, an oxide layer formed by oxidation of the oxygen ion-implanted layer implanted inside the substrate is added to the element isolation oxide film, and an element isolation oxide film (LOCOS) having a thicker layer in the depth direction is formed.

【0012】[0012]

【実施例】以下図面に基づき本発明の実施例について説
明する。図1は本発明の実施例に係わる半導体装置の素
子分離用酸化膜形成方法の製造工程を示すフローチャー
トであり、図2〜図4はこの製造工程の各ステップに対
応した半導体装置のLOCOS形成過程を順番に示す要
部断面図である。まず、ステップS1で、シリコン基板
上に耐酸化膜を形成する。この耐酸化膜は、後述のLO
COS熱酸化時に基板上のLOCOS以外の領域が酸化
されることを防止するためのものである。この耐酸化膜
を形成する工程においては、まず、図2(A)に示すよ
うにシリコン基板1表面を酸化してシリコン酸化膜(S
iO2)2を約50オングストロームの厚さに形成す
る。次に、図2(B)に示すようにシリコン酸化膜2上
にCVDで約480オングストロームの厚さのポリシリ
コン膜3を形成し、このポリシリコン膜3表面を酸化し
てシリコン酸化膜4を約80オングストロームの厚さに
形成する。さらにこのシリコン酸化膜4上にCVDでシ
リコンナイトライド膜(SiN)5を約1000オング
ストロームの厚さに形成する。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a flowchart showing a manufacturing process of an element isolation oxide film forming method for a semiconductor device according to an embodiment of the present invention, and FIGS. 2 to 4 are LOCOS forming processes of a semiconductor device corresponding to respective steps of this manufacturing process. FIG. 3 is a cross-sectional view of main parts showing in sequence. First, in step S1, an oxidation resistant film is formed on a silicon substrate. This oxidation-resistant film is the LO
This is for preventing a region other than LOCOS on the substrate from being oxidized during COS thermal oxidation. In the step of forming the oxidation resistant film, first, as shown in FIG. 2A, the surface of the silicon substrate 1 is oxidized to form a silicon oxide film (S
i02) 2 is formed to a thickness of about 50 Angstroms. Next, as shown in FIG. 2B, a polysilicon film 3 having a thickness of about 480 Å is formed on the silicon oxide film 2 by CVD, and the surface of the polysilicon film 3 is oxidized to form the silicon oxide film 4. Form to a thickness of about 80 Å. Further, a silicon nitride film (SiN) 5 is formed on the silicon oxide film 4 by CVD to a thickness of about 1000 angstroms.

【0013】続いて、スッテプS2においてシリコンナ
イトライド膜5全面上にレジストを塗布し、素子分離領
域用を開口部とするレジストパターン6を形成する(図
2(C)参照)。次にスッテプS3において、パターニ
ングされたレジストパターン6をマスクとして、シリコ
ンナイトライド膜5とシリコン酸化膜4及びポリシリコ
ン膜3をシリコン基板1表面から約300オングストロ
ームまで残してエッチングにより除去し素子分離用開口
部7を形成する(図2(D)参照)。
Subsequently, in step S2, a resist is applied on the entire surface of the silicon nitride film 5 to form a resist pattern 6 having openings for element isolation regions (see FIG. 2C). Next, in step S3, using the patterned resist pattern 6 as a mask, the silicon nitride film 5, the silicon oxide film 4, and the polysilicon film 3 are removed by etching leaving about 300 angstroms from the surface of the silicon substrate 1 for element isolation. The opening 7 is formed (see FIG. 2D).

【0014】続いて、図3(E)に示すように、レジス
トパターン6を残した状態で、素子分離用開口部7から
矢印IIで示すようにシリコン基板1内部にO2イオン
15を注入する (スッテプS4)。
Subsequently, as shown in FIG. 3E, with the resist pattern 6 left, O 2 ions 15 are implanted into the silicon substrate 1 through the element isolation opening 7 as shown by an arrow II ( Step S4).

【0015】このときのイオン注入条件の一例を示せば
次のとおりである。
An example of the ion implantation conditions at this time is as follows.

【0016】イオン種 :O2イオン エネルギー :約90keV 上記注入条件でO2イオン15をシリコン基板1に注入
して、このシリコン基板1表面から約1800オングス
トロームの深さを基準位置(イオン濃度が最も高くなる
ような打込み目標位置)としてその上下約600オング
ストローム の幅にO2イオン注入層が形成されるように
する。なお、この1800オングストロームの深さは、
従来の熱酸化のみにによりLOCOSを形成していた場
合の熱酸化条件によるLOCOSの深さである。
Ion species: O2 ion energy: about 90 keV O2 ions 15 are implanted into the silicon substrate 1 under the above implantation conditions, and a depth of about 1800 angstroms from the surface of the silicon substrate 1 is set as a reference position (the ion concentration is highest. As an implantation target position), an O2 ion-implanted layer is formed to have a width of about 600 angstroms above and below that. In addition, the depth of this 1800 angstrom is
This is the depth of LOCOS depending on the thermal oxidation conditions when LOCOS was formed only by conventional thermal oxidation.

【0017】ついで、スッテプS5おいてシリコンナイ
トライド膜5上からレジスト6を剥離する(図3(F)
参照)。その後、スッテプS6において拡散炉の中でシ
リコン基板1を熱酸化する。これによりシリコン基板1
が選択的に酸化される。
Then, in step S5, the resist 6 is peeled off from the silicon nitride film 5 (FIG. 3 (F)).
reference). Then, in step S6, the silicon substrate 1 is thermally oxidized in the diffusion furnace. As a result, the silicon substrate 1
Are selectively oxidized.

【0018】このときの熱酸化条件を例示すると次のと
おりである。
The thermal oxidation conditions at this time are exemplified as follows.

【0019】ガス :H2+O2 温度 :950℃ 時間 :115min 上記熱酸化条件で耐酸化膜の開口部7のシリコン基板を
熱酸化することにより素子分離用酸化膜(LOCOS)
8を形成する。この熱酸化条件は、前述のように従来の
イオン注入を行わない熱酸化のみによるLOCO形成方
法の場合に基準表面から1800オングストロームの深
さまでLOCOSが形成される条件である。
Gas: H 2 + O 2 Temperature: 950 ° C. Time: 115 min By thermally oxidizing the silicon substrate in the opening 7 of the oxidation resistant film under the above-mentioned thermal oxidation conditions, an oxide film for element isolation (LOCOS).
8 is formed. This thermal oxidation condition is a condition that LOCOS is formed from the reference surface to a depth of 1800 angstroms in the case of the conventional LOCO formation method by only thermal oxidation without ion implantation as described above.

【0020】このようにして形成した本実施例のLOC
OS8を図3(G)に示す。このLOCOS8の深さは
基板1表面から1800オングストローム(点線の位
置)までは従来と同じように熱酸化の作用で形成される
が、本実施例では、さらにO2イオンが約600オング
ストローム 下方まで注入されているためこの部分が酸
化されLOCOS8の深さは基板1の表面から約240
0オングストロームとなり従来に比べ深くなる。一方、
基板1の上面に突出するLOCOS8の高さは約220
0オングストロームであり、これは熱酸化のみによる従
来方法と変らず、平坦性を悪化させることはない。ま
た、この熱酸化によりシリコンナイトライド膜5の表面
に酸化膜(SiO2膜)9が形成される。
The LOC of this embodiment formed in this way
OS 8 is shown in FIG. The depth of this LOCOS 8 is formed from the surface of the substrate 1 to 1800 angstroms (the position of the dotted line) by the thermal oxidation effect as in the conventional case. Since this portion is oxidized, the depth of LOCOS 8 is about 240 from the surface of the substrate 1.
It becomes 0 angstrom, which is deeper than before. on the other hand,
The height of the LOCOS 8 protruding on the upper surface of the substrate 1 is about 220.
It is 0 angstrom, which is the same as the conventional method using only thermal oxidation and does not deteriorate the flatness. Further, an oxide film (SiO2 film) 9 is formed on the surface of the silicon nitride film 5 by this thermal oxidation.

【0021】続いて、スッテプS7おいて耐酸化膜
(2、3、4、5および9の積層体)をエッチングして
除去する。この際、LOCOS8の上面もエッチングさ
れ膜厚が減少して基板表面からの突出量は約900オン
グストロームになる。このようにして基板1にLOCO
S8が形成される(図4(H)参照)。このLOCOS
の横幅および複数のLOCOSの並列するLOCOS8
間の線幅(間隔)はともに約0.6μmである。この
後、各LOCOS8の両側に、通常の工程に従ってMO
S等のトランジスタ素子が形成される。
Then, in step S7, the oxidation resistant film (a laminate of 2, 3, 4, 5 and 9) is etched and removed. At this time, the upper surface of the LOCOS 8 is also etched and the film thickness is reduced, so that the protrusion amount from the substrate surface becomes about 900 angstroms. In this way, the LOC
S8 is formed (see FIG. 4 (H)). This LOCOS
Width and multiple LOCOS in parallel LOCOS8
The line width (spacing) between them is about 0.6 μm. After that, MO is applied to both sides of each LOCOS 8 according to a normal process.
A transistor element such as S is formed.

【0022】図4(I)は上記本実施例のLOCOS8
により分離された素子領域の断面図である。この図は前
述の従来の図7の断面図に対応するものである。図7の
場合と同様に、Nシリコン基板16上に形成されたP領
域17上に分離すべき素子のN領域19、20が形成さ
れる。これらのN領域19、20間に前述の本実施例の
LOCOS8が形成され各素子間を分離する。このLO
COS8上にはIC回路形成の必要に応じポリシリコン
配線層18が形成される。本実施例においては、LOC
OS8が前述の従来例(図7)に比べ基板内に深く形成
されるため、各素子間が確実に分離され、従来例のよう
なリークによるパンチスルーの問題は起こらない。ま
た、基板上への突出高さが増大することはなく、必要な
平坦性は確保される。
FIG. 4 (I) shows the LOCOS 8 of this embodiment.
FIG. 6 is a cross-sectional view of an element region separated by. This figure corresponds to the above-mentioned conventional sectional view of FIG. Similar to the case of FIG. 7, N regions 19 and 20 of the element to be separated are formed on the P region 17 formed on the N silicon substrate 16. The LOCOS 8 of the above-described embodiment is formed between these N regions 19 and 20 to separate the respective elements. This LO
A polysilicon wiring layer 18 is formed on the COS 8 as needed to form an IC circuit. In this embodiment, the LOC
Since the OS 8 is formed deeper in the substrate than in the conventional example (FIG. 7) described above, the elements are reliably separated from each other, and the problem of punch-through due to leakage unlike the conventional example does not occur. In addition, the projection height above the substrate does not increase, and the required flatness is secured.

【0023】次に、本発明の別の実施例について説明す
る。図5(A)(B)(C)はそれぞれ本発明の第2〜
第4実施例に係るシリコン基板へのO2イオン注入時期
を示す半導体装置の要部断面図である。
Next, another embodiment of the present invention will be described. 5 (A), (B), and (C) are the second to third aspects of the present invention, respectively.
FIG. 9 is a main-portion cross-sectional view of the semiconductor device showing the timing of O 2 ion implantation into the silicon substrate according to the fourth example.

【0024】図5(A)は本発明の第2実施例を示す。
上述した第1実施例ではO2イオンの注入を図1のフロ
ーチャートにおけるステップS3とステップS5との
間、即ち耐酸化膜に開口部を形成後、レジスト6の剥離
前に行うようにしているがこの第2実施例においてはO
2イオン注入をステップS1の前、即ちシリコン基板1
上に耐酸化膜を形成する前に行うようにしている。この
場合、シリコン基板1上に素子分離領域を開口部とする
レジスト10を被覆し、このレジスト10をマスクとし
て、シリコン基板1内にO2イオンを注入する。
FIG. 5A shows a second embodiment of the present invention.
In the first embodiment described above, the implantation of O2 ions is performed between step S3 and step S5 in the flowchart of FIG. 1, that is, after forming the opening in the oxidation resistant film and before peeling the resist 6. O in the second embodiment
2 Ion implantation is performed before step S1, that is, silicon substrate 1
This is performed before forming the oxidation resistant film on the top. In this case, the silicon substrate 1 is covered with a resist 10 having an element isolation region as an opening, and O 2 ions are implanted into the silicon substrate 1 using the resist 10 as a mask.

【0025】図5(B)は本発明の第3実施例を示す。
この第3実施例においては、O2イオンの注入は、耐酸
化膜形成工程であるステップS1の途中、即ち例えばポ
リシリコン膜3をCVDで形成した後 、シリコン酸化
膜4を形成する前に行う。この場合、ポリシリコン膜3
上に素子分離領域を開口部とするレジスト11を被覆
し、このレジスト11をマスクとして、シリコン酸化膜
2およびポリシリコン膜3を通してシリコン基板1内に
O2イオンを注入する。
FIG. 5B shows a third embodiment of the present invention.
In the third embodiment, the implantation of O2 ions is performed during the step S1 which is the oxidation resistant film forming step, that is, after the polysilicon film 3 is formed by CVD and before the silicon oxide film 4 is formed. In this case, the polysilicon film 3
A resist 11 having an element isolation region as an opening is coated thereon, and O 2 ions are implanted into the silicon substrate 1 through the silicon oxide film 2 and the polysilicon film 3 using the resist 11 as a mask.

【0026】図5(C)は本発明の第4実施例を示す。
この第4実施例においては、O2イオン注入は、耐酸化
膜上にレジストパターンを形成するステップ2と耐酸化
膜をエッチングするステップ3との間に行う。即ち、素
子分離領域を開口部とするレジストパターン6を形成し
た後 、このレジストパターン6をマスクとして、耐酸
化膜2をエッチングする前にイオン注入を行う。
FIG. 5C shows a fourth embodiment of the present invention.
In the fourth embodiment, the O2 ion implantation is performed between step 2 of forming a resist pattern on the oxidation resistant film and step 3 of etching the oxidation resistant film. That is, after the resist pattern 6 having the element isolation region as the opening is formed, the resist pattern 6 is used as a mask to perform ion implantation before the oxidation resistant film 2 is etched.

【0027】図6は、本発明の第5実施例を示す。図6
(A)はこの第5実施例に係るシリコン基板へのO2イ
オンの注入領域を定めるためのレジストパターン13を
被覆した半導体装置の断面図である。図6(B)はこの
第5実施例により形成されたLOCOS8の断面図であ
る。前述の各実施例ではO2イオン注入をシリコン基板
1の素子分離領域全体に行っていたが、この第5実施例
では図6(A)に示すように素子分離領域内の所定領域
にのみ開口したレジストパターン13を開口内に形成
し、このレジストパターン13をマスクとして、この所
定領域内にO2イオン15を注入する。これにより、L
OCOS8は図6(B)に示すように、基板1内で局部
的に深く形成されることになり、基板内部に向けて突出
部21を有するLOCOS22が形成される。
FIG. 6 shows a fifth embodiment of the present invention. FIG.
FIG. 7A is a sectional view of a semiconductor device according to the fifth embodiment, which is covered with a resist pattern 13 for defining an implantation region of O 2 ions into a silicon substrate. FIG. 6B is a sectional view of the LOCOS 8 formed according to the fifth embodiment. In the above-mentioned respective embodiments, the O2 ion implantation is carried out in the entire element isolation region of the silicon substrate 1, but in the fifth embodiment, as shown in FIG. 6 (A), an opening is made only in a predetermined region in the element isolation region. A resist pattern 13 is formed in the opening, and with this resist pattern 13 used as a mask, O2 ions 15 are implanted into this predetermined region. Thus, L
As shown in FIG. 6B, the OCOS 8 is locally formed deep inside the substrate 1, and the LOCOS 22 having the protrusion 21 is formed toward the inside of the substrate.

【0028】なお、前記各実施例ではレジストを用いて
O2イオン注入領域のパターニングを行っているが、耐
酸化膜が開口している場合には、この耐酸化膜自体をレ
ジストパターンの代りに用いてもよい。
In each of the above embodiments, the resist is used to pattern the O2 ion-implanted region. However, if the oxidation resistant film is open, this oxidation resistant film itself is used instead of the resist pattern. May be.

【0029】[0029]

【発明の効果】以上説明したように、本発明に係わる半
導体装置の素子分離用酸化膜形成方法においては、熱酸
化による素子分離酸化膜形成工程の前に、酸素イオンを
注入して基板内部に酸素イオン注入層を形成した状態で
熱酸化するので、従来と同じ熱酸化条件で形成した場
合、素子分離酸化膜は酸素イオン注入層の分だけ基板内
に深く形成され素子分離能力の向上が図られる。また、
膜幅に対して、深さ方向に膜厚な素子分離酸化膜が形成
できるので、半導体装置のデザインルールの微小化に伴
い、素子分離領域が微小化されても、基板からの突出量
を抑えて平坦性を維持したまま深さ方向への必要な膜厚
を確保し確実な素子間分離を図ることができる。さら
に、深さ方向に必要とする所定の膜厚となる素子間分離
酸化膜形成のための熱処理時間を短縮できるので、半導
体装置の歩留りの向上が図られる。また、この場合、熱
処理時間の短縮に伴い基板からの酸化膜突出量が減少し
平坦性が向上してカバレッジが良好になり、特性の優れ
た半導体素子が得られる。
As described above, in the method of forming an oxide film for element isolation of a semiconductor device according to the present invention, oxygen ions are implanted into the inside of the substrate before the element isolation oxide film forming step by thermal oxidation. Since thermal oxidation is performed with the oxygen ion implantation layer formed, if formed under the same thermal oxidation conditions as before, the element isolation oxide film will be formed deeper in the substrate by the amount of the oxygen ion implantation layer, improving element isolation performance. To be Also,
Since the element isolation oxide film can be formed in the depth direction with respect to the film width, the amount of protrusion from the substrate can be suppressed even if the element isolation region is miniaturized due to the miniaturization of the design rule of the semiconductor device. Therefore, it is possible to secure the required film thickness in the depth direction while maintaining the flatness, and to achieve reliable element separation. Furthermore, since the heat treatment time for forming the element isolation oxide film having a predetermined film thickness required in the depth direction can be shortened, the yield of semiconductor devices can be improved. Further, in this case, as the heat treatment time is shortened, the amount of the oxide film protruding from the substrate is reduced, the flatness is improved, the coverage is improved, and a semiconductor element having excellent characteristics can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の第1実施例に係わる半導体装置の素
子分離用酸化膜形成方法の製造工程を示すフローチャー
トである。
FIG. 1 is a flow chart showing a manufacturing process of an element isolation oxide film forming method for a semiconductor device according to a first exemplary embodiment of the present invention.

【図2】 上記実施例に係わる半導体装置の素子分離用
酸化膜形成方法の製造工程の各ステップに対応した半導
体装置のLOCOS形成過程を順番に示す要部断面図で
ある。
FIG. 2 is a cross-sectional view of main parts showing in sequence a LOCOS forming process of a semiconductor device corresponding to each step of the manufacturing process of the element isolation oxide film forming method of the semiconductor device according to the example.

【図3】 図2に続く半導体装置のLOCOS形成過程
を順番に示す要部断面図である。
3A and 3B are cross-sectional views of main parts sequentially showing the LOCOS formation process of the semiconductor device following FIG.

【図4】 図3に続く半導体装置のLOCOS形成過程
を順番に示す要部断面図である。
FIG. 4 is a cross-sectional view of the essential part showing the process of forming LOCOS of the semiconductor device in order, following FIG. 3;

【図5】 (A)(B)(C)はそれぞれ本発明の第
2、第3、第4実施例に係る酸素イオン注入時期を示す
半導体装置の要部断面図である。
5A, 5B, and 5C are cross-sectional views of the essential part of the semiconductor device showing the oxygen ion implantation timing according to the second, third, and fourth embodiments of the present invention, respectively.

【図6】 本発明の第5の実施例に係わる半導体装置素
子分離用酸化膜形成方法において酸素イオンの注入領域
を狭くした場合を示す半導体装置の要部断面図である。
FIG. 6 is a cross-sectional view of essential parts of a semiconductor device showing a case where an oxygen ion implantation region is narrowed in a semiconductor device element isolation oxide film forming method according to a fifth embodiment of the present invention.

【図7】 従来の半導体装置の素子分離用酸化膜形成方
法によりシリコン基板に形成されたLOCOSを説明す
る要部断面図である。
FIG. 7 is a cross-sectional view of essential parts for explaining LOCOS formed on a silicon substrate by a conventional method for forming an oxide film for element isolation of a semiconductor device.

【符号の説明】[Explanation of symbols]

1:シリコン基板、2:シリコン酸化膜、3:ポリシリ
コン膜、4:シリコン酸化膜、5:シリコンナイトライ
ド膜、6:レジストパターン、7:開口部、8:LOC
OS、9:酸化膜、10:レジスト、11:レジスト、
13:レジストパターン、15:O2イオン。
1: Silicon substrate, 2: Silicon oxide film, 3: Polysilicon film, 4: Silicon oxide film, 5: Silicon nitride film, 6: Resist pattern, 7: Opening, 8: LOC
OS, 9: oxide film, 10: resist, 11: resist,
13: resist pattern, 15: O2 ion.

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 基板上に耐酸化膜を形成する耐酸化膜形
成工程と、 上記耐酸化膜表面上にレジストパターンを形成するレジ
スト被覆工程と、 上記レジストをマスクとして、前記耐酸化膜をエッチン
グして素子分離用開口部を形成する開口部形成工程と、 上記レジストを剥離するレジスト剥離工程と、 上記開口部に熱酸化処理により素子分離酸化膜を形成す
る素子分離酸化膜形成工程と、 上記耐酸化膜をエッチングして除去する耐酸化膜除去工
程と、を含む半導体装置の素子分離用酸化膜形成方法に
おいて、 前記素子分離酸化膜形成工程の前に、この素子分離酸化
膜の形成位置に酸素イオンを注入するイオン注入工程を
設けたことを特徴とする半導体装置の素子分離用酸化膜
形成方法。
1. An oxidation resistant film forming step of forming an oxidation resistant film on a substrate, a resist coating step of forming a resist pattern on the surface of the oxidation resistant film, and etching the oxidation resistant film using the resist as a mask. An opening forming step for forming an element separating opening, a resist removing step for removing the resist, an element separating oxide film forming step for forming an element separating oxide film in the opening by a thermal oxidation treatment, In a method for forming an oxide film for element isolation of a semiconductor device, which comprises a step of removing an oxidation resistant film by etching and removing the oxidation resistant film, in the formation position of the element isolation oxide film before the element isolation oxide film forming step. A method for forming an oxide film for element isolation of a semiconductor device, comprising an ion implantation step of implanting oxygen ions.
【請求項2】前記イオン注入工程は前記開口部形成工程
後、前記レジスト剥離工程の前に行うことを特徴とする
請求項1に記載の半導体装置の素子分離用酸膜形成方
法。
2. The method for forming an element isolation acid film of a semiconductor device according to claim 1, wherein the ion implantation step is performed after the opening formation step and before the resist stripping step.
【請求項3】前記イオン注入工程は前記耐酸化膜形成工
程の前に行うことを特徴とする請求項1に記載の半導体
装置の素子分離用酸化膜形成方法。
3. The method for forming an oxide film for element isolation of a semiconductor device according to claim 1, wherein the ion implantation step is performed before the oxidation resistant film forming step.
【請求項4】前記イオン注入工程は前記耐酸化膜形成工
程の途中で行うことを特徴とする請求項1に記載の半導
体装置の素子分離用酸化膜形成方法。
4. The method for forming an oxide film for element isolation of a semiconductor device according to claim 1, wherein the ion implantation step is performed during the oxidation resistant film forming step.
【請求項5】前記イオン注入工程は前記レジスト被覆工
程後、前記開口部形成工程の前に行うことを特徴とする
請求項1に記載の半導体装置の素子分離用酸化膜形成方
法。
5. The method for forming an oxide film for element isolation of a semiconductor device according to claim 1, wherein the ion implantation step is performed after the resist coating step and before the opening forming step.
【請求項6】前記イオン注入工程は、素子分離領域内の
所定領域に酸素イオンを注入するためのレジストパター
ニングを施した状態で行うことを特徴とする請求項1に
記載の半導体装置の素子分離用酸化膜形成方法。
6. The element isolation of a semiconductor device according to claim 1, wherein the ion implantation step is performed in a state where a resist patterning for implanting oxygen ions is applied to a predetermined region in the element isolation region. For forming oxide film for automobile.
JP18209295A 1995-06-26 1995-06-26 Formation method of oxide film for element isolation of semiconductor device Pending JPH0917779A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18209295A JPH0917779A (en) 1995-06-26 1995-06-26 Formation method of oxide film for element isolation of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18209295A JPH0917779A (en) 1995-06-26 1995-06-26 Formation method of oxide film for element isolation of semiconductor device

Publications (1)

Publication Number Publication Date
JPH0917779A true JPH0917779A (en) 1997-01-17

Family

ID=16112219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18209295A Pending JPH0917779A (en) 1995-06-26 1995-06-26 Formation method of oxide film for element isolation of semiconductor device

Country Status (1)

Country Link
JP (1) JPH0917779A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990004595A (en) * 1997-06-28 1999-01-15 김영환 Device Separation Method of Semiconductor Devices
KR20000004405A (en) * 1998-06-30 2000-01-25 김영환 Method for forming an isolating layer of semiconductor devices
US7012316B1 (en) 2004-09-17 2006-03-14 International Business Machines Corporation Isolation structures in semiconductor integrated circuits (IC)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990004595A (en) * 1997-06-28 1999-01-15 김영환 Device Separation Method of Semiconductor Devices
KR20000004405A (en) * 1998-06-30 2000-01-25 김영환 Method for forming an isolating layer of semiconductor devices
US7012316B1 (en) 2004-09-17 2006-03-14 International Business Machines Corporation Isolation structures in semiconductor integrated circuits (IC)

Similar Documents

Publication Publication Date Title
JP5420000B2 (en) Manufacturing method of semiconductor device
US6335259B1 (en) Method of forming shallow trench isolation
JPH06326090A (en) Isolation method for integrated circuit element
JP3407023B2 (en) Method for manufacturing semiconductor device
JPH0917779A (en) Formation method of oxide film for element isolation of semiconductor device
JP2624948B2 (en) MOS-FET manufacturing method
US5994216A (en) Method of forming a reduced size contact in a dielectric layer by using bird's beak of oxidized polysilicon to create an etching mask
JPS5828734B2 (en) hand tai souchi no seizou houhou
JPH10308448A (en) Isolation film of semiconductor device and formation method thereof
JP2798953B2 (en) Semiconductor device and manufacturing method thereof
JPH09139382A (en) Manufacture of semiconductor device
KR0183047B1 (en) Manufacturing method of semiconductor device
JP2817226B2 (en) Method for manufacturing semiconductor device
KR100220236B1 (en) Method of forming a field oxide film of semiconductor device
JPH06232394A (en) Manufacture of semiconductor device
US20040033443A1 (en) Method of manufacturing a semiconductor device
KR20000004532A (en) Method for manufacturing an isolation layer of semiconductor devices
JP2828089B2 (en) Method for manufacturing semiconductor device
KR0172760B1 (en) Method of manufacturing element-isolating insulation film of semiconductor device
KR0172301B1 (en) Method of isolating semiconductor device
JPH11354787A (en) Manufacture of semiconductor device
JPS63283060A (en) Dielectric isolation type semiconductor device and its manufacture
JPS6377156A (en) Manufacture of semiconductor device
JPH05206056A (en) Manufacture of semiconductor device
JPH04242934A (en) Manufacture of semiconductor device