KR20000004405A - Method for forming an isolating layer of semiconductor devices - Google Patents

Method for forming an isolating layer of semiconductor devices Download PDF

Info

Publication number
KR20000004405A
KR20000004405A KR1019980025837A KR19980025837A KR20000004405A KR 20000004405 A KR20000004405 A KR 20000004405A KR 1019980025837 A KR1019980025837 A KR 1019980025837A KR 19980025837 A KR19980025837 A KR 19980025837A KR 20000004405 A KR20000004405 A KR 20000004405A
Authority
KR
South Korea
Prior art keywords
substrate
ions
energy
forming
oxygen
Prior art date
Application number
KR1019980025837A
Other languages
Korean (ko)
Inventor
김학동
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980025837A priority Critical patent/KR20000004405A/en
Publication of KR20000004405A publication Critical patent/KR20000004405A/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

PURPOSE: An isolating layer formation method is provided to improve bird's beak and step-coverage and simplify manufacturing process and reduce manufacturing cost by using oxygen ion implantation. CONSTITUTION: The method comprises the steps of: forming a mask pattern(100) on a semiconductor substrate(10) to expose a nonactive region of the substrate; forming an oxygen ion layer(13) by implanting heavily doped oxygen ions into the exposed substrate; forming an oxide layer in the substrate(10) of the nonactive region by annealing the substrate; and removing the mask pattern(100). The oxygen ion formation step further comprises the sub-steps of first implanting heavily doped oxygen ions by a first implantation energy, and second implanting heavily doped oxygen ions by a second implantation energy having high energy compared to the first implantation energy.

Description

반도체 소자의 소자 분리막 형성방법Device Separator Formation Method of Semiconductor Device

본 발명은 반도체 소자의 소자 분리막 형성방법에 관한 것으로, 특히 산소이온주입을 이용한 반도체 소자의 소자 분리막 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a device separator of a semiconductor device, and more particularly, to a method of forming a device separator of a semiconductor device using oxygen ion implantation.

소자 분리(ISOLATION) 기술이란, 집적 소자를 구성하는 개별 소자를 전기적 및 구조적으로 서로 분리시켜, 각 소자가 인접한 소자의 간섭을 받지 않고 주어진 기능을 독자적으로 수행할 수 있도록 하는데 필요한 기능을 집적 소자 기술에 부여하는 기술이다. 소자 분리 방법으로서 선택적 산화, 즉 로코스(LOCOS; LOCal Oxidation of Silicon)에 의한 분리기술이 대두되었지만, 버즈비크(Bird's Beak)의 발생 및 단차등의 문제를 내포하고 있다. 이러한 문제점을 해결하기 위하여 트렌치 기술을 이용한 소자 분리 방법이 제시되었다. 트렌치 기술을 이용한 소자 분리방법은 기판에 트렌치를 형성하고, 트렌치에 산화막을 매립한 후 평탄화하여 형성하기 때문에, 상기한 버즈비크 및 단차를 방지할 수 있을 뿐만 아니라, 고집적화에 대응하기가 용이하다.ISOLATION technology is an integrated device technology that separates the individual devices that make up an integrated device from each other electrically and structurally so that each device can independently perform a given function without interference from adjacent devices. It is a technique to give. Selective oxidation, that is, separation by LOCOS (LOCal Oxidation of Silicon) has emerged as a device isolation method, but it has problems such as occurrence of Bird's Beak and step difference. In order to solve this problem, a device isolation method using trench technology has been proposed. In the device isolation method using the trench technique, since the trench is formed in the substrate, and the oxide film is buried in the trench and then flattened, the above-described buzz and step difference can be prevented, and it is easy to cope with high integration.

그러나, 상기한 트렌치 기술에 의한 소자 분리 방법은 트렌치 형성 및 평탄화를 위한 화학기계연마(Chemical Mechanical Polishing; CMP) 기술 등이 사용되기 때문에 공정이 복잡하다는 단점을 갖는다. 또한, CMP 기술을 이용하기 때문에, 제조비용이 높다.However, the device isolation method using the trench technique has a disadvantage in that the process is complicated because a chemical mechanical polishing (CMP) technique for forming and planarizing the trench is used. In addition, since the CMP technique is used, the manufacturing cost is high.

따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로서, 비교적 단순한 공정과 낮은 제조비용으로 버즈비크 및 단차를 효과적으로 방지할 수 있는 반도체 소자의 소자 분리막 형성방법을 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a method for forming a device isolation layer of a semiconductor device capable of effectively preventing a buzz beak and a step with a relatively simple process and low manufacturing cost.

도 1a 및 도 1b는 본 발명의 제 1 실시예에 따른 반도체 소자의 소자 분리막형성방법을 설명하기 위한 단면도.1A and 1B are cross-sectional views illustrating a method of forming a device isolation film of a semiconductor device in accordance with a first embodiment of the present invention.

도 2a 및 도 2b는 본 발명의 제 2 실시예에 따른 반도체 소자의 소자 분리막형성방법을 설명하기 위한 단면도.2A and 2B are cross-sectional views illustrating a method of forming a device isolation film of a semiconductor device in accordance with a second embodiment of the present invention.

도 3a 및 도 3b는 본 발명의 제 3 실시예에 따른 반도체 소자의 소자 분리막형성방법을 설명하기 위한 단면도.3A and 3B are cross-sectional views illustrating a method of forming a device isolation film of a semiconductor device in accordance with a third embodiment of the present invention.

〔도면의 주요 부분에 대한 부호의 설명〕[Description of Code for Major Parts of Drawing]

10, 20, 30 : 반도체 기판 11, 21, 31 : 패드 산화막10, 20, 30: semiconductor substrate 11, 21, 31: pad oxide film

12, 22, 32 : 질화막 13, 23a, 23b, 33 : 산소이온층12, 22, 32: nitride film 13, 23a, 23b, 33: oxygen ion layer

14, 24, 35 : 소자분리막 34 : 실리콘이온층14, 24, 35: device isolation layer 34: silicon ion layer

100, 200, 300 : 마스크 패턴100, 200, 300: mask pattern

상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 소자 분리막 형성방법은 다음과 같다. 먼저, 반도체 기판 상에 기판의 비활성영역을 노출시키는 마스크 패턴을 형성하고, 노출된 기판으로 고농도의 산소이온을 이온주입하여 기판내에 산소이온층을 형성한다. 그런 다음, 기판을 어닐링하여 비활성영역의 기판 내에 산화막을 형성하고, 마스크 패턴을 제거한다.Method for forming an isolation layer of a semiconductor device according to the present invention for achieving the above object is as follows. First, a mask pattern for exposing an inactive region of a substrate is formed on a semiconductor substrate, and a high concentration of oxygen ions are implanted into the exposed substrate to form an oxygen ion layer in the substrate. Then, the substrate is annealed to form an oxide film in the substrate in the inactive region, and the mask pattern is removed.

여기서, 산소이온층은 산소이온을 1×1015내지 1×1018이온/㎠ 농도로 한번에 이온주입한다. 이때, 어닐링을 진행하여 산화막을 형성한 후, 비활성 영역의 기판 표면을 산화시켜 박막의 산화막을 더 형성한다. 이와는 달리, 산소이온층을 2단계의 이온주입으로 형성할 수 있다. 즉, 1×1015내지 1×1018이온/㎠의 농도와 70 내지 200KeV의 에너지에서 산소이온을 제 1 이온주입한 후, 1×1015내지 1×1018이온/㎠의 농도와 20 내지 150KeV의 에너지에서 산소이온을 제 2 이온주입한다.Here, the oxygen ion layer implants oxygen ions at a concentration of 1 × 10 15 to 1 × 10 18 ions / cm 2 at a time. At this time, after annealing is performed to form an oxide film, an oxide film of a thin film is further formed by oxidizing the substrate surface in the inactive region. Alternatively, the oxygen ion layer may be formed by two steps of ion implantation. That is, after the first ion implantation of oxygen ions at a concentration of 1 × 10 15 to 1 × 10 18 ions / cm 2 and energy of 70 to 200 KeV, the concentration of 1 × 10 15 to 1 × 10 18 ions / cm 2 and 20 to Second ion implantation of oxygen ions at an energy of 150 KeV.

또한, 본 발명에 따른 반도체 소자의 소자 분리막은 다음과 같이 형성한다.반도체 기판 상에 기판의 비활성영역을 노출시키는 마스크 패턴을 형성하고, 노출된 기판으로 고농도의 산소이온을 제 1 에너지에서 제 1 이온주입하여 산소이온층을 형성한다. 이어서, 노출된 기판으로 저농도의 실리콘이온을 제 1 에너지보다 높은 제 2 에너지에서 제 2 이온주입하여 산소이온층 하부에 실리콘이온층을 형성하고, 기판을 어닐링하여 비활성영역의 기판 내에 산화막을 형성한 후, 마스크 패턴을 제거한다.In addition, the device isolation film of the semiconductor device according to the present invention is formed as follows. A mask pattern for exposing an inactive region of the substrate is formed on the semiconductor substrate, and a high concentration of oxygen ions is formed from the first energy into the exposed substrate. Ion implantation forms an oxygen ion layer. Subsequently, a low concentration of silicon ions is implanted into the exposed substrate at a second energy higher than the first energy to form a silicon ion layer under the oxygen ion layer, and the substrate is annealed to form an oxide film in the inactive region. Remove the mask pattern.

여기서, 제 1 이온주입은 1×1015내지 1×1018이온/㎠의 농도와 20 내지 100KeV의 에너지에서 진행하고, 제 2 이온주입은 1×1011내지 1×1013이온/㎠의 농도와 100 내지 200KeV의 에너지에서 진행한다.Here, the first ion implantation proceeds at a concentration of 1 × 10 15 to 1 × 10 18 ions / cm 2 and an energy of 20 to 100 KeV, and the second ion implantation has a concentration of 1 × 10 11 to 1 × 10 13 ions / cm 2. And at an energy of 100 to 200 KeV.

또한, 산소이온과 실리콘이온의 이온주입순서를 달리하여 진행할 수 있다.In addition, the ion implantation order of oxygen ions and silicon ions can be performed in different ways.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention.

도 1a 및 도 1b는 본 발명의 제 1 실시예에 따른 반도체 소자의 소자 분리막 형성방법을 설명하기 위한 단면도이다.1A and 1B are cross-sectional views illustrating a method of forming a device isolation film of a semiconductor device in accordance with a first embodiment of the present invention.

도 1a를 참조하면, 반도체 기판(10) 상에 패드 산화막(11) 및 질화막(12)을 순차적으로 증착하고, 패터닝하여 기판(10)의 비활성영역을 노출시키는 마스크 패턴(100)을 형성한다. 여기서, 반도체 기판(10)은 실리콘 기판이다. 그런 다음, 노출된 기판(10)으로 고농도, 바람직하게 1×1015내지 1×1018이온/㎠의 농도로 산소이온을 주입하여 산소이온층(13)을 형성한다. 그런 다음, 500 내지 900℃의 온도에서 어닐링을 진행하여 기판(10) 내에 제 1 산화막(14a)을 형성한다. 이어서, 어닐링에 의해 산화가 되지 않은 기판 표면을 산화시키기 위하여 800 내지 900℃의 온도에서 10 내지 30분 동안 산화공정을 진행하여, 제 1 산화막(14a) 상에 약 500 내지 1,500Å 두께의 얇은 제 2 산화막(14b)을 형성함으로써, 소자분리막(14)을 형성한다. 그 후, 도시되지는 않았지만, 질화막(12) 및 패드산화막(11)을 제거한다.Referring to FIG. 1A, a pad oxide film 11 and a nitride film 12 are sequentially deposited and patterned on a semiconductor substrate 10 to form a mask pattern 100 that exposes an inactive region of the substrate 10. Here, the semiconductor substrate 10 is a silicon substrate. Then, oxygen ions are implanted into the exposed substrate 10 at a high concentration, preferably 1 × 10 15 to 1 × 10 18 ions / cm 2, to form the oxygen ion layer 13. Then, annealing is performed at a temperature of 500 to 900 ° C. to form a first oxide film 14a in the substrate 10. Subsequently, in order to oxidize the substrate surface that has not been oxidized by annealing, an oxidation process is performed at a temperature of 800 to 900 ° C. for 10 to 30 minutes, and a thin film having a thickness of about 500 to 1,500, on the first oxide film 14a is formed. By forming the two oxide film 14b, the device isolation film 14 is formed. Thereafter, although not shown, the nitride film 12 and the pad oxide film 11 are removed.

상기 제 1 실시예에서는 비활성 영역의 기판을 표면까지 완전히 산화시키기 위하여 어닐링과 산화공정을 진행하였지만, 산화공정을 진행하는 대신에 산소이온을 기판의 깊이에 따라 2단계로 주입하여 소자분리막을 형성할 수 있다.In the first embodiment, an annealing and an oxidation process are performed to completely oxidize the substrate in the inactive region to the surface. However, instead of performing the oxidation process, oxygen ions are implanted in two steps according to the depth of the substrate to form an element isolation film. Can be.

즉, 도 2a 내지 도 2b는 상기한 2단계 산소이온주입을 이용한 본 발명의 제 2 실시예에 따른 반도체 소자 분리막 형성방법을 설명하기 위한 단면도이다.2A to 2B are cross-sectional views illustrating a method of forming a semiconductor device isolation film according to a second embodiment of the present invention using the two-stage oxygen ion implantation described above.

도 2a를 참조하면, 제 1 실시예에서와 마찬가지로, 반도체 기판(20) 상에 패드 산화막(21) 및 질화막(22)으로 이루어진 마스크 패턴(200)을 형성하고, 노출된 기판(20)으로 산소이온을 2단계로 이온주입한다. 먼저 고농도, 바람직하게 1×1015내지 1×1018이온/㎠의 농도로 제 1 산소이온을 70 내지 200KeV의 에너지에서 제 1 이온주입하여 제 1 산소이온층(23a)을 형성한다. 이어서, 제 1 산소이온과 동일한 농도로 제 2 산소이온을 20 내지 150KeV의 에너지에서 제 2 이온주입하여 제 1 산소이온층(23a) 상에 제 2 산소이온층(23b)을 형성한다.Referring to FIG. 2A, as in the first embodiment, a mask pattern 200 including a pad oxide film 21 and a nitride film 22 is formed on a semiconductor substrate 20, and oxygen is exposed to the exposed substrate 20. Ions are implanted in two steps. First, the first oxygen ion is implanted at a high concentration, preferably 1 × 10 15 to 1 × 10 18 ions / cm 2, to form first oxygen ion layer 23a by first ion implantation at an energy of 70 to 200 KeV. Subsequently, the second oxygen ion is implanted at a concentration equal to that of the first oxygen ion at an energy of 20 to 150 KeV to form a second oxygen ion layer 23b on the first oxygen ion layer 23a.

그런 다음, 500 내지 900℃의 온도에서 어닐링을 진행하여, 도 2b에 도시된 바와 같이, 기판(20) 내에 산화막으로 이루어진 소자분리막(24)을 형성한다. 그 후, 도시되지는 않았지만, 질화막(22) 및 패드 산화막(21)을 제거한다.Then, annealing is performed at a temperature of 500 to 900 ° C. to form an isolation film 24 made of an oxide film in the substrate 20, as shown in FIG. 2B. Thereafter, although not shown, the nitride film 22 and the pad oxide film 21 are removed.

한편, 산소이온만을 이온주입하는 상기 실시예와는 달리 산소이온과 실리콘이온을 각각 이온주입하여 소자분리막을 형성할 수 있다.On the other hand, unlike the above-described embodiment in which only ion ion implanted, the ion isolation film may be formed by ion implantation of oxygen ion and silicon ion, respectively.

즉, 도 3a 및 도 3b는 상기한 산소이온과 실리콘이온을 이용하는 본 발명의 제 3 실시예에 따른 반도체 소자의 소자분리막 형성방법을 설명하기 위한 단면도이다.3A and 3B are cross-sectional views illustrating a method of forming an isolation layer of a semiconductor device in accordance with a third embodiment of the present invention using oxygen and silicon ions.

도 3a를 참조하면, 상기 실시예에서와 마찬가지로 반도체 기판(30) 상에 패드 산화막(31) 및 질화막(32)으로 이루어진 마스크 패턴(300)을 형성하고, 노출된 기판(30)으로 고농도, 바람직하게 1×1015내지 1×1018이온/㎠의 농도로 산소이온을 20 내지 100KeV의 에너지에서 제 1 이온주입하여 산소이온층(33)을 형성한다. 이어서, 노출된 기판(30)으로 저농도, 바람직하게 1×1011내지 1×1013이온/㎠의 농도로 실리콘이온을 100 내지 200KeV의 에너지에서 제 2 이온주입하여 산소이온층(33) 하부에 실리콘이온층(34)을 형성한다. 이때, 실리콘이온에 의해 산소이온층(33)의 산소이온이 기판(30) 내로 더 깊게 주입된다. 또한, 실리콘이온에 의해, 산소이온층(33) 하부의 기판(30)이 비정질화되므로 실리콘이온층(34)의 깊이 조절에 의해 산화막의 깊이 방향의 두께 조절이 가능하다.Referring to FIG. 3A, a mask pattern 300 including a pad oxide film 31 and a nitride film 32 is formed on a semiconductor substrate 30 as in the above embodiment, and a high concentration, preferably, is exposed to the exposed substrate 30. The oxygen ion layer 33 is formed by first implanting oxygen ions at an energy of 20 to 100 KeV at a concentration of 1 × 10 15 to 1 × 10 18 ions / cm 2. Subsequently, silicon ions are implanted into the exposed substrate 30 at a low concentration, preferably at a concentration of 1 × 10 11 to 1 × 10 13 ions / cm 2, with a second ion implanted at an energy of 100 to 200 KeV to form silicon under the oxygen ion layer 33. An ion layer 34 is formed. At this time, the oxygen ion of the oxygen ion layer 33 is more deeply injected into the substrate 30 by the silicon ion. In addition, since the substrate 30 under the oxygen ion layer 33 is amorphous by silicon ions, the thickness of the oxide film can be adjusted in the depth direction by controlling the depth of the silicon ion layer 34.

그리고 나서, 500 내지 900℃의 온도에서 어닐링을 진행하여, 도 3b에 도시된 바와 같이, 기판(30) 내에 산화막으로 이루어진 소자분리막(35)을 형성한다. 그 후, 도시되지는 않았지만, 질화막(32) 및 패드 산화막(31)을 제거한다.Then, annealing is performed at a temperature of 500 to 900 ° C., as shown in FIG. 3B, the device isolation film 35 made of an oxide film is formed in the substrate 30. Thereafter, although not shown, the nitride film 32 and the pad oxide film 31 are removed.

또한, 상기한 제 3 실시예에서와 동일한 이온주입 조건으로 산소이온과 실리콘이온의 이온주입순서를 달리하여, 실리콘이온의 주입후 산소이온을 주입할 수 있다.In addition, oxygen ions may be injected after the implantation of silicon ions under the same ion implantation conditions as in the third embodiment, by changing the ion implantation order of oxygen ions and silicon ions.

상기한 본 발명에 의하면, 산소 이온을 이용한 이온주입 및 어닐링의 비교적 단순한 공정으로 기판내에 소자분리막을 형성하므로, 버즈 비크 및 단차등의 문제를 해결할 수 있으므로, 소자의 전기적 특성이 향상된다. 또한, 트렌치 구조에서와 같은 평탄화 및 트렌치와 같은 공정을 진행할 필요가 없으므로, 제조비용이 절감된다.According to the present invention described above, since the device isolation film is formed in the substrate by a relatively simple process of ion implantation and annealing using oxygen ions, problems such as a buzz beak and a step difference can be solved, thereby improving the electrical characteristics of the device. In addition, there is no need to proceed the same planarization and trenching process as in the trench structure, thereby reducing manufacturing costs.

또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.In addition, this invention is not limited to the said Example, It can variously deform and implement within the range which does not deviate from the technical summary of this invention.

Claims (20)

반도체 기판 상에 상기 기판의 비활성영역을 노출시키는 마스크 패턴을 형성하는 단계;Forming a mask pattern exposing an inactive region of the substrate on a semiconductor substrate; 상기 노출된 기판으로 고농도의 산소이온을 이온주입하여 상기 기판내에 산소이온층을 형성하는 단계;Ion implanting a high concentration of oxygen ions into the exposed substrate to form an oxygen ion layer in the substrate; 상기 기판을 어닐링하여 상기 비활성영역의 기판 내에 산화막을 형성하는 단계; 및,Annealing the substrate to form an oxide film in the substrate of the inactive region; And, 상기 마스크 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.And removing the mask pattern. 제 1 항에 있어서, 상기 산소이온층을 형성하는 단계는 상기 산소이온을 1×1015내지 1×1018이온/㎠ 농도로 한번에 이온주입하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.The method of claim 1, wherein the forming of the oxygen ion layer comprises implanting the oxygen ions at a concentration of 1 × 10 15 to 1 × 10 18 ions / cm 2 at a time. 제 2 항에 있어서, 상기 산화막을 형성하는 단계와 상기 마스크 패턴을 제거하는 단계 사이에, 상기 비활성 영역의 기판 표면을 산화시켜 박막의 산화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.The semiconductor device of claim 2, further comprising: oxidizing the substrate surface of the inactive region to form a thin film of an oxide film between the forming of the oxide film and the removing of the mask pattern. Device separator formation method. 제 3 항에 있어서, 상기 산화공정은 800 내지 900℃의 온도에서 10 내지 30분 동안 진행하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.The method of claim 3, wherein the oxidation process is performed at a temperature of 800 to 900 ° C. for 10 to 30 minutes. 제 4 항에 있어서, 상기 박막의 산화막 두께는 500 내지 1,500Å인 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.5. The method of claim 4, wherein the thickness of the oxide film is 500 to 1,500 GPa. 제 1 항에 있어서, 상기 산소이온층을 형성하는 단계는The method of claim 1, wherein forming the oxygen ion layer 상기 고농도의 산소이온을 제 1 이온주입 에너지에서 고농도로 제 1 이온주입하는 단계와,Injecting the high concentration of oxygen ions into the first ion implantation at a high concentration from the first ion implantation energy; 상기 고농도의 산소이온을 상기 제 1 이온주입 에너지보다 낮은 제 2 이온주입에너지에서 고농도로 제 2 이온주입하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.And implanting the high concentration of oxygen ions into the second ion implantation at a high concentration at a second ion implantation energy lower than the first ion implantation energy. 제 6 항에 있어서, 상기 제 1 이온주입은 1×1015내지 1×1018이온/㎠의 농도와 70 내지 200KeV의 에너지에서 진행하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.The method of claim 6, wherein the first ion implantation is performed at a concentration of 1 × 10 15 to 1 × 10 18 ions / cm 2 and an energy of 70 to 200 KeV. 제 6 항 또는 제 7 항에 있어서, 상기 제 2 이온주입은 1×1015내지 1×1018이온/㎠의 농도와 20 내지 150KeV의 에너지에서 진행하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.The method of claim 6, wherein the second ion implantation is performed at a concentration of 1 × 10 15 to 1 × 10 18 ions / cm 2 and an energy of 20 to 150 KeV. . 제 1 항에 있어서, 상기 어닐링은 500 내지 900℃의 온도에서 진행하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.The method of claim 1, wherein the annealing is performed at a temperature of 500 to 900 ° C. 제 1 항에 있어서, 상기 마스크 패턴은 패드 산화막과 질화막의 적층막으로 이루어진 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.The method of claim 1, wherein the mask pattern comprises a laminated film of a pad oxide film and a nitride film. 반도체 기판 상에 상기 기판의 비활성영역을 노출시키는 마스크 패턴을 형성하는 단계;Forming a mask pattern exposing an inactive region of the substrate on a semiconductor substrate; 상기 노출된 기판으로 고농도의 산소이온을 제 1 에너지에서 제 1 이온주입하여 산소이온층을 형성하는 단계;Forming a oxygen ion layer by injecting a high concentration of oxygen ions into the exposed substrate at a first energy into first ions; 상기 노출된 기판으로 저농도의 실리콘이온을 상기 제 1 에너지보다 높은 제 2 에너지에서 제 2 이온주입하여 상기 산소이온층 하부에 실리콘이온층을 형성하는 단계;Forming a silicon ion layer under the oxygen ion layer by implanting low concentration of silicon ions into the exposed substrate at a second energy at a second energy higher than the first energy; 상기 기판을 어닐링하여 상기 비활성영역의 기판 내에 산화막을 형성하는 단계; 및,Annealing the substrate to form an oxide film in the substrate of the inactive region; And, 상기 마스크 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.And removing the mask pattern. 제 11 항에 있어서, 상기 제 1 이온주입은 1×1015내지 1×1018이온/㎠의 농도와 20 내지 100KeV의 에너지에서 진행하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.The method of claim 11, wherein the first ion implantation is performed at a concentration of 1 × 10 15 to 1 × 10 18 ions / cm 2 and an energy of 20 to 100 KeV. 제 11 항 또는 제 12 항에 있어서, 상기 제 2 이온주입은 1×1011내지 1×1013이온/㎠의 농도와 100 내지 200KeV의 에너지에서 진행하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.The method of claim 11, wherein the second ion implantation is performed at a concentration of 1 × 10 11 to 1 × 10 13 ions / cm 2 and an energy of 100 to 200 KeV. . 제 11 항에 있어서, 상기 어닐링은 500 내지 900℃의 온도에서 진행하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.The method of claim 11, wherein the annealing is performed at a temperature of 500 to 900 ° C. 13. 제 11 항에 있어서, 상기 마스크 패턴은 패드 산화막과 질화막의 적층막으로 이루어진 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.The method of claim 11, wherein the mask pattern is formed of a laminated film of a pad oxide film and a nitride film. 반도체 기판 상에 상기 기판의 비활성영역을 노출시키는 마스크 패턴을 형성하는 단계;Forming a mask pattern exposing an inactive region of the substrate on a semiconductor substrate; 상기 노출된 기판으로 저농도의 실리콘이온을 제 1 에너지에서 제 1 이온주입하여 실리콘이온층을 형성하는 단계;Forming a silicon ion layer by first implanting low concentrations of silicon ions into the exposed substrate at a first energy; 상기 노출된 기판으로 고농도의 산소이온을 상기 제 1 에너지보다 낮은 제 2 에너지에서 제 2 이온주입하여 상기 실리콘이온층 상부에 산소이온층을 형성하는 단계;Forming an oxygen ion layer on the silicon ion layer by implanting a high concentration of oxygen ions into the exposed substrate at a second energy at a second energy lower than the first energy; 상기 기판을 어닐링하여 상기 비활성영역의 기판 내에 산화막을 형성하는 단계; 및,Annealing the substrate to form an oxide film in the substrate of the inactive region; And, 상기 마스크 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.And removing the mask pattern. 제 16 항에 있어서, 상기 제 1 이온주입은 1×1011내지 1×1013이온/㎠의 농도와 100 내지 200KeV의 에너지에서 진행하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.The method of claim 16, wherein the first ion implantation is performed at a concentration of 1 × 10 11 to 1 × 10 13 ions / cm 2 and an energy of 100 to 200 KeV. 제 16 항 또는 제 17 항에 있어서, 상기 제 2 이온주입은 1×1015내지 1×1018이온/㎠의 농도와 20 내지 100KeV의 에너지에서 진행하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법. 18. The method of claim 16 or 17, wherein the second ion implantation is performed at a concentration of 1 × 10 15 to 1 × 10 18 ions / cm 2 and an energy of 20 to 100 KeV. . 제 16 항에 있어서, 상기 어닐링은 500 내지 900℃의 온도에서 진행하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.The method of claim 16, wherein the annealing is performed at a temperature of 500 to 900 ° C. 18. 제 16 항에 있어서, 상기 마스크 패턴은 패드 산화막과 질화막의 적층막으로 이루어진 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.The method of claim 16, wherein the mask pattern is formed of a laminated film of a pad oxide film and a nitride film.
KR1019980025837A 1998-06-30 1998-06-30 Method for forming an isolating layer of semiconductor devices KR20000004405A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980025837A KR20000004405A (en) 1998-06-30 1998-06-30 Method for forming an isolating layer of semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980025837A KR20000004405A (en) 1998-06-30 1998-06-30 Method for forming an isolating layer of semiconductor devices

Publications (1)

Publication Number Publication Date
KR20000004405A true KR20000004405A (en) 2000-01-25

Family

ID=19542225

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980025837A KR20000004405A (en) 1998-06-30 1998-06-30 Method for forming an isolating layer of semiconductor devices

Country Status (1)

Country Link
KR (1) KR20000004405A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100571412B1 (en) * 2003-12-26 2006-04-14 동부아남반도체 주식회사 Manufacturing Method of Semiconductor Device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0541375A (en) * 1991-08-06 1993-02-19 Nec Corp Semiconductor device
JPH0846026A (en) * 1994-07-28 1996-02-16 Sony Corp Manufacture of semiconductor device with element isolation region
KR960005940A (en) * 1994-07-14 1996-02-23 김주용 Device isolation oxide film formation method
KR960012427A (en) * 1994-09-09 1996-04-20 김주용 Device Separation Method Using Oxygen Ion Implantation
JPH0917779A (en) * 1995-06-26 1997-01-17 Sony Corp Formation method of oxide film for element isolation of semiconductor device
US5712186A (en) * 1996-06-12 1998-01-27 Micron Technology, Inc. Method for growing field oxide to minimize birds' beak length
KR100248818B1 (en) * 1992-12-30 2000-03-15 김영환 Semiconductor element isolating method

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0541375A (en) * 1991-08-06 1993-02-19 Nec Corp Semiconductor device
KR100248818B1 (en) * 1992-12-30 2000-03-15 김영환 Semiconductor element isolating method
KR960005940A (en) * 1994-07-14 1996-02-23 김주용 Device isolation oxide film formation method
JPH0846026A (en) * 1994-07-28 1996-02-16 Sony Corp Manufacture of semiconductor device with element isolation region
KR960012427A (en) * 1994-09-09 1996-04-20 김주용 Device Separation Method Using Oxygen Ion Implantation
JPH0917779A (en) * 1995-06-26 1997-01-17 Sony Corp Formation method of oxide film for element isolation of semiconductor device
US5712186A (en) * 1996-06-12 1998-01-27 Micron Technology, Inc. Method for growing field oxide to minimize birds' beak length

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100571412B1 (en) * 2003-12-26 2006-04-14 동부아남반도체 주식회사 Manufacturing Method of Semiconductor Device

Similar Documents

Publication Publication Date Title
US4422885A (en) Polysilicon-doped-first CMOS process
JPS60231338A (en) Method of producing semiconductor structure
KR100315441B1 (en) Shallow trench manufacturing method for isolating semiconductor devices
KR19990055121A (en) Semiconductor device manufacturing method
US6720667B2 (en) Semiconductor device having align key for defining active region and method for manufacturing the same
KR100614792B1 (en) Method of manufacturing a semiconductor device
KR0179831B1 (en) Well-forming method of semiconductor device
KR20000004405A (en) Method for forming an isolating layer of semiconductor devices
US5759881A (en) Low cost well process
KR20010065186A (en) Method of manufacturing a flash memory device
KR100244272B1 (en) Method for forming isolation hayer in semiconductor device
KR100312656B1 (en) Method for fabricating bc-soi device
KR100386446B1 (en) Method for forming shallow trench isolation layer of semiconductor device
KR20000045299A (en) Method for manufacturing semiconductor device
KR20040050629A (en) Method for forming isolation of semiconductor device
KR20020039021A (en) Method for isolating between semiconductor devices
JP2004507110A (en) Manufacturing method for forming shallow insulating region in integrated circuit and integrated circuit formed by the manufacturing method
KR100190382B1 (en) Device isolating layer forming method for a semiconductor device
KR100280489B1 (en) Fabricating method for isolation structure of semiconductor device
KR100230748B1 (en) Method for isolation between semiconductor device
KR100266652B1 (en) Twin well formation method of semiconductor device
JP2720592B2 (en) Method for manufacturing semiconductor device
KR0184522B1 (en) Semiconductor device and a method of fabricating the same
KR20050069200A (en) Shallow trench isolation in semiconductor device
JP2000357665A (en) Method of forming insulation region in semiconductor substrate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application