KR100280489B1 - Fabricating method for isolation structure of semiconductor device - Google Patents
Fabricating method for isolation structure of semiconductor device Download PDFInfo
- Publication number
- KR100280489B1 KR100280489B1 KR1019980022945A KR19980022945A KR100280489B1 KR 100280489 B1 KR100280489 B1 KR 100280489B1 KR 1019980022945 A KR1019980022945 A KR 1019980022945A KR 19980022945 A KR19980022945 A KR 19980022945A KR 100280489 B1 KR100280489 B1 KR 100280489B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- oxide film
- trench structure
- forming
- semiconductor device
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 소자의 분리구조 형성방법에 관한 것으로, 종래 반도체 소자의 분리구조 형성방법은 습식식각에 의해 트랜치구조 상부 측면부에 잔존하는 산화막이 식각되어, 그 하부의 각진 기판영역이 노출되어 전계가 집중되어 이후에 기판에 형성하는 반도체 소자의 특성이 열화되는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 기판의 상부에 산화막과 다결정실리콘을 순차적으로 증착한후, 그 다결정실리콘의 상부영역에 질소이온을 주입하고, 그 질소이온이 주입된 다결정실리콘과 산화막에 패턴을 형성하여 기판의 일부를 노출시키는 트랜치영역 설정단계와; 상기 노출된 기판을 건식식각하여 트랜치구조를 형성하는 트랜치구조 형성단계와; 상기 트랜치구조내에 산화막을 증착하여 분리구조를 형성하는 산화막 증착단계를 포함하는 반도체 소자의 분리구조 형성방법에 있어서, 상기 트랜치구조를 형성한 후, 그 트랜치구조와 상기 다결정실리콘의 하부영역 측면에 산화층을 형성하는 산화층 형성단계를 더 포함하여 상기 트랜치구조보다 넓은 영역에 산화막이 잔존하도록 산화층을 트랜치구조 내부와 상부측면에 수직방향으로 형성한 후, 산화막을 증착하고, 그 산화막과 산화층을 습식식각하여 기판의 각진 영역이 노출되는 것을 방지하여 전계가 집중되는 현상을 방지하고 이에 따라 이후의 공정에서 기판에 형성하는 반도체 소자의 특성을 열화시키지 않으면서 각 소자를 전기적으로 분리하는 효과가 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming an isolation structure of a semiconductor device. In the conventional method of forming an isolation structure of a semiconductor device, an oxide film remaining in an upper side portion of a trench structure is etched by wet etching, and an angled substrate region beneath it is exposed to expose an electric field. There is a problem in that the characteristics of the semiconductor device to be concentrated and subsequently formed on the substrate deteriorate. In view of the above problems, the present invention sequentially deposits an oxide film and polycrystalline silicon on the substrate, and then injects nitrogen ions into the upper region of the polysilicon, and forms a pattern on the polycrystalline silicon and the oxide film into which the nitrogen ions are injected. A trench region setting step of exposing a portion of the substrate; Forming a trench structure by dry etching the exposed substrate; A method of forming a separation structure of a semiconductor device, the method comprising: forming an isolation structure by depositing an oxide layer in the trench structure, wherein the oxide layer is formed on the side of the trench structure and the lower region of the polycrystalline silicon after the trench structure is formed. And forming an oxide layer in a direction perpendicular to the inside of the trench structure and the upper side so that the oxide film remains in a wider area than the trench structure, and then depositing an oxide film and wet etching the oxide film and the oxide layer. By preventing the exposure of the angular region of the substrate to prevent the concentration of the electric field, there is an effect of electrically separating each device without deteriorating the characteristics of the semiconductor device formed on the substrate in a subsequent process.
Description
본 발명은 반도체 소자의 분리구조 형성방법에 관한 것으로, 특히 불순물 이온주입을 통해 트랜치구조의 내부에 형성하는 절연막의 상부측면이 과도식각되는 것을 방지하는데 적당하도록 한 반도체 소자의 분리구조 형성방법에 관한 것이다.The present invention relates to a method of forming a separation structure of a semiconductor device, and more particularly, to a method of forming a separation structure of a semiconductor device suitable for preventing the over-etching of the upper side of the insulating film formed inside the trench structure through impurity ion implantation. will be.
일반적으로, 반도체 소자는 기판의 상부에 동시에 다수개 형성하여 염원하는 특정 회로를 구성하며, 이와 같이 각 반도체 소자 간의 절연을 위해 전기적으로 각 소자를 분리시키는 절연구조가 필요하게 된다. 이와 같은 분리구조의 일예는 로코스(LOCOS)공정을 통해 형성하는 필드산화막이 사용되나, 알려진 바와 같이 새부리영역의 영향으로 면적이 증가하는 단점이 있어 이를 개선하기 위해 트랜치구조를 형성하고, 그 트랜치구조 내에 산화막을 증착하여 분리구조를 형성하는 방법이 사용되고 있으며, 이와 같은 종래 반도체 소자의 분리구조 형성방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.In general, a plurality of semiconductor devices are formed on the substrate at the same time to form a specific circuit desired, and thus, an insulation structure for electrically separating each device is required for insulation between the semiconductor devices. As an example of such a separation structure, a field oxide film formed through a LOCOS process is used, but as is known, there is a disadvantage in that the area increases due to the influence of the bird beak region, so that a trench structure is formed to improve this, and the trench A method of forming an isolation structure by depositing an oxide film in the structure is used, and the method of forming the isolation structure of the conventional semiconductor device will be described in detail with reference to the accompanying drawings.
도1a 내지 도1d는 종래 반도체 소자의 분리구조 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 산화막(2)과 다결정실리콘(3)을 순차적으로 증착하고, 상기 다결정실리콘(3)의 상부에 질소이온을 이온주입하는 단계(도1a)와; 상기 질소이온이 주입된 다결정실리콘(3)의 상부에 포토레지스트(PR)를 도포 및 패턴을 형성하여 그 패턴이 형성된 포토레지스트(PR)를 식각마스크로 사용하는 식각공정으로 그 하부의 다결정실리콘(3)과 산화막(2)을 순차적으로 식각하여 상기 기판(1)의 일부를 노출시키는 단계(도1b)와; 상기 포토레지스트 패턴을 제거하고, 상기 다결정실리콘(3)을 식각마스크로 사용하는 건식식각공정으로 상기 기판(1)에 트랜치구조를 형성하는 단계(도1c)와; 상기 기판(1)에 형성한 트랜치구조 내에 산화막(4)을 증착한 후, 상기 다결정실리콘(3)과 산화막(2)을 제거하는 단계(도1d)로 구성된다.1A to 1D are cross-sectional views of a process for fabricating a separate structure of a conventional semiconductor device. As shown in FIG. 1, the oxide film 2 and the polycrystalline silicon 3 are sequentially deposited on the substrate 1, and the polysilicon ( Ion implanting nitrogen ions at the top of 3) (FIG. 1A); Photoresist (PR) is applied to the upper portion of the polysilicon (3) implanted with nitrogen ions and a pattern is formed, and the photoresist (PR) on which the pattern is formed is used as an etching mask. 3) and etching the oxide film 2 sequentially to expose a portion of the substrate 1 (FIG. 1B); Removing the photoresist pattern and forming a trench structure in the substrate 1 by a dry etching process using the polysilicon 3 as an etching mask (FIG. 1C); And depositing the oxide film 4 in the trench structure formed on the substrate 1, and then removing the polysilicon 3 and the oxide film 2 (FIG. 1D).
이하, 상기와 같이 구성된 종래 반도체 소자의 분리구조 형성방법을 좀 더 상세히 설명한다.Hereinafter, a method of forming a separation structure of a conventional semiconductor device configured as described above will be described in more detail.
먼저, 도1a에 도시한 바와 같이 기판(1)의 상부에 산화막(2)과 다결정실리콘(3)을 순차적으로 증착한다. 이때 산화막(2)을 증착하는 이유는 단결정실리콘인 기판(1)의 상부에 다결정실리콘(3)을 직접증착하는 경우에 발생할 수 있는 기판(1)의 손상을 방지하기 위한 것이다.First, as shown in FIG. 1A, an oxide film 2 and a polysilicon 3 are sequentially deposited on the substrate 1. In this case, the reason for depositing the oxide film 2 is to prevent damage to the substrate 1 that may occur when the polycrystalline silicon 3 is directly deposited on the upper surface of the substrate 1 that is single crystal silicon.
그 다음, 상기 다결정실리콘(3)의 상부에 질소이온을 이온주입한다. 이때 질소이온의 주입은 이후의 공정에서 상기 다결정실리콘(3)과 기판(1)의 선택적식각이 용이하도록 하기 위한 것이다.Next, nitrogen ions are ion-implanted on top of the polysilicon 3. In this case, the implantation of nitrogen ions is intended to facilitate selective etching of the polysilicon 3 and the substrate 1 in a subsequent process.
그 다음, 도1b에 도시한 바와 같이 상기 다결정실리콘(3)의 상부에 포토레지스트(PR)를 도포하고, 노광 및 현상하여 상기 다결정실리콘(3)의 일부영역을 노출시키는 포토레지스트 패턴을 형성한다.Next, as shown in FIG. 1B, a photoresist PR is coated on the polysilicon 3 and exposed and developed to form a photoresist pattern exposing a portion of the polysilicon 3. .
그 다음, 상기 패턴이 형성된 포토레지스트(PR)를 식각마스크로 사용하는 식각공정으로, 그 하부의 질소이온이 주입된 다결정실리콘(3)과 산화막(2)을 순차적으로 식각하여 기판(1)의 일부를 노출시킨다.Next, in the etching process using the patterned photoresist (PR) as an etching mask, the polycrystalline silicon (3) and the oxide film (2) implanted with nitrogen ions at the bottom thereof are sequentially etched to Expose some.
그 다음, 도1c에 도시한 바와 같이 상기 패턴이 형성된 포토레지스트(PR)를 제거하고, 상기 질소이온이 주입된 다결정실리콘(3)을 식각마스크로 사용하는 건식식각공정으로 상기 노출된 기판(1)을 식각하여 트랜치구조를 형성한다.Next, as shown in FIG. 1C, the exposed substrate 1 is removed by a dry etching process in which the photoresist PR having the pattern is removed, and the polysilicon 3 into which the nitrogen ion is implanted is used as an etching mask. ) To form a trench structure.
그 다음, 도1d에 도시한 바와 같이 상기 트랜치구조 및 다결정실리콘(3)의 상부전면에 산화막(4)을 증착하고, 습식식각하여 상기 트랜지구조 내에 산화막(4)을 잔존시키며, 다결정실리콘(3)과 산화막(2)을 제거한다.Then, as shown in FIG. 1D, an oxide film 4 is deposited on the trench structure and the upper surface of the polycrystalline silicon 3, wet-etched to leave the oxide film 4 in the trench structure, and the polysilicon 3 ) And the oxide film 2 are removed.
이때 트랜치구조 내에 잔존하는 산화막(4)은 소자의 분리구조로 사용되나, 상기와 같은 습식식각의 영향으로, 그 상부 주변부가 식각되어 트랜치구조의 상부 기판(1)의 각진 부분이 노출된다.At this time, the oxide film 4 remaining in the trench structure is used as an isolation structure of the device. However, due to the wet etching, the upper periphery is etched to expose an angled portion of the upper substrate 1 of the trench structure.
상기한 바와 같이 종래 반도체 소자의 분리구조 형성방법은 기판에 트랜치구조를 형성하고, 그 트랜치구조와 기판에 산화막을 증착하고, 습식식각하는 방법을 사용하여 상기 트랜치구조의 내부에 산화막을 잔존시켜 형성함으로써, 상기 습식식각에 의해 트랜치구조의 상부측면 기판의 각진 부분이 노출되어 국부적인 전계집중현상이 일어나 과다전류가 발생하며, 기판에 형성하는 반도체 소자의 특성이 열화되는 문제점이 있었다.As described above, in the method of forming an isolation structure of a semiconductor device, a trench structure is formed on a substrate, an oxide film is deposited on the trench structure and the substrate, and a wet etching method is performed to leave an oxide film inside the trench structure. As a result, the wet etching exposes the angular portion of the upper side substrate of the trench structure to cause local electric field concentration, resulting in excessive current, and deterioration of characteristics of the semiconductor device formed on the substrate.
이와 같은 문제점을 감안한 본 발명은 트랜치구조의 상부측면에서 기판의 각진부분이 노출되지 않는 반도체 소자의 분리구조 형성방법을 제공함에 그 목적이 있다.In view of the above problems, an object of the present invention is to provide a method of forming an isolation structure of a semiconductor device in which angled portions of a substrate are not exposed at an upper side of a trench structure.
도1a 내지 도1d는 종래 반도체 소자의 분리구조 제조공정 수순단면도.1A to 1D are cross-sectional views of a process for manufacturing a separate structure of a conventional semiconductor device.
도2a 내지 도2f는 본 발명 반도체 소자의 분리구조 제조공정 수순단면도.Figures 2a to 2f is a cross-sectional view of the isolation structure manufacturing process of the semiconductor device of the present invention.
***도면의 주요 부분에 대한 부호의 설명****** Description of the symbols for the main parts of the drawings ***
1:기판 2,4:산화막1: substrate 2, 4: oxide film
3:다결정실리콘 5:산화층3: polycrystalline silicon 5: oxide layer
상기와 같은 목적은 기판의 상부에 산화막과 다결정실리콘을 순차적으로 증착한후, 그 다결정실리콘의 상부영역에 질소이온을 주입하고, 그 질소이온이 주입된 다결정실리콘과 산화막에 패턴을 형성하여 기판의 일부를 노출시키는 트랜치영역 설정단계와; 상기 노출된 기판을 건식식각하여 트랜치구조를 형성하는 트랜치구조 형성단계와; 상기 트랜치구조내에 산화막을 증착하여 분리구조를 형성하는 산화막 증착단계를 포함하는 반도체 소자의 분리구조 형성방법에 있어서, 상기 트랜치구조를 형성한 후, 그 트랜치구조와 상기 다결정실리콘의 하부영역 측면에 산화층을 형성하는 산화층 형성단계를 더 포함함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.The above object is to deposit an oxide film and polycrystalline silicon on top of the substrate in sequence, and then inject nitrogen ions into the upper region of the polysilicon, and form a pattern on the polycrystalline silicon and oxide film into which the nitrogen ions are injected to form a substrate. A trench region setting step of exposing a portion; Forming a trench structure by dry etching the exposed substrate; A method of forming a separation structure of a semiconductor device, the method comprising: forming an isolation structure by depositing an oxide layer in the trench structure, wherein the oxide layer is formed on the side of the trench structure and the lower region of the polycrystalline silicon after the trench structure is formed. It is achieved by further comprising the step of forming an oxide layer, described in detail with reference to the accompanying drawings, the present invention as follows.
도2a 내지 도2f는 본 발명 반도체 소자의 분리구조 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 산화막(2)과 다결정실리콘(3)을 순차적으로 증착하고, 그 다결정실리콘(3)의 상부에 질소이온을 이온주입하는 단계(도2a)와; 상기 질소이온이 이온주입된 다결정실리콘(3)의 상부에 포토레지스트(PR) 패턴을 형성한 후, 그 포토레지스트 패턴을 식각마스크로 하는 식각공정으로 상기 다결정실리콘(3)과 산화막(2)을 순차적으로 식각하여 상기 기판(1)의 일부를 노출시키는 단계(도2b)와; 상기 포토레지스트(PR) 패턴을 제거하고, 상기 다결정실리콘(3)을 식각마스크로 사용하는 식각공정으로 상기 노출된 기판(1)을 식각하여 트랜치구조를 형성한 후, 그 트랜치구조에 질소이온을 이온주입하는 단계(도2c)와; 상기 질소이온이 이온주입된 트랜치구조 및 상기 다결정실리콘(3)의 하부영역인 질소이온이 주입되지 않은 영역의 측면을 산화시켜 산화층(5)을 형성하는 단계(도2d)와; 상기 산화층(5)이 표면에 형성된 트랜치구조 및 다결정실리콘(3)의 일부영역에 산화막(4)을 증착한 후, 상기 다결정실리콘(3)을 제거하는 단계(도2e)와; 상기 기판(1)의 상부측으로 돌출된 산화층(5)과 산화막(4)을 습식식각하는 단계(도2f)로 구성된다.2A to 2F are cross-sectional views of a process for fabricating an isolation structure of a semiconductor device according to the present invention. As shown therein, an oxide film 2 and a polycrystalline silicon 3 are sequentially deposited on an upper portion of a substrate 1, and the polysilicon is deposited. Ion implanting nitrogen ions in the upper portion of (3) (FIG. 2A); After the photoresist (PR) pattern is formed on the polycrystalline silicon 3 into which the nitrogen ions are ion-implanted, the polycrystalline silicon 3 and the oxide film 2 are formed by an etching process using the photoresist pattern as an etching mask. Sequentially etching to expose a portion of the substrate 1 (FIG. 2B); The photoresist (PR) pattern is removed, and the exposed substrate 1 is etched by an etching process using the polysilicon 3 as an etching mask to form a trench structure, and then nitrogen ions are formed in the trench structure. Ion implantation (FIG. 2C); Forming an oxide layer (5) by oxidizing the trench structure into which the nitrogen ion is ion-implanted and the side surface of the region where the nitrogen ion is not implanted, which is a lower region of the polycrystalline silicon (3); Depositing the oxide film 4 on the trench structure and the partial region of the polysilicon 3 formed on the surface of the oxide layer 5, and then removing the polysilicon 3 (FIG. 2E); And wet etching the oxide layer 5 and the oxide film 4 protruding toward the upper side of the substrate 1 (FIG. 2F).
이하, 상기와 같이 구성된 본 발명 반도체 소자의 분리구조 형성방법을 좀 더 상세히 설명한다.Hereinafter, a method of forming a separation structure of the semiconductor device of the present invention configured as described above will be described in more detail.
먼저, 도2a에 도시한 바와 같이 기판(1)의 상부에 산화막(2)과 다결정실리콘(3)을 순차적으로 증착하고, 그 다결정실리콘(3)의 상부영역에 질소이온을 이온주입한다.First, as shown in FIG. 2A, the oxide film 2 and the polysilicon 3 are sequentially deposited on the substrate 1, and nitrogen ions are implanted into the upper region of the polysilicon 3.
그 다음, 도2b에 도시한 바와 같이 상기 질소이온이 주입된 다결정실리콘(3)의 상부에 포토레지스트(PR)를 도포하고, 노광 및 현상하여 상기 다결정실리콘(3)의 일부영역을 노출시키는 패턴을 형성한다.Next, as shown in FIG. 2B, a photoresist PR is coated on the polycrystalline silicon 3 into which the nitrogen ions are implanted, and exposed and developed to expose a partial region of the polysilicon 3. To form.
그 다음, 상기 포토레지스트(PR) 패턴을 식각마스크로 하는 식각공정으로 상기 질소이온이 상부영역에 이온주입된 다결정실리콘(3)과 그 하부의 산화막(2) 일부를 식각하여 상기 기판(1)의 일부영역을 노출시킨다.Next, in the etching process using the photoresist (PR) pattern as an etching mask, a portion of the polysilicon 3 in which the nitrogen ions are ion-implanted into the upper region and a portion of the oxide film 2 below is etched to form the substrate 1. Expose a part of the area.
그 다음, 도2c에 도시한 바와 같이 상기 포토레지스트 패턴(PR)을 제거하고, 상기 질소이온이 주입된 다결정실리콘(3)을 식각마스크로 사용하는 식각공정으로 상기 노출된 기판(1)을 식각하여 트랜치구조를 형성한다.Next, as shown in FIG. 2C, the exposed substrate 1 is etched by an etching process using the photoresist pattern PR and the nitrogen-implanted polysilicon 3 as an etching mask. To form a trench structure.
그 다음, 상기 트랜치구조의 표면에 질소이온을 이온주입한다. 이때의 질소이온은 이후의 공정에서 열공정을 사용하는 경우 불순물 이온이 기판(1)으로 확산되는 것을 방지하는 확산방지막의 역할을 하게 된다.Next, nitrogen ions are implanted into the surface of the trench structure. In this case, the nitrogen ions serve as a diffusion barrier for preventing impurity ions from diffusing to the substrate 1 when the thermal process is used in a subsequent process.
그 다음, 도2d에 도시한 바와 같이 상기 질소이온이 주입되지 않은 다결정실리콘(3)의 하부영역과 트랜치구조의 표면을 산화시켜, 산화층(5)을 형성한다.Then, as shown in FIG. 2D, the lower region of the polycrystalline silicon 3 into which the nitrogen ions are not implanted and the surface of the trench structure are oxidized to form an oxide layer 5.
그 다음, 도2e에 도시한 바와 같이 상기 다결정실리콘(3)과 트랜치구조의 상부전면에 산화막(4)을 두껍게 증착한 후, 평탄화하여 상기 산화막(4)이 트랜치구조의 내부와 상기 질소이온이 이온주입되지 않은 다결정실리콘(3)의 하부영역과 트랜치구조의 내부 즉, 산화층(5)의 내부에만 산화막(4)이 잔존하도록 한다.Then, as shown in FIG. 2E, the oxide film 4 is thickly deposited on the upper surface of the polysilicon 3 and the trench structure, and then planarized so that the oxide film 4 is formed inside the trench structure and the nitrogen ion is deposited. The oxide film 4 is allowed to remain only in the lower region of the non-ion implanted polysilicon 3 and in the trench structure, that is, inside the oxide layer 5.
그 다음, 상기 평탄화공정으로 노출된 다결정실리콘(3)을 선택적으로 식각한다.Then, the polysilicon 3 exposed by the planarization process is selectively etched.
그 다음, 도2f에 도시한 바와 같이 상기 잔존하는 산화막(4),(2)과 산화층(5)을 습식식각하여 트랜치구조의 내부에만 산화막(4)과 산화층(5)을 잔존시켜 분리구조를 형성하게 된다.Then, as shown in FIG. 2F, the remaining oxide films 4, 2 and 5 are wet etched to leave the oxide film 4 and the oxide layer 5 only inside the trench structure, thereby separating the structure. To form.
이때, 트랜치구조의 상부주변부의 각진 기판(1)의 일부영역은 상기 산화층(5)의 형성으로 노출되지 않게 되며, 이에 따라 전계가 집중되는 현상을 방지할 수 있게 된다.In this case, a portion of the angled substrate 1 of the upper peripheral portion of the trench structure may not be exposed by the formation of the oxide layer 5, thereby preventing the electric field from being concentrated.
상기한 바와 같이 본 발명은 트랜치구조의 내부와 상부에 수직방향으로 산화층을 형성하고, 그 산화층의 사이에 산화막을 증착한 후, 습식식각하여 분리구조를 형성함으로써, 상기 트랜치구조보다 넓은 영역의 산화막을 습식식각하여 트랜치구조의 상측면에 위치하는 기판의 각진 영역이 노출되는 것을 방지하여 전계가 집중되는 현상을 방지하고 이에 따라 이후의 공정에서 기판에 형성하는 반도체 소자의 특성을 열화시키지 않으면서 각 소자를 전기적으로 분리하는 효과가 있다.As described above, the present invention forms an oxide layer in the vertical direction inside and above the trench structure, deposits an oxide film between the oxide layers, and wet-etches to form a separation structure, thereby forming an oxide film in a wider region than the trench structure. Wet etching to prevent exposure of the angular region of the substrate located on the upper side of the trench structure to prevent the concentration of the electric field, thereby avoiding deterioration of the characteristics of the semiconductor device formed on the substrate in subsequent steps. There is an effect of electrically separating the device.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980022945A KR100280489B1 (en) | 1998-06-18 | 1998-06-18 | Fabricating method for isolation structure of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980022945A KR100280489B1 (en) | 1998-06-18 | 1998-06-18 | Fabricating method for isolation structure of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000002273A KR20000002273A (en) | 2000-01-15 |
| KR100280489B1 true KR100280489B1 (en) | 2001-03-02 |
Family
ID=19539932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980022945A KR100280489B1 (en) | 1998-06-18 | 1998-06-18 | Fabricating method for isolation structure of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100280489B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100378190B1 (en) * | 2000-12-28 | 2003-03-29 | 삼성전자주식회사 | Method for fabricating trench isolation having sidewall oxide layers with a different thickness |
-
1998
- 1998-06-18 KR KR1019980022945A patent/KR100280489B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000002273A (en) | 2000-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100372103B1 (en) | Device Separation Method of Semiconductor Devices | |
| US4398964A (en) | Method of forming ion implants self-aligned with a cut | |
| KR100280489B1 (en) | Fabricating method for isolation structure of semiconductor device | |
| KR100218538B1 (en) | Semiconductor substrate and making method thereof | |
| KR0140444B1 (en) | Manufacture of bipolar device | |
| KR0161727B1 (en) | Element isolation method of semiconductor device | |
| KR100493012B1 (en) | Trench element isolation | |
| KR100215698B1 (en) | Method for isolating semiconductor device | |
| KR100271661B1 (en) | Method for fabricating semiconductor device | |
| KR100223907B1 (en) | Semiconductor element isolation film manufacturing method | |
| KR100273244B1 (en) | Method for fabricating isolation region of semiconductor device | |
| KR100316527B1 (en) | Manufacturing method for flash memory | |
| KR100444315B1 (en) | Method for manufacturing isolation layer with improved uniformity with active region of semiconductor device | |
| KR100266652B1 (en) | Twin well formation method of semiconductor device | |
| KR100258857B1 (en) | Manufacturing method for isolation structure of semiconductor device | |
| KR19990053223A (en) | Gate oxide film formation method of a semiconductor device | |
| KR0147200B1 (en) | Isolation method of semiconductor device | |
| JP2000124302A (en) | Semiconductor device and its manufacture | |
| KR0147770B1 (en) | Manufacture method of semiconductor device | |
| KR0167674B1 (en) | Method of forming isolation on semiconductor device | |
| KR0172760B1 (en) | Method of manufacturing element-isolating insulation film of semiconductor device | |
| KR100258199B1 (en) | Method for manufacturing semiconductor device | |
| KR20000051689A (en) | Shallow trench manufacturing method for isolating semiconductor devices | |
| KR100360075B1 (en) | Manufacturing method of high performance bipolar transistor in BICMOS process | |
| KR100313786B1 (en) | Manufacturing method for plug in semiconductor memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101025 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |