JP2000357665A - Method of forming insulation region in semiconductor substrate - Google Patents

Method of forming insulation region in semiconductor substrate

Info

Publication number
JP2000357665A
JP2000357665A JP11170695A JP17069599A JP2000357665A JP 2000357665 A JP2000357665 A JP 2000357665A JP 11170695 A JP11170695 A JP 11170695A JP 17069599 A JP17069599 A JP 17069599A JP 2000357665 A JP2000357665 A JP 2000357665A
Authority
JP
Japan
Prior art keywords
oxygen ions
semiconductor substrate
substrate
forming
implanted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11170695A
Other languages
Japanese (ja)
Inventor
Shigeru Omori
茂 大森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Japan Ltd
Original Assignee
Motorola Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Japan Ltd filed Critical Motorola Japan Ltd
Priority to JP11170695A priority Critical patent/JP2000357665A/en
Publication of JP2000357665A publication Critical patent/JP2000357665A/en
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an inexpensive method of manufacturing an insulation layer having higher insulation characteristic within a semiconductor substrate with a reduced number of processes. SOLUTION: A mask pattern 14 is formed on a semiconductor substrate 11, and oxygen ions 15 are implanted from the upper side of the substrate. The oxygen ions 16b implanted directly into the substrate reaches deep region of substrate, and oxygen ions 16a implanted via the mask pattern are located in the region near the substrate surface. After the ion implantation, the heat treatment is executed to form a silicon dioxide film as the insulation layer. A single-crystal silicon region at the upper part of the oxygen ions 16b becomes a circuit element region, and the desired circuits are formed in the following processes.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体基板中に絶
縁領域を形成する方法に関し、さらに詳しくは半導体基
板中に酸素イオンを注入し熱処理により半導体基板の一
部を酸化して絶縁領域を形成すること方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming an insulating region in a semiconductor substrate, and more particularly to a method for implanting oxygen ions into a semiconductor substrate and oxidizing a part of the semiconductor substrate by heat treatment to form an insulating region. On how to do that.

【0002】[0002]

【従来の技術】半導体基板上に種々の回路素子を形成し
正常に動作させるためには、各素子が電気的に分離され
ていることが重要である。素子分離が十分でないと素子
間で電気的影響を及ぼし合い誤動作の原因となる。従来
から素子分離のための手段として、さまざまな構成が提
案されており、たとえばLOCOS(Local Oxidation S
ilicon)法、SIMOX(Separation by Implanted Oxyg
en)法、トレンチ分離法などが提案されている。酸化膜
分離であるLOCOS法は、各素子間を0.7ないし2
μmの厚いシリコン酸化膜で分離する方法で、素子を島
状に囲んで分離する。集積度を高くすることができ、ま
た接合容量を低減することができるため高速動作に適し
ている。トレンチ分離法は、基板中にトレンチを形成
し、そのトレンチに絶縁物を埋設することにより素子分
離を行う手段である。SIMOX法は単結晶分離法の1
つとして知られているが、シリコン基板中に酸素イオン
等を注入し、基板内部にシリコン酸化膜層を形成する方
法である。この方法により、シリコン基板中に絶縁層が
形成されその上に回路素子を構成する単結晶シリコン層
が形成される。いわゆるSOI(Silicon on Insulator)
構造が形成される。SIMOX法は、それ自身で素子分
離を行うものではなく、回路素子を構成する領域の下部
に絶縁領域を設けるために用いられ、LOCOS法等を
設けることにより素子の分離が完全なる。
2. Description of the Related Art In order to form various circuit elements on a semiconductor substrate and operate them normally, it is important that each element is electrically separated. If the element separation is not sufficient, an electrical influence is exerted between the elements, causing a malfunction. Conventionally, various configurations have been proposed as means for element isolation. For example, LOCOS (Local Oxidation S
Silicon) method, SIMOX (Separation by Implanted Oxyg)
en) method, trench isolation method and the like have been proposed. The LOCOS method, which is an oxide film separation, requires 0.7 to 2 between each element.
The elements are separated by surrounding them in an island shape by a method of separating with a thick silicon oxide film of μm. It is suitable for high-speed operation because the degree of integration can be increased and the junction capacitance can be reduced. The trench isolation method is a means for forming a trench in a substrate and burying an insulator in the trench to perform element isolation. SIMOX is one of the single crystal separation methods.
One known method is to implant oxygen ions or the like into a silicon substrate to form a silicon oxide film layer inside the substrate. According to this method, an insulating layer is formed in a silicon substrate, and a single crystal silicon layer forming a circuit element is formed thereon. So-called SOI (Silicon on Insulator)
A structure is formed. The SIMOX method does not perform element isolation by itself, but is used to provide an insulating region below a region forming a circuit element, and complete element isolation by providing a LOCOS method or the like.

【0003】[0003]

【発明が解決しようとする課題】完全な素子分離を行う
ためには上述した手法のいずれかだけでは不十分で、そ
れらを組み合わせることが必要である。たとえば、SI
MOX法により回路形成領域の下部に分離領域を設け、
さらにLOCOS法あるいはトレンチ分離法により素子
の横方向の分離を行うことが必要になる。このような絶
縁領域を設けることにより回路素子を包囲することによ
り素子分離が行える。しかしながら、SIMOX法と他
の分離法を組み合わせる素子分離法は、極めて多くのプ
ロセスを必要とし、その結果基板処理に多くの時間をか
けるために製造コストの上昇を招く。本発明は、このよ
うな課題を解決するために成されたもので、上記分離法
を一度に実現することが可能になる。
In order to achieve complete element isolation, any of the above-mentioned methods is not enough, and it is necessary to combine them. For example, SI
An isolation region is provided below the circuit formation region by the MOX method,
Further, it is necessary to perform lateral isolation of the element by a LOCOS method or a trench isolation method. By providing such an insulating region, element isolation can be performed by surrounding the circuit element. However, an element isolation method that combines the SIMOX method and another isolation method requires an extremely large number of processes, and as a result, a large amount of time is required for substrate processing, which results in an increase in manufacturing cost. The present invention has been made to solve such a problem, and it is possible to realize the above-described separation method at one time.

【0004】[0004]

【課題を解決するための手段】本発明は、半導体基板上
に回路素子領域と回路分離領域とを分けるマスク・パタ
ーンを形成し、その後酸素イオンを注入する。酸素イオ
ンを基板中に注入した後、基板全体を熱処理する。その
結果、酸素イオンは、基板単結晶と結合し酸化物領域を
形成する。この酸化物領域は絶縁領域として作用する。
According to the present invention, a mask pattern for separating a circuit element region and a circuit isolation region is formed on a semiconductor substrate, and then oxygen ions are implanted. After oxygen ions are implanted into the substrate, the entire substrate is heat-treated. As a result, the oxygen ions combine with the substrate single crystal to form an oxide region. This oxide region acts as an insulating region.

【0005】[0005]

【実施例】図1ないし図5は、本発明を実現するプロセ
スを示し、理解を容易にするために簡略化されている。
まず図1に示すように、シリコン基板11が提供され
る。他の基板を用いることも可能であるが、単結晶シリ
コン基板を用いた場合について以下説明する。シリコン
基板11の上面に約100Aのシリコン酸化膜を形成し
(図示せず)、その上に後に行うイオン注入の際のマス
ク・パターンとなるマスク層12を形成する。このマス
ク層12は、ポリシリコン、SiO2、Si34等を、
たとえばCVD(Chemical Vapor Deposition)法により
約3000Åの厚さに堆積する。このマスク層12は、
イオン注入する際にイオンの基板内への注入を制御する
役割を果たし、特にその厚さがその重要な係数となる。
マスク・パターンを形成するために、周知の手段である
フォトリソグラフィ法によりフォトレジスト層13がマ
スク層12上に形成される。次に図2に示すように、マ
スク層12に対しエッチング処理を施すことにより、マ
スク層12はマスク・パターンにしたがって除去され、
マスク・パターン層14が形成される。マスク・パター
ン層14が形成されると、フォトレジスト層13は除去
される。図3は、酸素イオンを注入した場合の半導体基
板中の酸素イオンの打ち込み位置を示す断面図である。
マスク・パターン層14が半導体基板11上に形成され
ると酸素イオン15が注入される。イオン・インプラン
テーションと呼ばれる周知の方法により、酸素イオンが
半導体基板中に打ち込まれる。酸素イオンが打ち込まれ
る深さは、イオンの加速エネルギに対応し、本実施例で
は100KeVでイオン注入を行った。また打ち込むイ
オンの量はドーズ量により規定され、本実施例では量1
×1017イオン/cm2で行った。図3の半導体基板中
の小円16は打ち込まれた酸素イオンの位置を示す。図
3から理解されるように、マスク・パターン層14を介
して注入された酸素イオン16aは、半導体基板11の
表面近くの浅い部分に集中して位置する。これは、酸素
イオンの有するエネルギがマスク・パターン層14に吸
収されるためである。これに対し半導体基板11に直接
注入された酸素イオンは、マスク・パターン層14を介
して注入されるイオンより深部に注入される。図3の酸
素イオン16bは、その様子を示す。酸素イオン16a
の深さは、酸素イオンの加速エネルギとマスク・パター
ン層14の厚さとによって決定され、酸素イオン16b
の深さは、酸素イオンの加速エネルギによって決定され
る。したがって、まず回路素子を構成する回路素子領域
の深さ、すなわち酸素イオン16bの深さを決めると酸
素イオンの加速エネルギが定まる。酸素イオンの加速エ
ネルギが定まると、酸素イオンを基板表面浅部に打ち込
むために必要なマスク・パターン層の厚さが決まる。そ
して、注入する酸素イオンの基板中のはドーズ量によっ
て決定される。以上の手順により、酸素イオンを所定の
位置に所定の密度で打ち込むことが可能となる。上記酸
素イオンの注入は、半導体基板上部から垂直に打ち込む
場合について説明したが、酸素イオンの遷移領域16
a,16bの酸素イオンの密度を調整するため、遷移領
域17a,17bに集中してイオン注入を行うためイオ
ン注入角度を変えて行ってもよい。角度をつけてイオン
注入を行うことにより、遷移領域17a,17bの酸素
イオン密度を平均化することが可能となる。酸素イオン
の注入工程が終了すると、図4に示されるようにマスク
・パターン(ポリシリコン)層14が除去される。マス
ク・パターン層14は、ウエットエッチングまたはウエ
ットエッチングとドライエッチングとの組み合わせエッ
チングより取り除かれる。マスク・パターン層の除去さ
れた半導体基板は、次に加熱処理される。摂氏約130
0度のアルゴン雰囲気中に約7時間アニールすることに
より、酸素イオンと単結晶シリコンとが化学結合し、二
酸化シリコンが形成される。図5は、熱処理を行った結
果、半導体基板中に絶縁層である二酸化シリコン層18
が形成されることを示す。絶縁層が基板深部に形成され
た部分は、回路素子領域19となり、次工程において所
定の回路素子を形成するための処理が行われる。また、
絶縁層が基板表面に形成された部分は、回路分離領域2
0として機能する。図5では回路分離領域20は横方向
に広く形成されているが、実際には素子密度を向上させ
るために狭く形成される。
1 to 5 show a process for implementing the invention and have been simplified for ease of understanding.
First, as shown in FIG. 1, a silicon substrate 11 is provided. Although another substrate can be used, a case where a single crystal silicon substrate is used will be described below. A silicon oxide film of about 100 A is formed on the upper surface of the silicon substrate 11 (not shown), and a mask layer 12 serving as a mask pattern for ion implantation performed later is formed thereon. This mask layer 12 is made of polysilicon, SiO 2 , Si 3 N 4 or the like.
For example, it is deposited to a thickness of about 3000 ° by CVD (Chemical Vapor Deposition). This mask layer 12
During ion implantation, it plays a role in controlling the implantation of ions into the substrate, and its thickness is an important factor in particular.
In order to form a mask pattern, a photoresist layer 13 is formed on the mask layer 12 by a well-known photolithography method. Next, as shown in FIG. 2, by performing an etching process on the mask layer 12, the mask layer 12 is removed according to the mask pattern.
A mask pattern layer 14 is formed. Once the mask pattern layer 14 has been formed, the photoresist layer 13 is removed. FIG. 3 is a cross-sectional view showing the implantation position of oxygen ions in the semiconductor substrate when oxygen ions are implanted.
When the mask pattern layer 14 is formed on the semiconductor substrate 11, oxygen ions 15 are implanted. Oxygen ions are implanted into the semiconductor substrate by a well-known method called ion implantation. The depth at which the oxygen ions are implanted corresponds to the acceleration energy of the ions. In this embodiment, the ion implantation is performed at 100 KeV. The amount of ions to be implanted is defined by the dose amount.
This was performed at × 10 17 ions / cm 2 . A small circle 16 in the semiconductor substrate in FIG. 3 indicates the position of the implanted oxygen ion. As can be understood from FIG. 3, the oxygen ions 16a implanted through the mask pattern layer 14 are concentrated on a shallow portion near the surface of the semiconductor substrate 11. This is because the energy of oxygen ions is absorbed by the mask pattern layer 14. On the other hand, the oxygen ions directly implanted into the semiconductor substrate 11 are implanted deeper than the ions implanted through the mask pattern layer 14. The oxygen ion 16b in FIG. 3 shows the state. Oxygen ion 16a
Is determined by the acceleration energy of oxygen ions and the thickness of the mask pattern layer 14, and the oxygen ions 16b
Is determined by the acceleration energy of oxygen ions. Therefore, first, when the depth of the circuit element region constituting the circuit element, that is, the depth of the oxygen ion 16b is determined, the acceleration energy of the oxygen ion is determined. When the acceleration energy of oxygen ions is determined, the thickness of the mask pattern layer necessary for implanting oxygen ions into the shallow portion of the substrate surface is determined. The amount of oxygen ions to be implanted in the substrate is determined by the dose. According to the above procedure, it becomes possible to implant oxygen ions at a predetermined position at a predetermined density. In the above description, the oxygen ions are implanted vertically from above the semiconductor substrate.
In order to adjust the density of the oxygen ions of a and 16b, the ion implantation angle may be changed to perform the ion implantation concentrated on the transition regions 17a and 17b. By performing ion implantation at an angle, the oxygen ion density in the transition regions 17a and 17b can be averaged. When the oxygen ion implantation step is completed, the mask pattern (polysilicon) layer 14 is removed as shown in FIG. The mask pattern layer 14 is removed by wet etching or a combination of wet etching and dry etching. The semiconductor substrate from which the mask pattern layer has been removed is then subjected to a heat treatment. About 130 degrees Celsius
By annealing in a 0 degree argon atmosphere for about 7 hours, oxygen ions and single crystal silicon are chemically bonded to form silicon dioxide. FIG. 5 shows that a silicon dioxide layer 18 as an insulating layer is formed in a semiconductor substrate as a result of heat treatment.
Is formed. The portion where the insulating layer is formed in the deep part of the substrate becomes the circuit element region 19, and a process for forming a predetermined circuit element is performed in the next step. Also,
The portion where the insulating layer is formed on the substrate surface is the circuit isolation region 2
Functions as 0. In FIG. 5, the circuit isolation region 20 is formed wide in the horizontal direction, but is actually formed narrow to improve the element density.

【0006】[0006]

【発明の効果】上述したように、酸素イオンを半導体基
板内に選択的に注入し、熱処理を行うことにより、素子
分離のためのプロセスを大幅に簡略することができるの
で、安価な半導体デバイスを製造することができる。ま
た、回路素子を形成する領域を絶縁領域で囲むことがで
きるので、本発明を利用した半導体装置は、電流のリー
クが少なくなり消費電力の低減に効果がある。さらに、
本発明を用いてCMOSデバイスを構成するといわゆる
ラッチアップ現象の発生を押さえることができる。
As described above, by selectively implanting oxygen ions into a semiconductor substrate and performing heat treatment, the process for element isolation can be greatly simplified, so that an inexpensive semiconductor device can be manufactured. Can be manufactured. Further, since a region where a circuit element is formed can be surrounded by an insulating region, a semiconductor device using the present invention has less current leakage and has an effect of reducing power consumption. further,
When a CMOS device is formed by using the present invention, occurrence of a so-called latch-up phenomenon can be suppressed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例の工程断面図で、フォトレジ
スト層13を設けた段階を示す。
FIG. 1 is a process cross-sectional view of one embodiment of the present invention, showing a stage in which a photoresist layer 13 is provided.

【図2】本発明の一実施例の工程断面図で、マスク・パ
ターン層14を設けた段階を示す。
FIG. 2 is a process sectional view of one embodiment of the present invention, showing a stage in which a mask pattern layer 14 is provided.

【図3】本発明の一実施例の工程断面図で、半導体基板
に酸素イオンを注入する段階を示す。
FIG. 3 is a process sectional view of one embodiment of the present invention, showing a step of implanting oxygen ions into a semiconductor substrate.

【図4】本発明の一実施例の工程断面図で、酸素イオン
注入後にマスク・パターン層を除去した段階を示す。
FIG. 4 is a process cross-sectional view of one embodiment of the present invention, showing a stage after removing a mask pattern layer after oxygen ion implantation.

【図5】本発明の一実施例の工程断面図で、熱処理によ
り絶縁層を形成した段階を示す。
FIG. 5 is a process cross-sectional view of one embodiment of the present invention, showing a stage where an insulating layer is formed by heat treatment.

【符号の説明】[Explanation of symbols]

11半導体基板 12マスク層 13フォトレジスト層 14マスク・パターン層 15酸素イオン 16基板中に注入された酸素イオン 16aマスク・パターン層を介して注入された酸素イオ
ン 16b直接半導体基板に注入された酸素イオン 17a,17b酸素イオンの遷移領域 18二酸化シリコン層 19回路素子領域 20回路分離領域
Reference Signs List 11 semiconductor substrate 12 mask layer 13 photoresist layer 14 mask / pattern layer 15 oxygen ion 16 oxygen ion implanted into substrate 16a oxygen ion implanted through mask / pattern layer 16b oxygen ion implanted directly into semiconductor substrate 17a, 17b Transition region of oxygen ions 18 Silicon dioxide layer 19 Circuit element region 20 Circuit isolation region

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】半導体基板上にマスク・パターンを形成す
る段階と、前記半導体基板上部から酸素イオンを注入す
る段階と、酸素イオンの注入された前記半導体基板を熱
処理することにより、前記半導体基板中に酸化層を形成
する段階と、から構成されることを特徴とする半導体基
板中に絶縁領域を形成する方法。
A step of forming a mask pattern on the semiconductor substrate; a step of implanting oxygen ions from above the semiconductor substrate; and a step of subjecting the semiconductor substrate implanted with oxygen ions to a heat treatment. Forming an oxide layer on the semiconductor substrate.
【請求項2】シリコン基板を準備する段階をさらに含む
ことを特徴とする請求項1記載の半導体基板中に絶縁領
域を形成する方法。
2. The method of claim 1, further comprising providing a silicon substrate.
【請求項3】前記酸素イオンを注入する段階は、前記半
導体基板の上面に対する垂直軸に対し予め定める角度を
もって、酸素イオンを注入する段階をさらに含むことを
特徴とする請求項1記載の半導体基板中に絶縁領域を形
成する方法。
3. The semiconductor substrate according to claim 1, wherein the step of implanting oxygen ions further comprises the step of implanting oxygen ions at a predetermined angle with respect to an axis perpendicular to an upper surface of the semiconductor substrate. A method of forming an insulating region therein.
【請求項4】前記マスク・パターンを形成する段階は、
ポリシリコンによりマスク・パターンを形成する段階を
含むことを特徴とする請求項1記載の半導体基板中に絶
縁領域を形成する方法。
4. The step of forming the mask pattern,
The method of claim 1 including forming a mask pattern with polysilicon.
【請求項5】前記酸素イオンを注入する段階は、加速エ
ネルギを100KeVかつドーズ量1×1017イオン/
cm2で前記酸素イオンを注入する段階を含むことを特
徴とする請求項1記載の半導体基板中に絶縁領域を形成
する方法。
5. The method according to claim 1, wherein said oxygen ions are implanted at an acceleration energy of 100 KeV and a dose of 1 × 10 17 ions /
The method of claim 1, further comprising implanting the oxygen ions in cm 2 .
【請求項6】シリコン基板を準備する段階と、前記シリ
コン基板上にポリシリコン層を形成する段階と、前記ポ
リシリコン層上にフォトレジスト・パターンを形成し、
ポリシリコン層の一部を除去することによりマスク・パ
ターンを形成する段階と前記半導体基板上部から酸素イ
オンを注入する段階と、酸素イオンの注入された前記半
導体基板を熱処理することにより、前記半導体基板中に
酸化層を形成する段階と、から構成されることを特徴と
する半導体基板中に絶縁領域を形成する方法。
6. A method for preparing a silicon substrate, forming a polysilicon layer on the silicon substrate, forming a photoresist pattern on the polysilicon layer,
Forming a mask pattern by removing a part of a polysilicon layer, implanting oxygen ions from above the semiconductor substrate, and heat-treating the semiconductor substrate implanted with oxygen ions to form the semiconductor substrate. Forming an oxide layer therein. A method for forming an insulating region in a semiconductor substrate, the method comprising:
【請求項7】前記酸素イオンを注入する段階は、前記半
導体基板の上面に対する垂直軸に対し予め定める角度を
もって、酸素イオンを注入する段階をさらに含むことを
特徴とする請求項6記載の半導体基板中に絶縁領域を形
成する方法。
7. The semiconductor substrate according to claim 6, wherein the step of implanting oxygen ions further comprises the step of implanting oxygen ions at a predetermined angle with respect to an axis perpendicular to an upper surface of the semiconductor substrate. A method of forming an insulating region therein.
【請求項8】前記酸素イオンを注入する段階は、加速エ
ネルギを100KeVかつドーズ量1×1017イオン/
cm2で前記酸素イオンを注入する段階を含むことを特
徴とする請求項6記載の半導体基板中に絶縁領域を形成
する方法。
8. The step of implanting oxygen ions comprises the steps of: accelerating energy of 100 KeV and a dose of 1 × 10 17 ions /
7. The method of claim 6, further comprising implanting the oxygen ions in cm < 2 >.
JP11170695A 1999-06-17 1999-06-17 Method of forming insulation region in semiconductor substrate Pending JP2000357665A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11170695A JP2000357665A (en) 1999-06-17 1999-06-17 Method of forming insulation region in semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11170695A JP2000357665A (en) 1999-06-17 1999-06-17 Method of forming insulation region in semiconductor substrate

Publications (1)

Publication Number Publication Date
JP2000357665A true JP2000357665A (en) 2000-12-26

Family

ID=15909694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11170695A Pending JP2000357665A (en) 1999-06-17 1999-06-17 Method of forming insulation region in semiconductor substrate

Country Status (1)

Country Link
JP (1) JP2000357665A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005041292A1 (en) * 2003-10-24 2005-05-06 Sony Corporation Method for manufacturing semiconductor substrate and semiconductor substrate
US7476942B2 (en) 2006-04-10 2009-01-13 Fuji Electric Device Technology Co., Ltd. SOI lateral semiconductor device and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005041292A1 (en) * 2003-10-24 2005-05-06 Sony Corporation Method for manufacturing semiconductor substrate and semiconductor substrate
US7476942B2 (en) 2006-04-10 2009-01-13 Fuji Electric Device Technology Co., Ltd. SOI lateral semiconductor device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
JP4277481B2 (en) Semiconductor substrate manufacturing method and semiconductor device manufacturing method
JP3012673B2 (en) Method for manufacturing semiconductor device
JPH07142567A (en) Soi film thickness control
JP2006261703A (en) Mesa separated silicon on insulator transistor and manufacturing method of the same
JPS63244776A (en) Manufacture of insulated-gate field-effect transistor
JPH06326090A (en) Isolation method for integrated circuit element
JP3063705B2 (en) Method for manufacturing semiconductor device
JPH11297703A (en) Fabrication of semiconductor device
JPH1174208A (en) Manufacture of semiconductor substrate
JP3628362B2 (en) Method for manufacturing isolation structure of semiconductor device
US7504314B2 (en) Method for fabricating oxygen-implanted silicon on insulation type semiconductor and semiconductor formed therefrom
JPH06232247A (en) Manufacturing of semiconductor layer isolated on insulation layer
JPH0291973A (en) Manufacture of semiconductor device
JP2000357665A (en) Method of forming insulation region in semiconductor substrate
JPH098123A (en) Semiconductor element and its preparation
KR100312656B1 (en) Method for fabricating bc-soi device
JPH01295438A (en) Manufacture of semiconductor device
JPH11103034A (en) Manufacture of semiconductor substrate
JPH01239867A (en) Formation of semiconductor on insulating film
KR100236057B1 (en) Method for fabricating soi wafer
GB2183905A (en) Semiconductor device manufacture
JP3958454B2 (en) Method for forming isolation film of semiconductor element
JPS62219562A (en) Buried insulating layer type soi element
JPH05326691A (en) Method for forming element isolation region
JPH1167753A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041005