JPH02271543A - Manufacture of charge transfer element - Google Patents

Manufacture of charge transfer element

Info

Publication number
JPH02271543A
JPH02271543A JP9256789A JP9256789A JPH02271543A JP H02271543 A JPH02271543 A JP H02271543A JP 9256789 A JP9256789 A JP 9256789A JP 9256789 A JP9256789 A JP 9256789A JP H02271543 A JPH02271543 A JP H02271543A
Authority
JP
Japan
Prior art keywords
electrode layer
film
insulating film
polysilicon film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9256789A
Other languages
Japanese (ja)
Inventor
Naofumi Murata
直文 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP9256789A priority Critical patent/JPH02271543A/en
Publication of JPH02271543A publication Critical patent/JPH02271543A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To make a film thickness of a first electrode layer and a film thickness of a second electrode layer film uniform by a method wherein a second insulating film is deposited, by a vapor method, on a semiconductor substrate including the surface of the first electrode layer and a second conductor is formed on a second insulating film. CONSTITUTION:A first insulating film 13 is formed on the main surface of a semiconductor substrate 11; a first conductor layer 15 is formed on the first insulating film 13; the first conductor layer 15 is etched selectively; a first electrode layer 15 is formed. Then, a second insulating film 16 is deposited, by a vapor method, on the semiconductor substrate including the surface of the first electrode layer 15; a second conductor layer 17 is formed on the second insulating film 16; the second conductor layer 17 is etched selectively; a second electrode layer 17 which is situated so as to be arranged alternately with the first electrode layer 15 is formed. That is to say, the second insulating film 16 which electrically insulates the first electrode layer 15 from the second electrode layer 17 is formed by the vapor method. Thereby, it is not required to thermally oxide the first electrode layer 15; a film thickness of the first electrode layer 15 and that of the second electrode layer 17 can be made easily uniform.

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、電荷転送素子の製造方法に関するものであ
り、特に電極と電極を電気的に絶縁する絶縁膜の形成方
法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for manufacturing a charge transfer device, and particularly to a method for forming an insulating film that electrically insulates electrodes.

[従来の技術] 従来の電荷転送素子の製造方法の途中までの工程を第2
A図から第2工図を用いて説明する。
[Prior art] The process up to the middle of the conventional method for manufacturing a charge transfer device is performed as a second process.
This will be explained using the second engineering drawings from Drawing A.

第2A図に示すように、まずp型のシリコン基板1にリ
ンをイオン注入し、それを熱拡散させることにより、シ
リコン基板1主表面にレリードチャネル2を形成する。
As shown in FIG. 2A, a relief channel 2 is formed on the main surface of the silicon substrate 1 by first implanting phosphorus ions into a p-type silicon substrate 1 and then thermally diffusing it.

信号電荷はレリードチャネル2内を移動する。Signal charges move within the relief channel 2.

次に第2B図に示すように、シリコン基板1に熱処理を
施すことより、レリードチャネル2の上に第1のシリコ
ン酸化膜3を形成し、第1のシリコン酸化膜3の上にC
VD法を用いて第1のボリシリコン膜4を堆積する。
Next, as shown in FIG. 2B, a first silicon oxide film 3 is formed on the relief channel 2 by heat-treating the silicon substrate 1, and a silicon oxide film 3 is formed on the first silicon oxide film 3.
A first polysilicon film 4 is deposited using the VD method.

そして第2C図に示すように、第1のポリシリコン膜4
の上にレジスト5を塗布し、レジスト5を所定のパター
ンに加工する。
Then, as shown in FIG. 2C, the first polysilicon film 4
A resist 5 is applied thereon, and the resist 5 is processed into a predetermined pattern.

第2D図に示すように、レジスト5をマスクにして第1
のポリシリコン膜4を選択的にエツチングして除去し、
第1電極層を形成する。
As shown in FIG. 2D, using the resist 5 as a mask, the first
selectively etching and removing the polysilicon film 4 of
A first electrode layer is formed.

さらに、第2E図に示すように、レジスト5をマスクに
して第1のシリコン酸化膜3を選択的にエツチング除去
し、第2電極層の形成部に位置するシリコン基板1の主
表面を露出させる。
Furthermore, as shown in FIG. 2E, the first silicon oxide film 3 is selectively etched and removed using the resist 5 as a mask to expose the main surface of the silicon substrate 1 located in the formation area of the second electrode layer. .

次に第2F図に示すように、熱処理を施すことにより、
露出したシリコン基板1の主表面上および第1電極層で
ある第1のポリシリコン1114の表面上に第2のシリ
コン酸化膜6を形成する。
Next, as shown in Figure 2F, by applying heat treatment,
A second silicon oxide film 6 is formed on the exposed main surface of silicon substrate 1 and on the surface of first polysilicon 1114, which is the first electrode layer.

そして第2G図に示すように、第2のシリコン酸化膜6
の上にCVD法を用いて第2のポリシリコン膜7を堆積
する。
Then, as shown in FIG. 2G, a second silicon oxide film 6 is formed.
A second polysilicon film 7 is deposited thereon using the CVD method.

次に第2H図に示すように、第2のポリシリコン膜7の
上にレジスト8を塗布し、レジスト8を所定のパターン
にする。
Next, as shown in FIG. 2H, a resist 8 is applied onto the second polysilicon film 7, and the resist 8 is formed into a predetermined pattern.

そして第21図に示すように、レジスト8をマスクにし
て第2のポリシリコン膜7を選択的にエツチングして除
去し、第2電極層を形成する。
Then, as shown in FIG. 21, the second polysilicon film 7 is selectively etched and removed using the resist 8 as a mask to form a second electrode layer.

その後、後工程に移る。After that, move on to the post-process.

ところで、第2I図に示すように第1電極層である第1
のポリシリコン膜4と第2電極層である第2のポリシリ
コン膜7の電気的絶縁は、第1のポリシリコン膜4と第
2のポリシリコン膜7との間に形成された第2のシリコ
ン酸化膜6によって行なっている。従来は第1のポリシ
リコン膜4に熱酸化を施すことにより、第2のシリコン
酸化膜6を形成していた。第1電極層である第1のポリ
シリコン膜4の膜厚と第211極層である第2のポリシ
リコン膜7の膜厚とは電荷転送素子の特性上、均一でな
ければならない。このため従来は第1電極層である第1
のポリシリコン膜4の熱酸化による細りを防ぐため第1
のポリシリコン膜4を第2のポリシリコン膜7より厚め
に堆積していた。
By the way, as shown in FIG. 2I, the first electrode layer
The electrical insulation between the polysilicon film 4 and the second polysilicon film 7 which is the second electrode layer is achieved by the second polysilicon film 7 formed between the first polysilicon film 4 and the second polysilicon film 7. This is done using a silicon oxide film 6. Conventionally, the second silicon oxide film 6 was formed by subjecting the first polysilicon film 4 to thermal oxidation. The thickness of the first polysilicon film 4, which is the first electrode layer, and the thickness of the second polysilicon film 7, which is the 211th pole layer, must be uniform due to the characteristics of the charge transfer element. For this reason, conventionally the first electrode layer
In order to prevent thinning of the polysilicon film 4 due to thermal oxidation,
The second polysilicon film 4 was deposited to be thicker than the second polysilicon film 7.

[発明が解決しようとする課題] しかし、熱酸化は制御が困難であるので、第1電極層で
ある第1のポリシリコン膜4の膜厚が必要以上に厚くな
ったり、もしくは必要以上に薄くなったりする。このた
め第1電極層である第1のポリシリコン膜4の膜厚と第
2電極層である第2のポリシリコン膜7の膜厚とは均一
でなくなり、電荷転送素子の性能劣化の一因となってい
た。
[Problems to be Solved by the Invention] However, since thermal oxidation is difficult to control, the thickness of the first polysilicon film 4, which is the first electrode layer, may become thicker than necessary or thinner than necessary. It happens. Therefore, the thickness of the first polysilicon film 4, which is the first electrode layer, and the second polysilicon film 7, which is the second electrode layer, are not uniform, which is one of the causes of performance deterioration of the charge transfer element. It became.

したがって、この発明はかかる従来の問題点を解決する
ためになされたもので、その目的は第1電極層の膜厚と
第2電極層膜の膜厚を均一にすることができる、電荷転
送素子の製造方法を提供することである。
Therefore, the present invention has been made to solve such conventional problems, and its purpose is to provide a charge transfer device that can make the thickness of the first electrode layer and the thickness of the second electrode layer uniform. An object of the present invention is to provide a manufacturing method.

[課題を解決するための手段] この発明は、電荷転送領域を有する半導体基板主表面上
に形成された絶縁膜上に、複数個の電極層を交互に形成
した構造を備えた、電荷転送素子の製造方法に関するも
のである。
[Means for Solving the Problems] The present invention provides a charge transfer element having a structure in which a plurality of electrode layers are alternately formed on an insulating film formed on the main surface of a semiconductor substrate having a charge transfer region. The present invention relates to a manufacturing method.

この発明である電荷転送素子の製造方法は、半導体基板
の主表面上に第1絶縁膜を形成する工程と、第1絶縁膜
上に第1導電体層を形成する工程と、第1導電体層を選
択的にエツチングすることにより、第1絶縁膜上に第1
電極層を形成する工程と、第1電極層の表面を含めて半
導体基板上に第2絶縁膜を気相法によって堆積する工程
と、第2絶縁膜上に第2導電体層を形成する工程と、第
2導電体層を選択的にエツチングすることにより、第1
電極層と交互に並ぶように位置する第2電極層を形成す
る工程と、を備える。
The method of manufacturing a charge transfer device according to the present invention includes a step of forming a first insulating film on the main surface of a semiconductor substrate, a step of forming a first conductive layer on the first insulating film, and a step of forming a first conductive layer on the main surface of a semiconductor substrate. By selectively etching the layer, a first insulating film is formed on the first insulating film.
A step of forming an electrode layer, a step of depositing a second insulating film on the semiconductor substrate including the surface of the first electrode layer by a vapor phase method, and a step of forming a second conductor layer on the second insulating film. By selectively etching the second conductor layer, the first
forming second electrode layers that are arranged alternately with the electrode layers.

[作用] この発明における電荷転送素子の製造方法においては、
第1電極層と第2電極層を電気的に絶縁する第2絶縁膜
を気相法によって形成している。
[Function] In the method for manufacturing a charge transfer device according to the present invention,
A second insulating film that electrically insulates the first electrode layer and the second electrode layer is formed by a vapor phase method.

このため第1電極層に熱酸化を施すことが不要となり、
第1電極層と第2電極層の膜厚を容易に均一にすること
ができる。
Therefore, it is not necessary to thermally oxidize the first electrode layer,
The film thicknesses of the first electrode layer and the second electrode layer can be easily made uniform.

ここで気相法とは、たとえばCVD、スパッタリング、
真空蒸着法等のことである。
Here, the vapor phase method includes, for example, CVD, sputtering,
This refers to vacuum evaporation methods, etc.

[実施例] この発明である電荷転送素子の製造方法の一実施例を第
1A図から第1J図を用いて説明する。
[Example] An example of the method for manufacturing a charge transfer device according to the present invention will be described with reference to FIGS. 1A to 1J.

第1A図に示すように、まずp型のシリコン基板11に
リンをイオン注入し、それを熱拡散させることにより、
シリコン基板11主表面上にレリードチャネル12を形
成する。
As shown in FIG. 1A, by first implanting phosphorus ions into a p-type silicon substrate 11 and thermally diffusing it,
A relief channel 12 is formed on the main surface of a silicon substrate 11.

次に、第1B図に示すようにシリコン基板11に熱処理
を施すことにより、レリードチャネル12の上にシリコ
ン酸化膜13を形成し、シリコン酸化膜13の上にCV
D法を用いてシリコン窒化膜14、第1のポリシリコン
膜15を順に堆積する。
Next, as shown in FIG. 1B, a silicon oxide film 13 is formed on the relief channel 12 by heat-treating the silicon substrate 11, and a CV
A silicon nitride film 14 and a first polysilicon film 15 are sequentially deposited using the D method.

そして第1C図に示すように、第1のポリシリコン膜1
5の上にレジスト21を塗布し、レジスト21を所定の
パターンに加工する。
Then, as shown in FIG. 1C, a first polysilicon film 1 is formed.
A resist 21 is applied on top of the photoresist 5, and the resist 21 is processed into a predetermined pattern.

次に第1D図に示すように、レジスト21をマスクにし
て第1のポリシリコン膜15とシリコン窒化膜14を選
択的にエツチング除去することにより、第1電極層を形
成するとともに、第2電極層の形成部に位置するシリコ
ン酸化膜13を露出させる。そしてレジスト21を除去
する。
Next, as shown in FIG. 1D, by selectively etching and removing the first polysilicon film 15 and silicon nitride film 14 using the resist 21 as a mask, a first electrode layer is formed and a second electrode layer is formed. The silicon oxide film 13 located in the layer formation area is exposed. Then, the resist 21 is removed.

その後第1E図に示すように、露出したシリコン酸化膜
13の上と第1のポリシリコン膜15の上に、CVD法
を用いてHTO膜16(高熱酸化膜)を堆積する。
Thereafter, as shown in FIG. 1E, an HTO film 16 (high thermal oxide film) is deposited on the exposed silicon oxide film 13 and the first polysilicon film 15 using the CVD method.

次に第1F図に示すように、HTO膜16の上に第2の
ポリシリコン膜17をCVD法を用いて堆積する。
Next, as shown in FIG. 1F, a second polysilicon film 17 is deposited on the HTO film 16 using the CVD method.

次に第1G図に示すように、第2のポリシリコン膜17
の上にレジスト18を塗布し、レジスト18を所定のパ
ターンにする。
Next, as shown in FIG. 1G, a second polysilicon film 17 is formed.
A resist 18 is applied onto the resist 18, and the resist 18 is formed into a predetermined pattern.

そして第1H図に示すように、レジスト18をマスクに
して第2のポリシリコン膜17を選択的にエツチングし
て除去し、第2電極層を形成する。
Then, as shown in FIG. 1H, the second polysilicon film 17 is selectively etched and removed using the resist 18 as a mask to form a second electrode layer.

そしてレジスト18を除去する。Then, the resist 18 is removed.

次に第1■図に示すように、第2のポリシリコン膜17
の上とHTO膜16の上にスムースコート膜19を形成
し、その上にレジストを塗布する。
Next, as shown in FIG.
A smooth coat film 19 is formed on the HTO film 16 and on the HTO film 16, and a resist is applied thereon.

このレジストに所定のパターンを施し、このレジストを
マスクとして、第1のポリシリコン膜15と第2のポリ
シリコン膜17の境界部上にコンタクトホールを形成す
る。コンタクトホールに段差があるのは、スムースコー
ト19のみがエツチングされ、ポリシリコンはエツチン
グされないようなエツチング方法を用いたからである。
A predetermined pattern is applied to this resist, and using this resist as a mask, a contact hole is formed on the boundary between the first polysilicon film 15 and the second polysilicon film 17. The contact hole has a step because an etching method was used in which only the smooth coat 19 was etched and the polysilicon was not etched.

そして第1J図に示すように、スムースコート膜19の
上にアルミニウム配線層20を形成し、コンタクトホー
ルに充填されたアルミニウムによって、第1電極層であ
る第1のポリシリコン膜15と第2電極層である第2の
ポリシリコン膜17にそれぞれアルミニウム配線層20
を電気的に接続する。
Then, as shown in FIG. 1J, an aluminum wiring layer 20 is formed on the smooth coat film 19, and the aluminum filled in the contact hole connects the first polysilicon film 15, which is the first electrode layer, and the second electrode layer. An aluminum wiring layer 20 is formed on each second polysilicon film 17 as a layer.
Connect electrically.

以上の工程によって、この発明である電荷転送素子の製
造方法の一実施例が完了する。
Through the above steps, one embodiment of the method for manufacturing a charge transfer device according to the present invention is completed.

第1J図に示すように、この発明の一実施例を用いて製
造した電荷転送素子は、1本のアルミニウム配線層20
に1つの第1電極層と1つの第2電極層とが接続されて
いる。したがって1つの第1電極層と1つの第2電極層
とで1つのポテンシャル井戸を形成する。
As shown in FIG. 1J, a charge transfer device manufactured using an embodiment of the present invention consists of one aluminum wiring layer 20
One first electrode layer and one second electrode layer are connected to each other. Therefore, one potential well is formed by one first electrode layer and one second electrode layer.

この実施例の特有の効果を2つ説明する。まず1つ目を
以下説明する。第1J図に示すように、第1電極層であ
る第1のポリシリコン膜15とレリードチャネル12の
間には、シリコン酸化膜13とシリコン窒化膜14があ
る。第2電極層である第2のポリシリコン膜17とレリ
ードチャネル12の間には、シリコン酸化膜13とHT
O膜16がある。シリコン窒化膜14とHTO膜16と
は誘電率はほぼ等しい。したがって第1電極層である第
1のポリシリコン膜15とレリードチャネル12の間に
ある絶縁膜と、第2電極層である第2のポリシリコン膜
17とレリードチャネル12の間にある絶縁膜とは誘電
率がほぼ等しくなり、かつ膜厚も等しくなるので、電荷
転送素子の特性上好ましい。なおHTO膜16の代わり
にTE01(テトラエチルオルソシリケイト膜)を用い
ても同様の効果を達成できる。
Two unique effects of this embodiment will be explained. The first one will be explained below. As shown in FIG. 1J, between the first polysilicon film 15, which is the first electrode layer, and the relief channel 12, there are a silicon oxide film 13 and a silicon nitride film 14. Between the second polysilicon film 17, which is the second electrode layer, and the relief channel 12, a silicon oxide film 13 and an HT
There is an O film 16. The silicon nitride film 14 and the HTO film 16 have approximately the same dielectric constant. Therefore, the insulation film between the first polysilicon film 15, which is the first electrode layer, and the relief channel 12, and the insulation film, which is between the second polysilicon film 17, which is the second electrode layer, and the relief channel 12. Since the dielectric constant and the film thickness are almost the same as that of the film, this is preferable from the viewpoint of the characteristics of the charge transfer element. Note that the same effect can be achieved by using TE01 (tetraethyl orthosilicate film) instead of the HTO film 16.

この実施例の特有の効果の他の1つを以下説明する。従
来例では、第2F図に示すように第1電極層である第1
のポリシリコン膜4の表面に第2のシリコン酸化膜6を
、熱酸化により形成していた。この場合第2電極層であ
る第2のボリシリコン膜7の形成部の下にある第1のシ
リコン酸化膜3を除去せずに、第2のシリコン酸化膜6
を形成すると、第2電極層である第2のポリシリコン膜
7の形成部の下にある第1のシリコン酸化膜3は、第1
電極層である第1のポリシリコン膜4の下にある第1の
シリコン酸化膜3より厚くなってしまう。
Another unique effect of this embodiment will be explained below. In the conventional example, as shown in FIG. 2F, the first electrode layer
A second silicon oxide film 6 was formed on the surface of the polysilicon film 4 by thermal oxidation. In this case, the second silicon oxide film 6 is
, the first silicon oxide film 3 under the formation part of the second polysilicon film 7, which is the second electrode layer, becomes the first silicon oxide film 3.
It becomes thicker than the first silicon oxide film 3 under the first polysilicon film 4, which is an electrode layer.

そこで従来は、第2E図に示すように第2Ts極層であ
る第2のポリシリコン膜7の形成部の下にある第1のシ
リコン酸化膜3を除去し、第1電極層である第1のポリ
シリコン膜4の表面に形成される第2のシリコン酸化膜
6を、第2電極層である第2のポリシリコン膜7の形成
部の下にも形成し、第1電極層である第1のポリシリコ
ン膜4の下にある第1のシリコン酸化膜3と第2電極層
である第2のポリシリコン膜7の下にある第2のシリコ
ン酸化膜6の厚さを同じくらいにしていた。
Therefore, conventionally, as shown in FIG. 2E, the first silicon oxide film 3 under the formation part of the second polysilicon film 7, which is the second Ts pole layer, is removed, and the first silicon oxide film 3, which is the first electrode layer, is removed. The second silicon oxide film 6 formed on the surface of the polysilicon film 4 is also formed under the formation part of the second polysilicon film 7, which is the second electrode layer, and The thickness of the first silicon oxide film 3 under the first polysilicon film 4 and the second silicon oxide film 6 under the second polysilicon film 7 which is the second electrode layer are made to be about the same. Ta.

しかしながらこのようなことをしたため、第1電極層で
ある第1のポリシリコン膜4の下にある第1のシリコン
酸化膜3と、第2電極層である第2のポリシリコン膜7
の下にある第2のシリコン酸化膜6との間には、第2F
図に示すように段差が生じていた。これによりポテンシ
ャル井戸の深さに差が生じ、電荷転送上好ましくなかっ
た。
However, because of this, the first silicon oxide film 3 under the first polysilicon film 4, which is the first electrode layer, and the second polysilicon film 7, which is the second electrode layer,
There is a second silicon oxide film 6 under the second silicon oxide film 6.
As shown in the figure, there was a difference in level. This caused a difference in the depth of the potential wells, which was unfavorable in terms of charge transfer.

これに対し、この実施例によれば、第1電極層である第
1のポリシリコン膜15表面に形成される絶縁膜を熱酸
化によって形成していないので、第1E図に示すように
第1電極層である第1のポリシリコン膜15の下にある
シリコン酸化膜13と、第2電極層である第2のポリシ
リコン膜17の形成部の下にあるシリコン酸化膜13と
は、厚さに差を生じない。このため第2電極層である第
2のポリシリコン膜17の形成部の下にあるシリコン酸
化膜13を除去する必要がないので、従来のように段差
が生じることはない。
On the other hand, according to this embodiment, since the insulating film formed on the surface of the first polysilicon film 15, which is the first electrode layer, is not formed by thermal oxidation, the first polysilicon film 15 as shown in FIG. The silicon oxide film 13 under the first polysilicon film 15, which is an electrode layer, and the silicon oxide film 13 under the formation part of the second polysilicon film 17, which is a second electrode layer, have a thickness that is different from each other. There is no difference in Therefore, there is no need to remove the silicon oxide film 13 under the formation of the second polysilicon film 17, which is the second electrode layer, so that there is no step difference as in the conventional case.

なお、この実施例においては第2絶縁膜であるHTO膜
16をCVD法を用いて堆積していたが、この発明にお
いてはこれに限定されるわけではなく第2絶縁膜となる
物質をスパッタリングや真空蒸着法を用いて堆積しても
よい。
In this embodiment, the HTO film 16, which is the second insulating film, was deposited using the CVD method, but the present invention is not limited to this, and the material that will become the second insulating film may be deposited by sputtering or other methods. It may also be deposited using a vacuum evaporation method.

[効果] この発明における電荷転送素子の製造方法においては、
第1電極層と第2電極層を電気的に絶縁する第2絶縁膜
を、気相法によって形成している。
[Effect] In the method for manufacturing a charge transfer device according to the present invention,
A second insulating film that electrically insulates the first electrode layer and the second electrode layer is formed by a vapor phase method.

このため、第1電極層に熱酸化を施すことが不要となり
、第1電極層と第2電極層の厚さを均一にすることが可
能となる。
Therefore, it becomes unnecessary to thermally oxidize the first electrode layer, and it becomes possible to make the thickness of the first electrode layer and the second electrode layer uniform.

【図面の簡単な説明】[Brief explanation of drawings]

第1A図から第1J図は、この発明の一実施例を工程順
に示した図である。 第2A図から第21図は、従来の電荷転送素子の製造方
法の途中までの工程を順に示す図である。 図において11はシリコン基板、12はレリードチャネ
ル、13はシリコン酸化膜、14はシリコン窒化膜、1
5は第1のポリシリコン膜、16はHTO膜、17は第
2のポリシリコン膜を示す。
FIGS. 1A to 1J are diagrams showing an embodiment of the present invention in the order of steps. FIGS. 2A to 21 are diagrams sequentially showing the steps up to the middle of a conventional method for manufacturing a charge transfer device. In the figure, 11 is a silicon substrate, 12 is a relief channel, 13 is a silicon oxide film, 14 is a silicon nitride film, 1
5 is a first polysilicon film, 16 is an HTO film, and 17 is a second polysilicon film.

Claims (1)

【特許請求の範囲】 電荷転送領域を有する半導体基板主表面上に形成された
絶縁膜上に、複数個の電極層を交互に形成した構造を備
えた電荷転送素子の製造方法において、 前記半導体基板の主表面上に第1絶縁膜を形成する工程
と、 前記第1絶縁膜上に第1導電体層を形成する工程と、 前記第1導電体層を選択的にエッチングすることにより
、前記第1絶縁膜上に第1電極層を形成する工程と、 前記第1電極層の表面を含めて前記半導体基板上に第2
絶縁膜を気相法によって堆積する工程と、前記第2絶縁
膜上に第2導電体層を形成する工程と、 前記第2導電体層を選択的にエッチングすることにより
、前記第1電極層と交互に並ぶように位置する第2電極
層を形成する工程と、 を備える、電荷転送素子の製造方法。
[Scope of Claims] A method for manufacturing a charge transfer element having a structure in which a plurality of electrode layers are alternately formed on an insulating film formed on a main surface of a semiconductor substrate having a charge transfer region, comprising the steps of: forming a first insulating film on the main surface of the first insulating film; forming a first conductive layer on the first insulating film; selectively etching the first conductive layer; forming a first electrode layer on one insulating film; and forming a second electrode layer on the semiconductor substrate including the surface of the first electrode layer.
The first electrode layer is formed by depositing an insulating film by a vapor phase method, forming a second conductive layer on the second insulating film, and selectively etching the second conductive layer. A method of manufacturing a charge transfer device, comprising: forming second electrode layers arranged alternately with the second electrode layers.
JP9256789A 1989-04-12 1989-04-12 Manufacture of charge transfer element Pending JPH02271543A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9256789A JPH02271543A (en) 1989-04-12 1989-04-12 Manufacture of charge transfer element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9256789A JPH02271543A (en) 1989-04-12 1989-04-12 Manufacture of charge transfer element

Publications (1)

Publication Number Publication Date
JPH02271543A true JPH02271543A (en) 1990-11-06

Family

ID=14058003

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9256789A Pending JPH02271543A (en) 1989-04-12 1989-04-12 Manufacture of charge transfer element

Country Status (1)

Country Link
JP (1) JPH02271543A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08125165A (en) * 1994-10-26 1996-05-17 Lg Semicon Co Ltd Charge-coupled device and manufacture thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08125165A (en) * 1994-10-26 1996-05-17 Lg Semicon Co Ltd Charge-coupled device and manufacture thereof

Similar Documents

Publication Publication Date Title
US4455568A (en) Insulation process for integrated circuits
US10867994B2 (en) High density capacitors formed from thin vertical semiconductor structures such as FINFETs
US6274509B1 (en) Global planarization method for inter-layer-dielectric and inter-metal dielectric
JPH02271543A (en) Manufacture of charge transfer element
KR100299521B1 (en) Method of forming wiring for semiconductor device
JPH03263330A (en) Semiconductor device
KR19980064219A (en) Method of manufacturing integrated circuit
JP2767104B2 (en) Method for manufacturing semiconductor device
KR100486109B1 (en) Manufacturing Method of Analog Semiconductor Device
KR100191709B1 (en) Method for forming a contact hole of semiconductor device
KR0149889B1 (en) Field effect device and method for forming electrodes of the same
KR0146626B1 (en) Method for forming the separating film of semiconductor device
KR0158906B1 (en) Manufacture of semiconductor memory device
JP2603088B2 (en) Semiconductor device
KR0147490B1 (en) Stack type capacitor manufacturing method
KR910005402B1 (en) Manufacturing method of side wall transistor
KR100280400B1 (en) Manufacturing method for charge coupled device
KR100362181B1 (en) A method for forming cylindrical storage node in semiconductor device
JPS6149439A (en) Manufacture of semiconductor device
JPH03239348A (en) Semiconductor device and its manufacture
KR19990004604A (en) Planarization method of semiconductor device
JPH01241845A (en) Manufacture of semiconductor device
JPS6278853A (en) Manufacture of semiconductor device
JPH06342774A (en) Manufacture of semiconductor integrated circuit
JPS6037154A (en) Manufacture of semiconductor device