JPH04312111A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH04312111A JPH04312111A JP3078108A JP7810891A JPH04312111A JP H04312111 A JPH04312111 A JP H04312111A JP 3078108 A JP3078108 A JP 3078108A JP 7810891 A JP7810891 A JP 7810891A JP H04312111 A JPH04312111 A JP H04312111A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- hardware
- contents
- memory
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 235000014676 Phragmites communis Nutrition 0.000 abstract 1
- 230000010365 information processing Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000007405 data analysis Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はデータ処理装置に関し、
特に周辺系のデータ処理装置に関する。
特に周辺系のデータ処理装置に関する。
【０００２】
【従来の技術】一般に周辺系のデータ処理装置において
は、障害発生時あるいは無応答時には上位装置により最
低限の障害情報を収集した後、上位装置からのリセット
指示によって初期状態になる。従ってデータ処理装置の
マイクロプロセッサは、リセット指示受領時に初期設定
プログラムを実行してレジスタ等のハードウェアをすべ
て初期状態にしていた。
は、障害発生時あるいは無応答時には上位装置により最
低限の障害情報を収集した後、上位装置からのリセット
指示によって初期状態になる。従ってデータ処理装置の
マイクロプロセッサは、リセット指示受領時に初期設定
プログラムを実行してレジスタ等のハードウェアをすべ
て初期状態にしていた。
【０００３】
【発明が解決しようとする課題】この従来のデータ処理
装置では、ハードウェアリセット時に複数個のレジスタ
の内容を退避メモリに退避せずにレジスタリセット処理
を行っていたので、リセット前のレジスタの情報を採取
できず障害解析が困難であるという問題点があった。
装置では、ハードウェアリセット時に複数個のレジスタ
の内容を退避メモリに退避せずにレジスタリセット処理
を行っていたので、リセット前のレジスタの情報を採取
できず障害解析が困難であるという問題点があった。
【０００４】
【課題を解決するための手段】本発明のデータ処理装置
は、マイクロプロセッサと、このマイクロプロセッサに
より書き込み読み出しを行う複数個の信号保持手段と、
ハードウェアを初期状態にするハードウェアリセット信
号を前記マイクロプロセッサに通知する割込み手段と、
前記マイクロプロセッサによって前記信号保持手段をリ
セットするレジスタリセット手段と、前記信号保持手段
の内容を退避するメモリの内容を読み出して表示するメ
モリ読み出し手段とを備え、ハードウェアリセット時に
前記信号保持手段の内容を前記メモリに退避した後で前
記信号保持手段をリセットすることを特徴とする。
は、マイクロプロセッサと、このマイクロプロセッサに
より書き込み読み出しを行う複数個の信号保持手段と、
ハードウェアを初期状態にするハードウェアリセット信
号を前記マイクロプロセッサに通知する割込み手段と、
前記マイクロプロセッサによって前記信号保持手段をリ
セットするレジスタリセット手段と、前記信号保持手段
の内容を退避するメモリの内容を読み出して表示するメ
モリ読み出し手段とを備え、ハードウェアリセット時に
前記信号保持手段の内容を前記メモリに退避した後で前
記信号保持手段をリセットすることを特徴とする。
【０００５】
【実施例】次に本発明について図面を参照して説明する
。図１は本発明のデータ処理装置の一実施例を示すブロ
ック図である。
。図１は本発明のデータ処理装置の一実施例を示すブロ
ック図である。
【０００６】図１において、上位情報処理装置１はシス
テムバス７を介してデータ処理装置２内のアドレスバス
８およびデータバス９に接続されている。アドレスバス
８とデータバス９には、ファームウェアで制御するマイ
クロプロセッサ５と状態遷移を表すｎ個のレジスタ４１
〜４ｎが接続されている。
テムバス７を介してデータ処理装置２内のアドレスバス
８およびデータバス９に接続されている。アドレスバス
８とデータバス９には、ファームウェアで制御するマイ
クロプロセッサ５と状態遷移を表すｎ個のレジスタ４１
〜４ｎが接続されている。
【０００７】上位情報処理装置１はシステムバス７を介
してデータ処理装置２内のマイクロプロセッサ５にレジ
スタリセット信号線１０やハードウェアリセット信号線
１１などの割り込み要求を行う。レジスタリセット信号
線１０は上位情報処理装置１からマイクロプロセッサ５
に入ってきた割り込み信号線によってファームウェアが
リセット指示か判断してレジスタ４１〜４ｎをクリアす
る。読み出し信号線１２はハードウェアリセット信号線
１１によってハードウェア初期状態以前の障害情報の退
避メモリ３に退避された内容を読み出すための信号線で
ある。
してデータ処理装置２内のマイクロプロセッサ５にレジ
スタリセット信号線１０やハードウェアリセット信号線
１１などの割り込み要求を行う。レジスタリセット信号
線１０は上位情報処理装置１からマイクロプロセッサ５
に入ってきた割り込み信号線によってファームウェアが
リセット指示か判断してレジスタ４１〜４ｎをクリアす
る。読み出し信号線１２はハードウェアリセット信号線
１１によってハードウェア初期状態以前の障害情報の退
避メモリ３に退避された内容を読み出すための信号線で
ある。
【０００８】データ処理装置２において、障害発生時ま
たは無応答になったときの識別は上位情報処理装置１が
行い、ハードウェアを初期状態にするときはハードウェ
アリセット信号線１１を介してマイクロプロセッサ５に
割り込み要求をする。マイクロプロセッサ５に割り込ん
できたときは、ファームウェアでハードウェア初期状態
にする信号線かどうかを識別してレジスタ４１〜４ｎの
内容とマイクロプロセッサ５の内部レジスタ６の内容を
退避するかどうか判断する。ハードウェアを初期状態に
する信号であると判断したら、マイクロプロセッサ５は
ファームウェアにより障害情報を収集するための処理を
行う。ファームウェアは上位情報処理装置１からマイク
ロプロセッサ５に割り込んできたハードウェアリセット
信号線１１がリセット指示かどうかを判断する。マイク
ロプロセッサ５に入ってくる割り込み信号線がリセット
指示ならば、マイクロプロセッサ５はまず障害情報を退
避させる退避メモリ３をクリアし、ハードウェアを初期
状態にする指示があったことをレジスタリセット信号線
１０によってレジスタ４１〜４ｎに知らせる。
たは無応答になったときの識別は上位情報処理装置１が
行い、ハードウェアを初期状態にするときはハードウェ
アリセット信号線１１を介してマイクロプロセッサ５に
割り込み要求をする。マイクロプロセッサ５に割り込ん
できたときは、ファームウェアでハードウェア初期状態
にする信号線かどうかを識別してレジスタ４１〜４ｎの
内容とマイクロプロセッサ５の内部レジスタ６の内容を
退避するかどうか判断する。ハードウェアを初期状態に
する信号であると判断したら、マイクロプロセッサ５は
ファームウェアにより障害情報を収集するための処理を
行う。ファームウェアは上位情報処理装置１からマイク
ロプロセッサ５に割り込んできたハードウェアリセット
信号線１１がリセット指示かどうかを判断する。マイク
ロプロセッサ５に入ってくる割り込み信号線がリセット
指示ならば、マイクロプロセッサ５はまず障害情報を退
避させる退避メモリ３をクリアし、ハードウェアを初期
状態にする指示があったことをレジスタリセット信号線
１０によってレジスタ４１〜４ｎに知らせる。
【０００９】ファームウェアはレジスタ４１〜４ｎと内
部レジスタ６の内容を退避するための処理を行う。マイ
クロプロセッサ５はアドレスバス８，データバス９を介
してレジスタ４１〜４ｎの内容とマイクロプロセッサ内
部レジスタ６の内容を退避させる処理を行う。レジスタ
４１〜４ｎの内容と内部レジスタ６の内容がすべて退避
メモリ３に退避できた後、マイクロプロセッサ５はデー
タ処理装置２の初期化を行う。ハードウェアの初期化が
終った後、ファームウェアは初期設定プログラムを実行
する。なお、退避メモリ３に退避されている情報の読み
出し処理は上位処理装置１によって行われる。
部レジスタ６の内容を退避するための処理を行う。マイ
クロプロセッサ５はアドレスバス８，データバス９を介
してレジスタ４１〜４ｎの内容とマイクロプロセッサ内
部レジスタ６の内容を退避させる処理を行う。レジスタ
４１〜４ｎの内容と内部レジスタ６の内容がすべて退避
メモリ３に退避できた後、マイクロプロセッサ５はデー
タ処理装置２の初期化を行う。ハードウェアの初期化が
終った後、ファームウェアは初期設定プログラムを実行
する。なお、退避メモリ３に退避されている情報の読み
出し処理は上位処理装置１によって行われる。
【００１０】
【発明の効果】以上説明したように本発明は、ハードウ
ェアを初期状態にするハードウェアリセット信号が割り
込んだとき、複数個のレジスタの内容を退避メモリに退
避するようにしたので、ハードウェアリセット処理後に
もレジスタの内容を読み出してデータ解析が容易にでき
るという効果を有する。
ェアを初期状態にするハードウェアリセット信号が割り
込んだとき、複数個のレジスタの内容を退避メモリに退
避するようにしたので、ハードウェアリセット処理後に
もレジスタの内容を読み出してデータ解析が容易にでき
るという効果を有する。
【図１】本発明のデータ処理装置の一実施例のブロック
図である。
図である。
１ 上位情報処理装置
・ ２ データ処理装置 ３ 退避メモリ ４１，４２，〜４ｎ レジスタ ５ マイクロプロセッサ ６ 内部レジスタ ７ システムバス ８ アドレスバス ９ データバス １０ レジスタリセット信号線 １１ ハードウェアリセット信号線１２
メモリ読み出し信号線
・ ２ データ処理装置 ３ 退避メモリ ４１，４２，〜４ｎ レジスタ ５ マイクロプロセッサ ６ 内部レジスタ ７ システムバス ８ アドレスバス ９ データバス １０ レジスタリセット信号線 １１ ハードウェアリセット信号線１２
メモリ読み出し信号線
Claims (1)
- 【請求項１】 マイクロプロセッサと、このマイクロ
プロセッサにより書き込み読み出しを行う複数個の信号
保持手段と、ハードウェアを初期状態にするハードウェ
アリセット信号を前記マイクロプロセッサに通知する割
込み手段と、前記マイクロプロセッサによって前記信号
保持手段をリセットするレジスタリセット手段と、前記
信号保持手段の内容を退避するメモリの内容を読み出し
て表示するメモリ読み出し手段とを備え、ハードウェア
リセット時に前記信号保持手段の内容を前記メモリに退
避した後で前記信号保持手段をリセットすることを特徴
とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3078108A JPH04312111A (ja) | 1991-04-11 | 1991-04-11 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3078108A JPH04312111A (ja) | 1991-04-11 | 1991-04-11 | データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04312111A true JPH04312111A (ja) | 1992-11-04 |
Family
ID=13652695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3078108A Pending JPH04312111A (ja) | 1991-04-11 | 1991-04-11 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04312111A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017517808A (ja) * | 2014-05-20 | 2017-06-29 | ブル・エス・アー・エス | 致命的なエラーの発生の直後のコンピュータの処理モジュールレジスタに格納された情報の取得方法 |
-
1991
- 1991-04-11 JP JP3078108A patent/JPH04312111A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017517808A (ja) * | 2014-05-20 | 2017-06-29 | ブル・エス・アー・エス | 致命的なエラーの発生の直後のコンピュータの処理モジュールレジスタに格納された情報の取得方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04649A (ja) | リモートチャネル装置の障害情報転送方式 | |
| JPS644216B2 (ja) | ||
| JPH04312111A (ja) | データ処理装置 | |
| JPS6019815B2 (ja) | 転送制御方式 | |
| JPS63118969A (ja) | 情報処理装置 | |
| JPS6267603A (ja) | パルス計測装置 | |
| US20020046367A1 (en) | Method for preventing data corruption by a floppy diskette controller | |
| JPS60140440A (ja) | 中央処理装置 | |
| JPH0373900B2 (ja) | ||
| JPH04302346A (ja) | マルチプロセッサシステム | |
| JPS6349946A (ja) | 演算処理装置 | |
| JPH03210651A (ja) | 割込みの再指示 | |
| JPS6057439A (ja) | スタツクあふれ検出装置 | |
| JPS61294555A (ja) | プログラム暴走検出方法 | |
| JPH04346112A (ja) | リセット信号識別方法及び装置 | |
| JPS6349942A (ja) | 演算処理装置 | |
| JPH0333939A (ja) | マイクロプロセッサ | |
| JPS63182750A (ja) | マイクロコンピユ−タ開発支援装置 | |
| JPH03252831A (ja) | Ｄｍａ転送によるｒａｓ情報収集方法 | |
| JPS6041383B2 (ja) | 共通バス監視方式 | |
| JPS6358548A (ja) | デバツグ用マイクロプロセツサ | |
| JPH03241447A (ja) | データ転送装置 | |
| JPH04276822A (ja) | 情報処理装置のレジスタ表示回路 | |
| JPH02244345A (ja) | 情報処理装置 | |
| JPH04148430A (ja) | エミュレータにおけるタイムアウト制御方式 |