JPH04311178A - 同期信号抽出回路 - Google Patents
同期信号抽出回路Info
- Publication number
- JPH04311178A JPH04311178A JP3077529A JP7752991A JPH04311178A JP H04311178 A JPH04311178 A JP H04311178A JP 3077529 A JP3077529 A JP 3077529A JP 7752991 A JP7752991 A JP 7752991A JP H04311178 A JPH04311178 A JP H04311178A
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- circuit
- error
- synchronization signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 146
- 238000006243 chemical reaction Methods 0.000 claims abstract description 67
- 230000001360 synchronised effect Effects 0.000 claims description 19
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 9
- 230000005540 biological transmission Effects 0.000 claims description 2
- 230000007257 malfunction Effects 0.000 abstract description 2
- 238000004904 shortening Methods 0.000 abstract 1
- 238000000605 extraction Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
Landscapes
- Synchronizing For Television (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、同期信号抽出回路に関
し、特に同期信号が所定時間ごとに挿入されているディ
ジタルデータ信号の中から同期信号を抽出する場合に適
した同期信号抽出回路に関するものである。
し、特に同期信号が所定時間ごとに挿入されているディ
ジタルデータ信号の中から同期信号を抽出する場合に適
した同期信号抽出回路に関するものである。
【０００２】
【従来の技術】所定の時間間隔を保つように同期信号が
挿入されているディジタル信号として例えばディジタル
ビデオテープレコーダ（以下、ディジタルＶＴＲと記す
。）において処理される例えば図２に示すようなビデオ
信号がある。
挿入されているディジタル信号として例えばディジタル
ビデオテープレコーダ（以下、ディジタルＶＴＲと記す
。）において処理される例えば図２に示すようなビデオ
信号がある。
【０００３】すなわち、ビデオ信号は画面上の所定範囲
の画像信号を表す画像データ郡ＤＤの先頭位置に、画面
上の位置情報を表すアドレスデータＡＤを付けて成る１
ブロック分のビデオ信号部分ＢＤを時間直列的に順次連
続的に伝送するような信号形式をもち、各ビデオ信号部
分ＢＤに付されたアドレスデータＡＤを基準にして１フ
レーム分のアナログビデオ信号を再現するようになされ
ている。そして再生画像を得るために必要な同期信号は
各アドレスデータＡＤの、例えば前側位置にビデオ信号
部分ＢＤの一部として同期信号データＳＤを挿入するこ
とにより、１つのビデオ信号部分ＢＤの同期信号データ
ＳＤが到来した時点から次のビデオ信号部分ＢＤの同期
信号データＳＤが到来した時点までの間隔ＴＳを同期信
号の１周期として再生するようになされている。
の画像信号を表す画像データ郡ＤＤの先頭位置に、画面
上の位置情報を表すアドレスデータＡＤを付けて成る１
ブロック分のビデオ信号部分ＢＤを時間直列的に順次連
続的に伝送するような信号形式をもち、各ビデオ信号部
分ＢＤに付されたアドレスデータＡＤを基準にして１フ
レーム分のアナログビデオ信号を再現するようになされ
ている。そして再生画像を得るために必要な同期信号は
各アドレスデータＡＤの、例えば前側位置にビデオ信号
部分ＢＤの一部として同期信号データＳＤを挿入するこ
とにより、１つのビデオ信号部分ＢＤの同期信号データ
ＳＤが到来した時点から次のビデオ信号部分ＢＤの同期
信号データＳＤが到来した時点までの間隔ＴＳを同期信
号の１周期として再生するようになされている。
【０００４】この種のディジタルビデオ信号においては
、順次続くビデオ信号部分ＢＤのアドレスデータＡＤは
所定の規則性に従って内容が順次変化していくようなア
ドレス番号を付けるようになされている。例えばアドレ
ス番号は各ビデオ信号部分ＢＤごとに１番地ずつ増大さ
せていくようなアドレス内容をもつようになされ、かく
して各画像データ郡ＤＤの位置情報を再生側で判別し易
くするようになされている。
、順次続くビデオ信号部分ＢＤのアドレスデータＡＤは
所定の規則性に従って内容が順次変化していくようなア
ドレス番号を付けるようになされている。例えばアドレ
ス番号は各ビデオ信号部分ＢＤごとに１番地ずつ増大さ
せていくようなアドレス内容をもつようになされ、かく
して各画像データ郡ＤＤの位置情報を再生側で判別し易
くするようになされている。
【０００５】ここで同期信号データＳＤは例えば１６ビ
ット（２ワード）分のデータ長を有し、データ長内部の
論理「Ｈ」または「Ｌ」の配列（以下、パターンと記す
。）として画像データ郡ＤＤ内部には生じにくいような
パターンを選択し、かくして実際上画像データ郡ＤＤが
伝送されている間に誤って同期信号データＳＤが到来し
たと判断することがないようになされている。
ット（２ワード）分のデータ長を有し、データ長内部の
論理「Ｈ」または「Ｌ」の配列（以下、パターンと記す
。）として画像データ郡ＤＤ内部には生じにくいような
パターンを選択し、かくして実際上画像データ郡ＤＤが
伝送されている間に誤って同期信号データＳＤが到来し
たと判断することがないようになされている。
【０００６】このような構成のビデオ信号ＶＤをビデオ
信号再生装置において受けて同期信号を含んで成るディ
ジタルデータ信号例えば標準方式のテレビジョン信号を
再現しようとする場合、同期信号データＳＤを抽出する
方法としてビデオ信号再生装置側に予め同期信号データ
ＳＤと同じパターンを有するデータを格納しておき、順
次到来するビデオ信号ＶＤを基準の同期信号パターンと
常時比較していき、これにより基準同期信号パターンと
同じパターンの信号部分が到来したときその到来時点を
同期信号データＳＤが到来した時点であると判断するよ
うな方法が考えられる。
信号再生装置において受けて同期信号を含んで成るディ
ジタルデータ信号例えば標準方式のテレビジョン信号を
再現しようとする場合、同期信号データＳＤを抽出する
方法としてビデオ信号再生装置側に予め同期信号データ
ＳＤと同じパターンを有するデータを格納しておき、順
次到来するビデオ信号ＶＤを基準の同期信号パターンと
常時比較していき、これにより基準同期信号パターンと
同じパターンの信号部分が到来したときその到来時点を
同期信号データＳＤが到来した時点であると判断するよ
うな方法が考えられる。
【０００７】
【発明が解決しようとする課題】しかしながら上記従来
の構成では、同期信号データＳＤと同じパターンのデー
タ配列が画像データ郡ＤＤ内部に発生する確率を十分に
低下させて実用上誤判断をさせないようにするために同
期信号データＳＤのビット数をかなり長くとる必要があ
り、そのため同期信号データＳＤの誤り発生の確率が高
くなるという問題点を有していた。
の構成では、同期信号データＳＤと同じパターンのデー
タ配列が画像データ郡ＤＤ内部に発生する確率を十分に
低下させて実用上誤判断をさせないようにするために同
期信号データＳＤのビット数をかなり長くとる必要があ
り、そのため同期信号データＳＤの誤り発生の確率が高
くなるという問題点を有していた。
【０００８】本発明は上記従来の問題点を解決するもの
で、ビデオ信号ＶＤ全体のデータ量をできるだけ短くし
ながらしかも同期信号データＳＤと画像データ郡ＤＤの
データ部分とを確実に識別できるようにした同期信号抽
出回路を提供することを目的とする。
で、ビデオ信号ＶＤ全体のデータ量をできるだけ短くし
ながらしかも同期信号データＳＤと画像データ郡ＤＤの
データ部分とを確実に識別できるようにした同期信号抽
出回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】この目的を達成するため
に本発明の同期信号抽出回路は、連続するディジタルデ
ータの所定の時間位置に同期信号データ，アドレスデー
タ及びエラー検出符号データを順次挿入して構成されて
いる伝送信号の直列データにおいて１語ずつ区別する語
同期回路Ａと、上記語同期回路Ａにおいて上記同期信号
データに対応して得られる第１の変換データに基づいて
第１の変換データのパターンが所定の基準パターンと一
致しているか否かを検出して検出信号を送出する同期信
号検出回路Ｂと、上記語同期回路Ａにおいて上記アドレ
スデータ及び上記エラー検出符号データに対応して得ら
れる第２及び第３の変換データに基づいて上記アドレス
データにエラーが生じているか否かを検出して検出信号
を送出するアドレスエラー検出回路Ｃと、上記語同期回
路Ａにおいて上記第１及び第３の変換データに基づいて
上記同期信号データにエラーが生じているか否かを検出
して検出信号を送出する同期信号エラー検出回路Ｄと、
第Ｎ番目のアドレスデータと第（Ｎ＋１）番目のアドレ
スデータとの相対関係を検出する相対関係検出回路Ｅと
、上記同期信号検出回路ＢでＭビットのエラーを検出し
た時でも、アドレスデータの相対関係が保たれていると
上記相対関係検出回路Ｅで検出された時に同期信号であ
ると判断する検出信号発生回路Ｆと、上記アドレスエラ
ー検出回路Ｃ、上記同期信号エラー検出回路Ｄ及び上記
検出信号発生回路Ｆの検出信号を取り込んで上記同期信
号データと上記アドレスデータのエラー検出を行なうエ
ラー箇所判別回路Ｇと、上記Ｎ個のエラー箇所判別回路
の判別信号の論理レベルに基づいて同期出力信号を送出
する出力信号形成回路Ｈの構成を有している。
に本発明の同期信号抽出回路は、連続するディジタルデ
ータの所定の時間位置に同期信号データ，アドレスデー
タ及びエラー検出符号データを順次挿入して構成されて
いる伝送信号の直列データにおいて１語ずつ区別する語
同期回路Ａと、上記語同期回路Ａにおいて上記同期信号
データに対応して得られる第１の変換データに基づいて
第１の変換データのパターンが所定の基準パターンと一
致しているか否かを検出して検出信号を送出する同期信
号検出回路Ｂと、上記語同期回路Ａにおいて上記アドレ
スデータ及び上記エラー検出符号データに対応して得ら
れる第２及び第３の変換データに基づいて上記アドレス
データにエラーが生じているか否かを検出して検出信号
を送出するアドレスエラー検出回路Ｃと、上記語同期回
路Ａにおいて上記第１及び第３の変換データに基づいて
上記同期信号データにエラーが生じているか否かを検出
して検出信号を送出する同期信号エラー検出回路Ｄと、
第Ｎ番目のアドレスデータと第（Ｎ＋１）番目のアドレ
スデータとの相対関係を検出する相対関係検出回路Ｅと
、上記同期信号検出回路ＢでＭビットのエラーを検出し
た時でも、アドレスデータの相対関係が保たれていると
上記相対関係検出回路Ｅで検出された時に同期信号であ
ると判断する検出信号発生回路Ｆと、上記アドレスエラ
ー検出回路Ｃ、上記同期信号エラー検出回路Ｄ及び上記
検出信号発生回路Ｆの検出信号を取り込んで上記同期信
号データと上記アドレスデータのエラー検出を行なうエ
ラー箇所判別回路Ｇと、上記Ｎ個のエラー箇所判別回路
の判別信号の論理レベルに基づいて同期出力信号を送出
する出力信号形成回路Ｈの構成を有している。
【００１０】
【作用】この構成によって、ビデオ信号ＶＤが語同期回
路に取り込まれ、その出力信号データからアドレスエラ
ー検出、同期信号検出及び同期信号エラー検出を行ない
、またビデオ信号部分ＢＤのＮ番目のアドレスデータと
（Ｎ＋１）番目のアドレスデータとの相対関係検出から
エラー箇所を判断し、同期信号データＳＤと画像データ
郡ＤＤのデータ部分とを確実に識別することができる。
路に取り込まれ、その出力信号データからアドレスエラ
ー検出、同期信号検出及び同期信号エラー検出を行ない
、またビデオ信号部分ＢＤのＮ番目のアドレスデータと
（Ｎ＋１）番目のアドレスデータとの相対関係検出から
エラー箇所を判断し、同期信号データＳＤと画像データ
郡ＤＤのデータ部分とを確実に識別することができる。
【００１１】
【実施例】以下本発明の一実施例の同期信号抽出回路に
ついて図面を参照しながら説明する。本発明の場合ビデ
オ信号ＶＤは図２との対応部分に同一符号を付して図３
に示すように、各ビデオ信号部分ＢＤについて、アドレ
スデータＡＤと画像データ郡ＤＤとの間にエラー検出符
号データＥＤが挿入されている。このエラー検出符号Ｅ
Ｄは１６ビットでなり、同様に１６ビットで構成された
同期信号データＳＤ及びアドレスデータＡＤについてパ
リティチェックによる誤り訂正を実行できるようになさ
れている。なおこのエラー検出符号データＥＤとしては
一般に同期信号データＳＤ及びアドレスデータＡＤにつ
いて用意されているものを適用し得る。
ついて図面を参照しながら説明する。本発明の場合ビデ
オ信号ＶＤは図２との対応部分に同一符号を付して図３
に示すように、各ビデオ信号部分ＢＤについて、アドレ
スデータＡＤと画像データ郡ＤＤとの間にエラー検出符
号データＥＤが挿入されている。このエラー検出符号Ｅ
Ｄは１６ビットでなり、同様に１６ビットで構成された
同期信号データＳＤ及びアドレスデータＡＤについてパ
リティチェックによる誤り訂正を実行できるようになさ
れている。なおこのエラー検出符号データＥＤとしては
一般に同期信号データＳＤ及びアドレスデータＡＤにつ
いて用意されているものを適用し得る。
【００１２】図３は本発明の実施例のブロック図を示す
ものである。図３において、１はビデオ信号ＶＤの入力
端子、２は入力端子１から入力されたビデオ信号ＶＤの
１ブロックの信号（１ブロックの信号とは同期信号デー
タＳＤ，アドレスデータＡＤ，エラー検出符号ＥＤ，画
像データ郡ＤＤをまとめて言う。）を保持するための保
持回路、３は保持回路２からの出力信号を取り込んで直
列データを並列データに変換する直列−並列変換回路、
直列−並列変換回路３は入力端からエラー検出符号デー
タ変換部３Ｐ、アドレスデータ変換部３Ａ、同期信号デ
ータ変換部３Ｓを縦続接続してなり、かくして各ビデオ
信号部分ＢＤの同期信号データＳＤが同期信号データ変
換部３Ｓにシフト入力された時アドレスデータＡＤ及び
エラー検出符号データＥＤをそれぞれ変換部３Ａ及び３
Ｐに入れるようになされている。４はエラー検出符号デ
ータ変換部３Ｐからの変換データとアドレスデータ変換
部３Ａからの変換データを取り込んでアドレスのエラー
を検出するアドレスエラー検出回路、５は同期信号デー
タ変換部３Ｓからの変換データと予め定められたパター
ンと比較する同期信号検出回路、６はエラー検出符号デ
ータ変換部３Ｐからの変換データと同期信号データ変換
部３Ｓからの変換データを取り込んで同期信号のエラー
を検出する同期信号エラー検出回路、７はアドレスエラ
ー検出回路４、同期信号エラー検出回路６及び検出信号
発生回路２２の検出信号を取り込んで同期信号データと
アドレスデータのエラー検出を行なうエラー箇所判別回
路、８はビデオ信号ＶＤの１ブロックの信号を保持する
ための保持回路、９はビデオ信号ＶＤを取り込んで直列
データを並列データに変換する直列−並列変換回路、直
列−並列変換回路９は入力端子からアドレス用エラー検
出符号データ変換部９Ｐ、アドレスデータ変換部９Ａ、
同期信号データ変換部９Ｓを縦続接続してなり、回路動
作は直列−並列変換回路３と同様である。１０はエラー
検出符号データ変換部９Ｐからの変換データとアドレス
データ変換部９Ａからの変換データを取り込んでアドレ
スのエラーを検出するアドレスエラー検出回路、１１は
同期信号データ変換部９Ｓからの変換データと予め定め
られたパターンと比較する同期信号検出回路、１２はエ
ラー検出符号データ変換部９Ｐからの変換データと同期
信号データ変換部９Ｓからの変換データを取り込んで同
期信号のエラーを検出する同期信号エラー検出回路、１
３はアドレスエラー検出回路１０、同期信号エラー検出
回路１２及び検出信号発生回路２２の検出信号を取り込
んで同期信号データとアドレスデータのエラー検出を行
なうエラー箇所判別回路、１４はビデオ信号ＶＤの１ブ
ロックの信号を保持するための保持回路、１５はビデオ
信号ＶＤを取り込んで直列データを並列データに変換す
る直列−並列変換回路、直列−並列変換回路１５は入力
端子からアドレス用エラー検出符号データ変換部１５Ｐ
、アドレスデータ変換部１５Ａ、同期信号データ変換部
１５Ｓを縦続接続してなり、回路動作は直列−並列変換
回路３と同様である。１６はエラー検出符号データ変換
部１５Ｐからの変換データとアドレスデータ変換部１５
Ａからの変換データを取り込んでアドレスのエラーを検
出するアドレスエラー検出回路、１７は同期信号データ
変換部１５Ｓからの変換データと予め定められたパター
ンと比較する同期信号検出回路、１８はエラー検出符号
データ変換部１５Ｐからの変換データと同期信号データ
変換部１５Ｓからの変換データを取り込んで同期信号の
エラーを検出する同期信号エラー検出回路、１９はアド
レスエラー検出回路１６、同期信号エラー検出回路１８
及び検出信号発生回路２２の検出信号を取り込んで同期
信号データとアドレスデータのエラー検出を行なうエラ
ー箇所判別回路、２０はアドレスデータ変換部３Ａから
の変換データとアドレスデータ変換部９Ａからの変換デ
ータとの相関関係を検出する相関関係検出回路、２１は
アドレスデータ変換部９Ａからの変換データとアドレス
データ変換部１５Ａからの変換データとの相関関係を検
出する相関関係検出回路、２２は同期信号検出回路５、
同期信号検出回路１１及び同期信号検出回路１７の検出
信号でＭビットのエラーが検出されても、相対関係検出
回路２０及び相対関係検出回路２１から出力された検出
信号により相対関係が保証されていると判断されている
場合に、同期信号であると認識する検出信号発生回路、
２３は出力信号形成回路、２４は同期出力信号の出力端
子である。（直列−並列変換回路３からエラー箇所検出
回路７までの回路をＮブロックの回路とし、直列−並列
変換回路９からエラー箇所検出回路１３までの回路を（
Ｎ＋１）ブロックとし、直列−並列変換回路１５からエ
ラー箇所検出回路１９までの回路を（Ｎ＋２）ブロック
の回路とする。）以上のように構成された同期信号抽出
回路について、以下図１，図２及び図３を用いてその動
作を説明する。
ものである。図３において、１はビデオ信号ＶＤの入力
端子、２は入力端子１から入力されたビデオ信号ＶＤの
１ブロックの信号（１ブロックの信号とは同期信号デー
タＳＤ，アドレスデータＡＤ，エラー検出符号ＥＤ，画
像データ郡ＤＤをまとめて言う。）を保持するための保
持回路、３は保持回路２からの出力信号を取り込んで直
列データを並列データに変換する直列−並列変換回路、
直列−並列変換回路３は入力端からエラー検出符号デー
タ変換部３Ｐ、アドレスデータ変換部３Ａ、同期信号デ
ータ変換部３Ｓを縦続接続してなり、かくして各ビデオ
信号部分ＢＤの同期信号データＳＤが同期信号データ変
換部３Ｓにシフト入力された時アドレスデータＡＤ及び
エラー検出符号データＥＤをそれぞれ変換部３Ａ及び３
Ｐに入れるようになされている。４はエラー検出符号デ
ータ変換部３Ｐからの変換データとアドレスデータ変換
部３Ａからの変換データを取り込んでアドレスのエラー
を検出するアドレスエラー検出回路、５は同期信号デー
タ変換部３Ｓからの変換データと予め定められたパター
ンと比較する同期信号検出回路、６はエラー検出符号デ
ータ変換部３Ｐからの変換データと同期信号データ変換
部３Ｓからの変換データを取り込んで同期信号のエラー
を検出する同期信号エラー検出回路、７はアドレスエラ
ー検出回路４、同期信号エラー検出回路６及び検出信号
発生回路２２の検出信号を取り込んで同期信号データと
アドレスデータのエラー検出を行なうエラー箇所判別回
路、８はビデオ信号ＶＤの１ブロックの信号を保持する
ための保持回路、９はビデオ信号ＶＤを取り込んで直列
データを並列データに変換する直列−並列変換回路、直
列−並列変換回路９は入力端子からアドレス用エラー検
出符号データ変換部９Ｐ、アドレスデータ変換部９Ａ、
同期信号データ変換部９Ｓを縦続接続してなり、回路動
作は直列−並列変換回路３と同様である。１０はエラー
検出符号データ変換部９Ｐからの変換データとアドレス
データ変換部９Ａからの変換データを取り込んでアドレ
スのエラーを検出するアドレスエラー検出回路、１１は
同期信号データ変換部９Ｓからの変換データと予め定め
られたパターンと比較する同期信号検出回路、１２はエ
ラー検出符号データ変換部９Ｐからの変換データと同期
信号データ変換部９Ｓからの変換データを取り込んで同
期信号のエラーを検出する同期信号エラー検出回路、１
３はアドレスエラー検出回路１０、同期信号エラー検出
回路１２及び検出信号発生回路２２の検出信号を取り込
んで同期信号データとアドレスデータのエラー検出を行
なうエラー箇所判別回路、１４はビデオ信号ＶＤの１ブ
ロックの信号を保持するための保持回路、１５はビデオ
信号ＶＤを取り込んで直列データを並列データに変換す
る直列−並列変換回路、直列−並列変換回路１５は入力
端子からアドレス用エラー検出符号データ変換部１５Ｐ
、アドレスデータ変換部１５Ａ、同期信号データ変換部
１５Ｓを縦続接続してなり、回路動作は直列−並列変換
回路３と同様である。１６はエラー検出符号データ変換
部１５Ｐからの変換データとアドレスデータ変換部１５
Ａからの変換データを取り込んでアドレスのエラーを検
出するアドレスエラー検出回路、１７は同期信号データ
変換部１５Ｓからの変換データと予め定められたパター
ンと比較する同期信号検出回路、１８はエラー検出符号
データ変換部１５Ｐからの変換データと同期信号データ
変換部１５Ｓからの変換データを取り込んで同期信号の
エラーを検出する同期信号エラー検出回路、１９はアド
レスエラー検出回路１６、同期信号エラー検出回路１８
及び検出信号発生回路２２の検出信号を取り込んで同期
信号データとアドレスデータのエラー検出を行なうエラ
ー箇所判別回路、２０はアドレスデータ変換部３Ａから
の変換データとアドレスデータ変換部９Ａからの変換デ
ータとの相関関係を検出する相関関係検出回路、２１は
アドレスデータ変換部９Ａからの変換データとアドレス
データ変換部１５Ａからの変換データとの相関関係を検
出する相関関係検出回路、２２は同期信号検出回路５、
同期信号検出回路１１及び同期信号検出回路１７の検出
信号でＭビットのエラーが検出されても、相対関係検出
回路２０及び相対関係検出回路２１から出力された検出
信号により相対関係が保証されていると判断されている
場合に、同期信号であると認識する検出信号発生回路、
２３は出力信号形成回路、２４は同期出力信号の出力端
子である。（直列−並列変換回路３からエラー箇所検出
回路７までの回路をＮブロックの回路とし、直列−並列
変換回路９からエラー箇所検出回路１３までの回路を（
Ｎ＋１）ブロックとし、直列−並列変換回路１５からエ
ラー箇所検出回路１９までの回路を（Ｎ＋２）ブロック
の回路とする。）以上のように構成された同期信号抽出
回路について、以下図１，図２及び図３を用いてその動
作を説明する。
【００１３】図２において、ビデオ信号ＶＤは入力端子
１から時間直列的に入力されて保持回路２で１ブロック
分のデータを保持する。保持回路２から出力された（２
ブロック分遅れた）ビデオ信号ＶＤが直列−並列変換回
路３に入力され、変換部３Ｓ，３Ａ，３Ｐでそれぞれ並
列ビットの変換データとして送出される。アドレスデー
タＡＤに対する変換データ及びエラー検出符号データＥ
Ｄに対する変換データがアドレスエラー検出回路４に与
えられる。このアドレスエラー検出回路４はアドレスデ
ータＡＤに対する変換データ及びエラー検出符号データ
ＥＤに対する変換データによってパリティチェック動作
を実行し、アドレスデータＡＤについて誤りが発生して
いない場合論理は「Ｈ」になりかつ誤りが発生した場合
論理「Ｌ」に成る検出信号Ｓ１を出力する。
１から時間直列的に入力されて保持回路２で１ブロック
分のデータを保持する。保持回路２から出力された（２
ブロック分遅れた）ビデオ信号ＶＤが直列−並列変換回
路３に入力され、変換部３Ｓ，３Ａ，３Ｐでそれぞれ並
列ビットの変換データとして送出される。アドレスデー
タＡＤに対する変換データ及びエラー検出符号データＥ
Ｄに対する変換データがアドレスエラー検出回路４に与
えられる。このアドレスエラー検出回路４はアドレスデ
ータＡＤに対する変換データ及びエラー検出符号データ
ＥＤに対する変換データによってパリティチェック動作
を実行し、アドレスデータＡＤについて誤りが発生して
いない場合論理は「Ｈ」になりかつ誤りが発生した場合
論理「Ｌ」に成る検出信号Ｓ１を出力する。
【００１４】また同期信号データＳＤに対する変換デー
タが同期信号検出回路５に与えられる。この同期信号検
出回路５は同期信号データＳＤについて予め定められた
パターンを格納記憶しており、これを順次到来する同期
信号データＳＤに対する変換データと比較して一致した
とき論理「Ｈ」に立ち上がる検出信号Ｓ２を出力する。
タが同期信号検出回路５に与えられる。この同期信号検
出回路５は同期信号データＳＤについて予め定められた
パターンを格納記憶しており、これを順次到来する同期
信号データＳＤに対する変換データと比較して一致した
とき論理「Ｈ」に立ち上がる検出信号Ｓ２を出力する。
【００１５】また同期信号データＳＤに対する変換デー
タ及びエラー検出符号データＥＤに対する変換データが
同期信号エラー検出回路６に与えられる。この同期信号
エラー検出回路６は同期信号データＳＤに対する変換デ
ータ及びエラー検出符号データに対する変換データによ
ってパリティチェック動作を実行し、同期信号データＳ
Ｄについて誤りが発生していない場合論理は「Ｈ」にな
りかつ誤りが発生した場合論理は「Ｌ」に成る検出信号
Ｓ３を出力する。
タ及びエラー検出符号データＥＤに対する変換データが
同期信号エラー検出回路６に与えられる。この同期信号
エラー検出回路６は同期信号データＳＤに対する変換デ
ータ及びエラー検出符号データに対する変換データによ
ってパリティチェック動作を実行し、同期信号データＳ
Ｄについて誤りが発生していない場合論理は「Ｈ」にな
りかつ誤りが発生した場合論理は「Ｌ」に成る検出信号
Ｓ３を出力する。
【００１６】図１に記載の直列−並列変換回路９から同
期信号エラー検出回路１２及び直列−並列変換回路１５
から同期信号エラー検出回路１８の回路動作は、上記直
列−並列変換回路３から同期信号エラー検出回路６の回
路動作と同等である。
期信号エラー検出回路１２及び直列−並列変換回路１５
から同期信号エラー検出回路１８の回路動作は、上記直
列−並列変換回路３から同期信号エラー検出回路６の回
路動作と同等である。
【００１７】またアドレスデータ変換部３Ａからの変換
データ及びアドレスデータ変換部８Ａからの変換データ
が相対関係検出回路２０に与えられる。この相対関係検
出回路２０はアドレスデータ変換部３Ａからの変換デー
タ及びアドレスデータ変換部９Ａからの変換データの関
係が一定間隔を保っている場合論理は「Ｈ」になりかつ
間隔が保たれていない場合論理は「Ｌ」に成る検出信号
Ｓ１０を出力する。
データ及びアドレスデータ変換部８Ａからの変換データ
が相対関係検出回路２０に与えられる。この相対関係検
出回路２０はアドレスデータ変換部３Ａからの変換デー
タ及びアドレスデータ変換部９Ａからの変換データの関
係が一定間隔を保っている場合論理は「Ｈ」になりかつ
間隔が保たれていない場合論理は「Ｌ」に成る検出信号
Ｓ１０を出力する。
【００１８】またアドレスデータ変換部９Ａからの変換
データ及びアドレスデータ変換部１５Ａからの変換デー
タが相対関係検出回路２１に与えられる。この相対関係
検出回路２１はアドレスデータ変換部９Ａからの変換デ
ータ及びアドレスデータ変換部１５Ａからの変換データ
の関係が一定間隔を保っている場合論理は「Ｈ」になり
かつ間隔が保たれていない場合論理は「Ｌ」になる検出
信号Ｓ１１を出力する。
データ及びアドレスデータ変換部１５Ａからの変換デー
タが相対関係検出回路２１に与えられる。この相対関係
検出回路２１はアドレスデータ変換部９Ａからの変換デ
ータ及びアドレスデータ変換部１５Ａからの変換データ
の関係が一定間隔を保っている場合論理は「Ｈ」になり
かつ間隔が保たれていない場合論理は「Ｌ」になる検出
信号Ｓ１１を出力する。
【００１９】次に検出信号発生回路２２に検出信号Ｓ２
，Ｓ５，Ｓ８，Ｓ１０，Ｓ１１が与えられ、検出信号の
うちＳ２，Ｓ５，Ｓ８で同期信号データにＭビットのエ
ラーが生じて同期信号データでないと判断されたときで
も、相対関係検出回路２０，２１からの相対関係が保た
れている場合論理は「Ｈ」になりかつ保たれていない場
合論理は「Ｌ」になる検出信号Ｓ１２を出力する。
，Ｓ５，Ｓ８，Ｓ１０，Ｓ１１が与えられ、検出信号の
うちＳ２，Ｓ５，Ｓ８で同期信号データにＭビットのエ
ラーが生じて同期信号データでないと判断されたときで
も、相対関係検出回路２０，２１からの相対関係が保た
れている場合論理は「Ｈ」になりかつ保たれていない場
合論理は「Ｌ」になる検出信号Ｓ１２を出力する。
【００２０】次にＮブロックのエラー箇所判別回路７に
検出信号Ｓ１，Ｓ３，Ｓ１２が与えられ、データのすべ
てが正しく相対関係をも保っている時には論理「Ｈ」を
出力する。また（Ｎ＋１）ブロックのエラー箇所判別回
路１３，（Ｎ＋２）ブロックのエラー箇所判別回路１９
の回路動作はＮブロックのエラー箇所判別回路７と同等
である。
検出信号Ｓ１，Ｓ３，Ｓ１２が与えられ、データのすべ
てが正しく相対関係をも保っている時には論理「Ｈ」を
出力する。また（Ｎ＋１）ブロックのエラー箇所判別回
路１３，（Ｎ＋２）ブロックのエラー箇所判別回路１９
の回路動作はＮブロックのエラー箇所判別回路７と同等
である。
【００２１】エラー箇所判別回路７，１３，１９の動作
として、Ｎブロック，（Ｎ＋１）ブロックまたは（Ｎ＋
２）ブロックの同期信号データＳＤが検出されないかま
たは誤った場合、または、同期信号データＳＤ，アドレ
スデータＡＤが誤ったときにはエラー検出符号データＥ
Ｄが検出した場合論理「Ｌ」として同期出力信号データ
を送出する。
として、Ｎブロック，（Ｎ＋１）ブロックまたは（Ｎ＋
２）ブロックの同期信号データＳＤが検出されないかま
たは誤った場合、または、同期信号データＳＤ，アドレ
スデータＡＤが誤ったときにはエラー検出符号データＥ
Ｄが検出した場合論理「Ｌ」として同期出力信号データ
を送出する。
【００２２】次にＮブロックのビデオ信号部分で同期信
号データＳＤ及びアドレスデータＡＤが正しく、エラー
検出符号データＥＤがエラー無しと検出している場合に
、（Ｎ＋１）ブロックのビデオ信号部分ＢＤのアドレス
データＡＤが正しくかつＮブロックと（Ｎ＋１）ブロッ
クのアドレスデータＡＤの相関位置が正しいにも関わら
ず、エラー検出符号データＥＤが誤っていると検出した
時には同期信号データＳＤ無しと判断し、論理「Ｌ」と
して同期出力信号データを送出する。
号データＳＤ及びアドレスデータＡＤが正しく、エラー
検出符号データＥＤがエラー無しと検出している場合に
、（Ｎ＋１）ブロックのビデオ信号部分ＢＤのアドレス
データＡＤが正しくかつＮブロックと（Ｎ＋１）ブロッ
クのアドレスデータＡＤの相関位置が正しいにも関わら
ず、エラー検出符号データＥＤが誤っていると検出した
時には同期信号データＳＤ無しと判断し、論理「Ｌ」と
して同期出力信号データを送出する。
【００２３】次にＮブロックのビデオ信号部分で同期信
号データＳＤ及びアドレスデータＡＤが正しく、エラー
検出符号データＥＤがエラー無しと検出している場合に
、（Ｎ＋１）ブロックのビデオ信号部分ＢＤのアドレス
データＡＤは正しいがＮブロックと（Ｎ＋１）ブロック
のアドレスデータＡＤの相関関係が無くかつ同期信号デ
ータＳＤが検出されなかった場合にもかかわらずエラー
検出符号データＥＤが正しいと検出した時には疑似同期
信号データと判断し、論理「Ｌ」として同期出力信号デ
ータを送出する。
号データＳＤ及びアドレスデータＡＤが正しく、エラー
検出符号データＥＤがエラー無しと検出している場合に
、（Ｎ＋１）ブロックのビデオ信号部分ＢＤのアドレス
データＡＤは正しいがＮブロックと（Ｎ＋１）ブロック
のアドレスデータＡＤの相関関係が無くかつ同期信号デ
ータＳＤが検出されなかった場合にもかかわらずエラー
検出符号データＥＤが正しいと検出した時には疑似同期
信号データと判断し、論理「Ｌ」として同期出力信号デ
ータを送出する。
【００２４】次にＮブロック，（Ｎ＋１）ブロック及び
（Ｎ＋２）ブロックのビデオ信号部分で同期信号データ
ＳＤがＭビットのエラーを生じた場合でも、Ｎブロック
と（Ｎ＋１）ブロックの相対関係及び（Ｎ＋１）ブロッ
クと（Ｎ＋２）ブロックの相対関係が保たれている場合
には同期信号データであると判断し、論理「Ｈ」として
エラー箇所検出回路７，１３，１９に出力し、他の検出
信号との関係から出力信号形成回路に信号を出力する。
（Ｎ＋２）ブロックのビデオ信号部分で同期信号データ
ＳＤがＭビットのエラーを生じた場合でも、Ｎブロック
と（Ｎ＋１）ブロックの相対関係及び（Ｎ＋１）ブロッ
クと（Ｎ＋２）ブロックの相対関係が保たれている場合
には同期信号データであると判断し、論理「Ｈ」として
エラー箇所検出回路７，１３，１９に出力し、他の検出
信号との関係から出力信号形成回路に信号を出力する。
【００２５】出力信号形成回路２３は、エラー箇所判別
回路７，エラー箇所判別回路１２及びエラー箇所判別回
路１９の出力信号の論理が「Ｈ」状態になった時、論理
「Ｈ」に立ち上がる同期出力信号を出力端子２４から出
力する。
回路７，エラー箇所判別回路１２及びエラー箇所判別回
路１９の出力信号の論理が「Ｈ」状態になった時、論理
「Ｈ」に立ち上がる同期出力信号を出力端子２４から出
力する。
【００２６】従って出力信号形成回路２３は同期信号デ
ータＳＤが同期信号抽出回路に到来するごとにそのタイ
ミングで同期出力信号を送出することになる。
ータＳＤが同期信号抽出回路に到来するごとにそのタイ
ミングで同期出力信号を送出することになる。
【００２７】かかる動作は同期信号データＳＤが到来す
るごとにそのタイミングで実行され、かくして同期信号
抽出回路から同期信号データＳＤに同期した同期出力信
号を送出できることになる。
るごとにそのタイミングで実行され、かくして同期信号
抽出回路から同期信号データＳＤに同期した同期出力信
号を送出できることになる。
【００２８】ゆえにアドレスデータＡＤ及び同期信号デ
ータＳＤは各ビデオ信号部分ＢＤの画像データ郡ＤＤに
それぞれ付されており、これを訂正するエラー検出符号
データＥＤも各画像データ郡ＤＤごとに付されている。 従ってアドレスデータについてのエラーチェックが得ら
れたタイミング同期信号抽出回路に同期信号データＳＤ
が到来したタイミングを表していると等価な意味を持っ
ている。
ータＳＤは各ビデオ信号部分ＢＤの画像データ郡ＤＤに
それぞれ付されており、これを訂正するエラー検出符号
データＥＤも各画像データ郡ＤＤごとに付されている。 従ってアドレスデータについてのエラーチェックが得ら
れたタイミング同期信号抽出回路に同期信号データＳＤ
が到来したタイミングを表していると等価な意味を持っ
ている。
【００２９】これに対して第Ｎ番地の同期信号データＳ
Ｄが同期信号抽出回路に到来したタイミングと、次の第
（Ｎ＋１）番地の同期信号データＳＤが到来したタイミ
ングとの間にあるデータ部分例えば画像データ郡ＤＤに
同期信号データＳＤのパターンと同じパターンのデータ
部分があった場合は、このデータ部分同期信号データ変
換部３Ｓに入れば同期信号検出回路５が論理「Ｈ」の一
致検出出力Ｓ２を出力する。しかしこの時には、アドレ
スデータＡＤ及びエラー検出符号データＥＤはアドレス
データ変換部３Ａ及びアドレス用エラー検出符号データ
変換部３Ｐには入れられていないので、アドレスエラー
検出回路５から論理「Ｈ」のエラー検出信号Ｓ１が送出
される確率は極めて小さくなり、従って実際上出力信号
形成回路２３から論理「Ｈ」の出力信号が送出されるお
それは無いと言ってよい。
Ｄが同期信号抽出回路に到来したタイミングと、次の第
（Ｎ＋１）番地の同期信号データＳＤが到来したタイミ
ングとの間にあるデータ部分例えば画像データ郡ＤＤに
同期信号データＳＤのパターンと同じパターンのデータ
部分があった場合は、このデータ部分同期信号データ変
換部３Ｓに入れば同期信号検出回路５が論理「Ｈ」の一
致検出出力Ｓ２を出力する。しかしこの時には、アドレ
スデータＡＤ及びエラー検出符号データＥＤはアドレス
データ変換部３Ａ及びアドレス用エラー検出符号データ
変換部３Ｐには入れられていないので、アドレスエラー
検出回路５から論理「Ｈ」のエラー検出信号Ｓ１が送出
される確率は極めて小さくなり、従って実際上出力信号
形成回路２３から論理「Ｈ」の出力信号が送出されるお
それは無いと言ってよい。
【００３０】このように図１の構成によれば、同期信号
データＳＤについての同期信号一致検出動作の検出結果
に加えてアドレスエラー検出動作の検出結果、同期信号
エラー検出動作の検出結果及びＮブロックと（Ｎ＋１）
ブロックのアドレスデータの相関関係の検出結果に基づ
いて同期出力信号を得るようにしたことにより、同期信
号データＳＤと同じパターンのデータ部分が画像データ
郡ＤＤにあったとしても、これにより誤って同期信号デ
ータの検出をする確率を格段的に低減できる。従って同
期信号データＳＤの長さを短くしても確実に同期信号デ
ータＳＤに同期した同期出力信号を得ることができるな
お上述においてはディジタルビデオ信号を伝達する場合
に本発明を適用したがこれに限らず、要は同期信号デー
タを挿入して成るディジタル信号に広く適用し得る。
データＳＤについての同期信号一致検出動作の検出結果
に加えてアドレスエラー検出動作の検出結果、同期信号
エラー検出動作の検出結果及びＮブロックと（Ｎ＋１）
ブロックのアドレスデータの相関関係の検出結果に基づ
いて同期出力信号を得るようにしたことにより、同期信
号データＳＤと同じパターンのデータ部分が画像データ
郡ＤＤにあったとしても、これにより誤って同期信号デ
ータの検出をする確率を格段的に低減できる。従って同
期信号データＳＤの長さを短くしても確実に同期信号デ
ータＳＤに同期した同期出力信号を得ることができるな
お上述においてはディジタルビデオ信号を伝達する場合
に本発明を適用したがこれに限らず、要は同期信号デー
タを挿入して成るディジタル信号に広く適用し得る。
【００３１】
【発明の効果】以上のように本発明は、同期信号データ
の検出結果と同期信号データのエラー検出結果とアドレ
スのエラー検出結果及びアドレスデータの相関関係とに
基づいて同期信号の抽出を行なうようにしたことにより
、短いデータ長の同期信号データを用いても誤動作する
確率が極めて少ない抽出動作を容易に得ることができる
優れた同期信号抽出回路を実現できるものである。
の検出結果と同期信号データのエラー検出結果とアドレ
スのエラー検出結果及びアドレスデータの相関関係とに
基づいて同期信号の抽出を行なうようにしたことにより
、短いデータ長の同期信号データを用いても誤動作する
確率が極めて少ない抽出動作を容易に得ることができる
優れた同期信号抽出回路を実現できるものである。
【図１】本発明による同期信号抽出回路の一実施例を示
すブロック図
すブロック図
【図２】同同期信号抽出回路の一般的なディジタルデー
タの構成を示す信号波形図
タの構成を示す信号波形図
【図３】同同期信号抽出回路に用いるデータ信号の構成
を示す信号波形図
を示す信号波形図
１ 入力端子
２ 保持回路
３ 直列−並列変換回路
４ アドレスエラー検出回路
５ 同期信号検出回路
６ 同期信号エラー検出回路
７ エラー箇所判別回路
８ 保持回路
９ 直列−並列変換回路
１０ アドレスエラー検出回路
１１ 同期信号検出回路
１２ 同期信号エラー検出回路
１３ エラー箇所判別回路
１４ 保持回路
１５ 直列−並列変換回路
１６ アドレスエラー検出回路
１７ 同期信号検出回路
１８ 同期信号エラー検出回路
１９ エラー箇所判別回路
２０ 相対関係検出回路
２１ 相対関係検出回路
２２ 検出信号発生回路
２３ 出力信号形成回路
２４ 出力端子
Claims (1)
- 【請求項１】連続するディジタルデータの所定の時間位
置に同期信号データ，アドレスデータ及びエラー検出符
号データを順次挿入して構成されている伝送信号の直列
データにおいて１語ずつ区別する語同期回路Ａと、前記
語同期回路Ａにおいて前記同期信号データに対応して得
られる第１の変換データに基づいて第１の変換データの
パターンが所定の基準パターンと一致しているか否かを
検出して検出信号を送出する同期信号検出回路Ｂと、前
記語同期回路Ａにおいて前記アドレスデータ及び前記エ
ラー検出符号データに対応して得られる第２及び第３の
変換データに基づいて前記アドレスデータにエラーが生
じているか否かを検出して検出信号を送出するアドレス
エラー検出回路Ｃと、前記語同期回路Ａにおいて前記第
１及び第３の変換データに基づいて前記同期信号データ
にエラーが生じているか否かを検出して検出信号を送出
する同期信号エラー検出回路Ｄと、第Ｎ番目のアドレス
データと第（Ｎ＋１）番目のアドレスデータとの相対関
係を検出する相対関係検出回路Ｅと、前記同期信号検出
回路ＢでＭビットのエラーを検出した時でも、アドレス
データの相対関係が保たれていると前記相対関係検出回
路Ｅで検出された時に同期信号であると判断する検出信
号発生回路Ｆと、前記アドレスエラー検出回路Ｃ、前記
同期信号エラー検出回路Ｄ及び前記検出信号発生回路Ｆ
の検出信号を取り込んで前記同期信号データと前記アド
レスデータのエラー検出を行なうエラー箇所判別回路Ｇ
と、前記Ｎ個のエラー箇所判別回路の判別信号の論理レ
ベルに基づいて同期出力信号を送出する出力信号形成回
路Ｈとを備えることを特徴とする同期信号抽出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3077529A JP2982348B2 (ja) | 1991-04-10 | 1991-04-10 | 同期信号抽出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3077529A JP2982348B2 (ja) | 1991-04-10 | 1991-04-10 | 同期信号抽出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04311178A true JPH04311178A (ja) | 1992-11-02 |
| JP2982348B2 JP2982348B2 (ja) | 1999-11-22 |
Family
ID=13636511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3077529A Expired - Fee Related JP2982348B2 (ja) | 1991-04-10 | 1991-04-10 | 同期信号抽出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2982348B2 (ja) |
-
1991
- 1991-04-10 JP JP3077529A patent/JP2982348B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2982348B2 (ja) | 1999-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4920535A (en) | Demultiplexer system | |
| JPH06318936A (ja) | 同期データ検出装置及び方法 | |
| JP2982731B2 (ja) | 同期信号検出方式 | |
| EP0599290B1 (en) | Synchronizing signal extracting apparatus | |
| KR950007977B1 (ko) | 디지탈 정보신호의 동기화 방법 및 장치 | |
| JPH0439818B2 (ja) | ||
| JPH04311178A (ja) | 同期信号抽出回路 | |
| US6038274A (en) | Apparatus for decoding a channel signal into an information signal and reproducing arrangement provided with the apparatus | |
| JP2982320B2 (ja) | 同期信号抽出回路 | |
| US6895542B2 (en) | Data recovery circuit and method and data receiving system using the same | |
| JP2783008B2 (ja) | フレーム同期装置 | |
| JP2817803B2 (ja) | シンク発生方法 | |
| JPH0478076B2 (ja) | ||
| JP2855651B2 (ja) | 連続パターン検出回路 | |
| JPH06225273A (ja) | 誤り訂正装置 | |
| JP3416860B2 (ja) | フレーム同期通信方法 | |
| JP2973725B2 (ja) | サブフレーム同期信号検出回路 | |
| JP3110387B2 (ja) | マルチフレーム同期検出装置 | |
| JPH0566778B2 (ja) | ||
| JP2873059B2 (ja) | 無線通信システムのパターン同期回路 | |
| JP2990094B2 (ja) | フレーム同期回路 | |
| JPS5836865B2 (ja) | デ−タ伝送方式及びその受信回路 | |
| JPH0292117A (ja) | 誤り訂正回路 | |
| JPH1065661A (ja) | フレーム同期保護回路 | |
| JPH07135497A (ja) | フレーム同期パターン検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |