JPH04309074A - 同期回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】［発明の目的］

【０００２】

【産業上の利用分野】本発明は、カラーテレビジョン受
像機などに用いられる同期回路に関する。

【０００３】

【従来の技術】近年、カラーテレビジョン受像機などに
おいて、画像メモリを用い１つの受像管画面上に別の映
像信号を映し出すようにしたピクチャー・イン・ピクチ
ャー・システム（以下ＰＩＰシステム）を採用する例が
見られる。

【０００４】このＰＩＰシステムは、予め画像メモリに
記憶させておいた映像信号を読みだして、この映像信号
と受像管を走査している本来の映像信号に対してスーパ
ーインポーズして映出するようになっているシステムで
あるが、前記画像メモリから映像信号を読み出す際には
、その読み出す順序が本来の映像信号の走査順序に一致
するようにしなければならない。これは、カラーテレビ
ジョン信号、例えばＮＴＳＣ方式の映像信号の走査方式
は１画面の映像を奇数フィールドと偶数フィールドに分
けて送る、飛び越し走査（インターレース）方式となっ
ており、前記各々のフィールドは交互に走査されるため
に、前記画像メモリから映像信号を読み出す際には、前
記画像メモリに記憶させておいた映像信号をスーパーイ
ンポーズする走査位置が奇数フィールドであるか偶数フ
ィールドであるかの判断と、前記画像メモリの映像信号
がどちらのフィールドに映出されるべきかの判断が必要
になるためである。このため、ＰＩＰシステムにおいて
は、奇数フィールドと偶数フィールドとの区別を正確に
判断できるタイミングパルスが必要となってくる。

【０００５】以下図４ないし図５を参照にして、従来の
、前記タイミングパルスを発生することのできる同期回
路を説明する。

【０００６】図４は従来の同期回路のブロック回路図で
あり、図中の（ａ）ないし（ｅ）各点における信号波形
を、図５（ａ）ないし（ｅ）の各タイミングチャート図
に示す。尚、図５（ｃ）は、図４で示す従来の同期回路
において、スイッチングトランジスタＴＲ２のコレクタ
端が出力端子５に接続されてない場合のタイミングチャ
ート図を、また図５（ｄ）は、同じく図４で示す従来の
同期回路において、スイッチングトランジスタＴＲ１の
コレクタ端が出力端子５に接続されてない場合のタイミ
ングチャート図を各々示している。

【０００７】図４において、入力端子１は、図示しない
外部装置よりコンポジットビデオ信号を入力する端子で
あり、同期分離回路２に接続されている。この同期分離
回路２は、前記入力端子１より入力されたコンポジット
ビデオ信号から複合同期信号を取り出す回路であり、複
数の出力端を有している。この出力端の１つは垂直発振
回路３に接続されており、出力端のもう１つは抵抗Ｒ１
とコンデンサＣ１とで構成される平滑回路に接続されて
いる。この平滑回路の出力はカップリングコンデンサＣ
２を介してスイッチングトランジスタＴＲ１のベースに
接続されており、ＴＲ１のコレクタは、コレクタ負荷抵
抗Ｒ３を介して電源端子４と、出力端子５とに接続され
ている。また、このスイッチングトランジスタＴＲ１は
エミッタ接地されており、ベースにはバイアス用抵抗Ｒ
２が接続されている。

【０００８】一方垂直発振回路３は、その回路内に複合
同期信号から垂直同期信号を分離する手段を有しており
、この垂直同期信号をトリガーとして、垂直走査用のド
ライブパルスを発生する垂直発振回路であり、その出力
端は抵抗Ｒ４と抵抗Ｒ５とで構成される分圧回路を介し
てスイッチングトランジスタＴＲ２のベースに接続され
ており、スイッチングトランジスタＴＲ２のコレクタは
、スイッチングトランジスタＴＲ１のコレクタとワイヤ
ードオアの状態で前記出力端子５に接続されている。

【０００９】ここで、上述のように構成された従来の同
期回路の動作を、図４と図５に示すタイミングチャート
図を参照して説明する。

【００１０】まず、入力端子１にコンポジットビデオ信
号が入力すると、このコンポジットビデオ信号は、同期
分離回路２により複合同期信号が取り出され、垂直発振
回路３と平滑回路とに対して出力される。このとき、前
記同期分離回路２の出力波形は図５（ａ）に示す様にな
っている。前記複合同期信号は前記垂直発振回路３に入
力し、複合同期信号から垂直同期信号を取り出すととも
に、この垂直同期信号をトリガーとして垂直走査用のド
ライブパルスを発生するようになっている。一方、前記
複合同期信号は抵抗Ｒ１とコンデンサＣ１とで構成され
る前記平滑回路において積分される。前記平滑回路で積
分された信号の出力波形は図５（ｂ）に示す様になって
おり、この信号は、カップリングコンデンサＣ２により
直流分をカットされた後、スイッチングトランジスタＴ
Ｒ１のベースに供給される。このスイッチングトランジ
スタＴＲ１のコレクタ端には、コレクタ負荷抵抗３を介
して電源端子４より電源が供給されているので、前記ベ
ースに供給される信号に対応するコレクタ出力信号が生
じることになる。

【００１１】ここで、図４においてスイッチングトラン
ジスタＴＲ２のコレクタ端が出力端子５に接続されてな
い場合を考えると、前記スイッチングトランジスタＴＲ
１のコレクタ出力には図５（ｃ）に示すような垂直同期
信号が生じる。しかし、前記入力端子１に入力するコン
ポジットビデオ信号が無い、無信号時には前記スイッチ
ングトランジスタＴＲ１のコレクタ端には出力信号が生
じることがなく、ＰＩＰシステムに対してタイミングパ
ルスを供給することができなくなるため、スーパーイン
ポーズする画像の動きが止まってしまう虞があった。

【００１２】この不具合を解決する手段として、図４に
示すとおり、前記スイッチングトランジスタＴＲ１のコ
レクタ出力と、前記スイッチングトランジスタＴＲ２の
コレクタ出力とをワイヤードオアさせた同期回路が考案
されている。仮りにスイッチングトランジスタＴＲ１の
コレクタ端が出力端子５に接続されてない場合を考える
と前記スイッチングトランジスタＴＲ２のコレクタ出力
には図５（ｄ）に示す様な、前記垂直発振回路３の出力
信号が反転した信号が生じることになるので、上記のよ
うに、前記スイッチングトランジスタＴＲ１のコレクタ
出力と、前記スイッチングトランジスタＴＲ２のコレク
タ出力とをワイヤードオアさせた同期回路の出力端子５
には、図５（ｅ）に示すような出力信号を得る。このよ
うに、両スイッチングトランジスタのコレクタ出力信号
をワイヤードオアしておけば、コンポジットビデオ信号
が無い、無信号時においても前記垂直発振回路３はフリ
ーラン周波数で発振しているため、ＰＩＰシステムに対
してタイミングパルス出力を供給することが可能である
。

【００１３】ところで、このような従来の同期回路では
、上述した奇数フィールドと偶数フィールドの判定には
、同期信号から得られる信号（図５（ｃ））の位相が最
も確実であるという理由から、前記出力端子５より得ら
れる出力パルスの立ち下がり位相が用いられる。しかし
ながら、前記垂直発振回路３の出力位相が、前記同期信
号より前になると、上述した理由より位相が確定しない
。あるいは、垂直発振回路３の出力位相が図５（ｃ）に
示す垂直同期信号のパルス期間より遅れると、前記出力
端子５には２発のパルスが生じることとなり正しい結果
が得られなくなる。またこれらの不具合をなくすために
は、垂直発振回路３の出力位相をある範囲に収まるよう
に制御しなければならず、設計条件が難しくなるという
問題点がある。

【００１４】

【発明が解決しようとする課題】このように、上述した
従来の同期回路では、垂直発振回路の出力パルスの位相
が同期信号の位相と異なる場合、出力端子における信号
が一定せず、ＰＩＰシステム等の負荷システムに対して
正確な信号を供給することができなくなる虞があった。

【００１５】本発明はかかる問題点に鑑みてなされたも
のであり、垂直発振回路の出力パルスの位相に影響され
ずに、信号入力時には同期信号により位相が確定したパ
ルスを出力し、無信号入力時には垂直発振回路の出力に
依存したパルスを出力することが可能な同期回路を提供
することを目的とする。

【００１６】［発明の構成］

【００１７】

【課題を解決するための手段】前記の目的を達成するた
めに本発明にによる同期回路は、コンポジットビデオ信
号を入力し、このコンポジットビデオ信号より複合同期
信号を分離出力する同期分離回路と、この同期分離回路
により分離された複合同期信号から垂直同期信号を分離
する手段と、前記垂直同期信号をトリガーとする垂直発
振回路と、この垂直発振回路により出力された信号を、
前記コンポジットビデオ信号に重畳する手段とを具備し
たものである。

【００１８】

【作用】本発明においては、同期分離回路により分離さ
れた複合同期信号の内、垂直同期信号を取り出しトリガ
ーとして動作する垂直発振回路の出力信号を、抵抗のみ
を介して、前記同期分離回路の入力信号に重畳する。

【００１９】

【実施例】以下、図面を参照にしながら本発明の実施例
について述べる。

【００２０】図１ないし図３は本発明の１実施例に係わ
り、図１は本発明の１実施例である同期回路のブロック
回路図、図２は図１に示したブロック回路における有信
号時の各部タイミング波形を示すタイミングチャート図
、図３は図１に示したブロック回路における無信号時の
各部タイミング波形を示すタイミングチャート図である
。

【００２１】図１において、入力端子１は、図示しない
外部装置よりコンポジットビデオ信号を入力する端子で
あり、同期分離回路２に接続されている。この同期分離
回路２は、前記入力端子１より入力されたコンポジット
ビデオ信号から複合同期信号を取り出す回路であり、複
数の出力端を有している。この出力端の１つは垂直発振
回路３に接続されており、出力端のもう１つは抵抗Ｒ１
とコンデンサＣ１とで構成される平滑回路に接続されて
いる。この平滑回路の出力はカップリングコンデンサＣ
２を介してスイッチングトランジスタＴＲ１のベースに
接続されており、ＴＲ１のコレクタは、コレクタ負荷抵
抗Ｒ３を介して電源端子４と、ＰＩＰシステムにタイミ
ングパルスを供給するタイミングパルス出力端子５とに
接続されている。また、このスイッチングトランジスタ
ＴＲ１はエミッタ接地されており、ベースにはバイアス
用抵抗Ｒ２が接続されている。

【００２２】一方垂直発振回路３は、その回路内に複合
同期信号から垂直同期信号を分離する手段を有しており
、この垂直同期信号をトリガーとして、垂直走査用のド
ライブパルスを発生する垂直発振回路であって、その出
力端は重畳抵抗Ｒ６を介して前記同期分離回路２の入力
端に接続されている。

【００２３】尚、図１中の（Ａ）及び（ａ）ないし（ｄ
）の各点は、図２及び図３の（Ａ）及び（ａ）ないし（
ｄ）に示すタイミングチャートに各々対応している。

【００２４】ここで、図１に示す本発明の同期回路の動
作を、図２、図３に示すタイミングチャート図を参照し
て説明する。

【００２５】まず、入力端子１に図２（Ａ）に示す様な
、同期信号が負側に、映像信号が正側に有るコンポジッ
トビデオ信号が入力すると、このコンポジットビデオ信
号は、同期分離回路２により複合同期信号が取り出され
、垂直発振回路３と平滑回路とに対して出力される。 このとき、前記同期分離回路２の出力波形は図２（ａ）
に示す様になっている。前記複合同期信号は前記垂直発
振回路３にも入力し、この垂直発振回路３において垂直
同期信号を取り出し、この垂直同期信号をトリガーとし
て垂直走査用のドライブパルスを発生するようになって
いる。一方、前記同期信号の１つは抵抗Ｒ１とコンデン
サＣ１とで構成される前記平滑回路において積分される
。この積分された信号の出力波形は図２（ｂ）に示す様
になっており、この信号は、カップリングコンデンサＣ
２により直流分をカットされた後、スイッチングトラン
ジスタＴＲ１のベースに供給される。そしてこのスイッ
チングトランジスタＴＲ１のコレクタ端には、コレクタ
負荷抵抗３を介して電源端子４より電源が供給されてい
るので、前記ベースに供給される信号に対応するコレク
タ出力信号が生じることになる。このとき、前記スイッ
チングトランジスタＴＲ１のコレクタ出力には図２（ｃ
）に示すような垂直同期信号が生じている。

【００２６】一方垂直発振回路３は、その回路内に前記
同期分離回路２で得られた複合同期信号から垂直同期信
号を分離する手段を有しており、この垂直同期パルスを
トリガーとして、垂直走査用のドライブパルスを発生す
るようになっており、その出力波形は、図２（ｄ）に示
す様になっている。また、前記垂直発振回路３の出力信
号は、重畳抵抗６を介して、前記入力端子１に入力され
た前記コンポジットビデオ信号に重畳される。このため
、図２（Ａ）に示す様に前記コンポジットビデオ信号の
直流レベルにオフセットが生じることになる。

【００２７】ところで、このとき前記コンポジットビデ
オ信号の同期信号が図２（Ａ）に示す様に負側に有るた
め、前記垂直発振回路３の出力論理は、図２（ｄ）に示
すように負となっている。したがって、後述する、無信
号時に重畳抵抗６により重畳されたパルスを同期信号と
して取り出すために、前記同期信号が正側に有る場合は
前記垂直発振回路３の出力論理を正論理とする必要があ
る。しかし、図２（Ａ）に示す様にコンポジットビデオ
信号の直流レベルにオフセットが生じたとしても、前記
同期分離回路２の出力信号は図２（ａ）に示す波形とな
る。したがって、図２（ｃ）に示す前記スイッチングト
ランジスタＴＲ１のコレクタ端には、従来の同期回路の
出力と同様な出力信号を得ることができ、位相の確定し
た出力パルスをＰＩＰシステムに供給することができる
。

【００２８】また、コンポジットビデオ信号が無い、す
なわち無信号時には、図４に示す回路図中の（Ａ）及び
（ａ）ないし（ｄ）各点の波形は図３のタイミングチャ
ート図に示す様になる。このとき、同期分離回路２の入
力部には直流レベルにオフセットが生じた入力信号が付
加されるが、前記同期分離回路２は、一般にピーククラ
ンプ方式を採用しているので、前記直流オフセットが生
じている部分を同期信号として分離する。

【００２９】以上の説明より判るとおり本発明の実施例
においては、コンポジットビデオ信号が有るときに直流
レベルのオフセットが生じても、出力端子５の出力パル
スタイミングに対しては影響を与えることがなく、前記
直流レベルのオフセットを生じさせる垂直発振回路３の
出力パルス位相が絵柄期間まで変化しなければ、従来例
で示した問題はおこらない。

【００３０】また、コンポジットビデオ信号が無い、す
なわち無信号時においても出力端子５に対して出力パル
スを出力することが可能であり、ＰＩＰシステムのロジ
ックを停止させることはない。

【００３１】

【発明の効果】以上説明したように本発明によれば、垂
直発振回路から得られるパルス出力信号を抵抗を用いて
同期分離回路への入力信号に対して加算する方式を採用
することにより、垂直発振回路の出力パルスの位相に影
響されずに信号入力時には同期信号により位相が確定し
たパルスを出力し、無信号入力時には垂直発振回路の出
力に依存したパルスを出力することが可能であり、また
、従来の同期回路では不可欠であったワイヤードオアロ
ジック回路を削除できる同期回路を構成することができ
るという効果がある。

【図面の簡単な説明】

【図１】本発明の１実施例である同期回路のブロック回
路図。

【図２】図１に示したブロック回路における有信号時の
各部タイミング波形を示すタイミングチャート図。

【図３】図１に示したブロック回路における無信号時の
各部タイミング波形を示すタイミングチャート図。

【図４】従来の同期回路のブロック回路図。

【図５】図４に示した、従来の同期回路のブロック回路
における各部タイミング波形を示すタイミングチャート
図。

【符号の説明】

１…入力端子 ２…同期分離回路 ３…垂直発振回路 ４…電源端子 ５…出力端子 ６…重畳抵抗

Claims (1)

【特許請求の範囲】
1. 【請求項１】コンポジットビデオ信号を入力し、このコ
   ンポジットビデオ信号より複合同期信号を分離出力する
   同期分離回路と、この同期分離回路により分離された複
   合同期信号から垂直同期信号を分離する手段と、前記垂
   直同期信号をトリガーとする垂直発振回路と、この垂直
   発振回路により出力された信号を、前記コンポジットビ
   デオ信号に重畳する手段とを具備したことを特徴とする
   同期回路。