JPH04307768A - 薄膜トランジスタとその製造方法 - Google Patents
薄膜トランジスタとその製造方法Info
- Publication number
- JPH04307768A JPH04307768A JP3071710A JP7171091A JPH04307768A JP H04307768 A JPH04307768 A JP H04307768A JP 3071710 A JP3071710 A JP 3071710A JP 7171091 A JP7171091 A JP 7171091A JP H04307768 A JPH04307768 A JP H04307768A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- wiring
- layer
- chemical vapor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000010408 film Substances 0.000 claims abstract description 63
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 35
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 23
- TUTOKIOKAWTABR-UHFFFAOYSA-N dimethylalumane Chemical compound C[AlH]C TUTOKIOKAWTABR-UHFFFAOYSA-N 0.000 claims abstract description 10
- 239000011159 matrix material Substances 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 82
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 70
- 235000012239 silicon dioxide Nutrition 0.000 claims description 35
- 239000000377 silicon dioxide Substances 0.000 claims description 35
- 238000005229 chemical vapour deposition Methods 0.000 claims description 22
- 239000011229 interlayer Substances 0.000 claims description 11
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 239000003574 free electron Substances 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 2
- 239000000126 substance Substances 0.000 abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 28
- 229910052751 metal Inorganic materials 0.000 description 17
- 239000002184 metal Substances 0.000 description 17
- 238000004544 sputter deposition Methods 0.000 description 13
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000000137 annealing Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置などを駆
動する薄膜トランジスタとその製造方法に関する。
動する薄膜トランジスタとその製造方法に関する。
【０００２】
【従来の技術】従来の薄膜トランジスタとその製造方法
は、液晶表示装置などを駆動するために使用し画素部と
ドライバー部の両方を一度にひとつの基板上に形成する
場合は、多結晶珪素でゲート線とトランジスタのゲート
電極を形成したのちに、層間絶縁膜となる第二二酸化珪
素層を化学気相成長法、スパッタ法または前記のふたつ
の方法を両方用いて形成し、次に前記第二二酸化珪素層
の膜質向上のために、約１０００℃の温度でアニールし
た後に、ソース及びドレイン領域から引き出し配線を取
り出すために前記アニールされた第二二酸化珪素層と熱
酸化によって形成されたゲート絶縁膜となる第一二酸化
珪素層の二層を一度にコンタクトホールを開口すること
と、ゲート電極から引き出し配線を取り出すための前記
のアニールした第二二酸化珪素層にコンタクトホールを
開口することを同時に行なっていた。その後、画素電極
となるＩＴＯ膜、データ線となるアルミニウム膜を、前
記の順序でスパッタ法を用いて形成してきた。
は、液晶表示装置などを駆動するために使用し画素部と
ドライバー部の両方を一度にひとつの基板上に形成する
場合は、多結晶珪素でゲート線とトランジスタのゲート
電極を形成したのちに、層間絶縁膜となる第二二酸化珪
素層を化学気相成長法、スパッタ法または前記のふたつ
の方法を両方用いて形成し、次に前記第二二酸化珪素層
の膜質向上のために、約１０００℃の温度でアニールし
た後に、ソース及びドレイン領域から引き出し配線を取
り出すために前記アニールされた第二二酸化珪素層と熱
酸化によって形成されたゲート絶縁膜となる第一二酸化
珪素層の二層を一度にコンタクトホールを開口すること
と、ゲート電極から引き出し配線を取り出すための前記
のアニールした第二二酸化珪素層にコンタクトホールを
開口することを同時に行なっていた。その後、画素電極
となるＩＴＯ膜、データ線となるアルミニウム膜を、前
記の順序でスパッタ法を用いて形成してきた。
【０００３】
【発明が解決しようとする課題】しかし、上記の従来の
技術では、ゲート線が多結晶珪素層だけで形成されてい
るために、前記ゲート線の配線抵抗が比較的高く、薄膜
トランジスタを用いたアクティブマトリックス素子の表
示特性が向上しなかった。
技術では、ゲート線が多結晶珪素層だけで形成されてい
るために、前記ゲート線の配線抵抗が比較的高く、薄膜
トランジスタを用いたアクティブマトリックス素子の表
示特性が向上しなかった。
【０００４】通常、前記多結晶珪素層の抵抗をできるだ
け低くするために、熱拡散法によって燐を導入するが、
前記多結晶珪素層の膜厚が５０００Åのとき、該膜抵抗
は１５Ω／□が限界である。今後の液晶表示素子の大型
化及び高精細化の進行を実現するためには、前記ゲート
線の配線抵抗の低下が必要である。そのために、前記多
結晶珪素層からなるゲート線の上に金属を形成して該膜
の配線抵抗を低下させる方法がある。前記方法において
、前記金属層の上に層間絶縁膜となる第二二酸化珪素層
を形成し、前記第二二酸化珪素層の膜質を向上させるた
めに、約１０００℃のアニールを行なうと、多結晶珪素
層と金属層からなる前記ゲート線において、前記多結晶
珪素層と前記金属層が反応して金属シリサイドが生じる
ために配線抵抗が、前記多結晶珪素層と前記金属層が反
応する前より高くなること、及び、前記金属層が溶融す
ることがあるという問題点がある。
け低くするために、熱拡散法によって燐を導入するが、
前記多結晶珪素層の膜厚が５０００Åのとき、該膜抵抗
は１５Ω／□が限界である。今後の液晶表示素子の大型
化及び高精細化の進行を実現するためには、前記ゲート
線の配線抵抗の低下が必要である。そのために、前記多
結晶珪素層からなるゲート線の上に金属を形成して該膜
の配線抵抗を低下させる方法がある。前記方法において
、前記金属層の上に層間絶縁膜となる第二二酸化珪素層
を形成し、前記第二二酸化珪素層の膜質を向上させるた
めに、約１０００℃のアニールを行なうと、多結晶珪素
層と金属層からなる前記ゲート線において、前記多結晶
珪素層と前記金属層が反応して金属シリサイドが生じる
ために配線抵抗が、前記多結晶珪素層と前記金属層が反
応する前より高くなること、及び、前記金属層が溶融す
ることがあるという問題点がある。
【０００５】そこで、前記問題点を解決するために、前
記多結晶珪素層と金属層からなるゲート線において、金
属シリサイドが形成されないか金属層が溶融しないよう
な４００℃〜７００℃の従来より低い温度でアニールす
る方法が考えられる。しかし、前記低温アニール法にお
いては、膜厚約１０００Åの熱酸化法で形成された第一
二酸化珪素層と膜厚約７０００Åの化学気相成長法で形
成された第二二酸化珪素層を一度にあけるソース及びド
レイン領域からの配線を取り出すための第一コンタクト
ホールは、図４（ａ）のような断面形状になり良好な順
テーパではあるが、エッチングが全くされないなどの不
良が多数生じる。図４において、４０１は配線を取り出
す部分となる薄膜トランジスタをなす多結晶珪素層で、
４０２はコンタクトホール、４０３は熱酸化法などで形
成された第一二酸化珪素層、４０４は化学気相成長法で
形成した第二二酸化珪素層、４０５はスパッタ法で形成
した第二二酸化珪素層である。
記多結晶珪素層と金属層からなるゲート線において、金
属シリサイドが形成されないか金属層が溶融しないよう
な４００℃〜７００℃の従来より低い温度でアニールす
る方法が考えられる。しかし、前記低温アニール法にお
いては、膜厚約１０００Åの熱酸化法で形成された第一
二酸化珪素層と膜厚約７０００Åの化学気相成長法で形
成された第二二酸化珪素層を一度にあけるソース及びド
レイン領域からの配線を取り出すための第一コンタクト
ホールは、図４（ａ）のような断面形状になり良好な順
テーパではあるが、エッチングが全くされないなどの不
良が多数生じる。図４において、４０１は配線を取り出
す部分となる薄膜トランジスタをなす多結晶珪素層で、
４０２はコンタクトホール、４０３は熱酸化法などで形
成された第一二酸化珪素層、４０４は化学気相成長法で
形成した第二二酸化珪素層、４０５はスパッタ法で形成
した第二二酸化珪素層である。
【０００６】ここで、前記エッチング不良を解消するた
めに、膜厚約１０００Åの熱酸化法で形成された第一二
酸化珪素層と膜厚約７０００Å化学気相成長法で、その
後膜厚３００〜３０００Åをスパッタ法で形成された第
二二酸化珪素層の三層を一度にあけるソース及びドレイ
ン領域からの配線を取り出すための第一コンタクトホー
ルは、図４（ｂ）のような断面形状になり化学気相成長
法で形成した膜４０４の部分が順テーパにならず前記第
一コンタクトホールを埋めるスパッタ法などで形成され
た膜の断線を引き起こすことがある。また、膜厚約７０
００Åを化学気相成長法で、その後膜厚３００〜３００
０Åをスパッタ法で形成された前記第二二酸化珪素層だ
けにあけるゲート電極からの配線を取り出すための第二
コンタクトホールは、多結晶珪素層と第二二酸化珪素層
の密着が悪いために、図４（ｃ）のような断面形状とな
り、前記第二コンタクトホールを埋める膜の断線を引き
起こすこともあるという問題点があった。ここで、液晶
表示素子に利用するという観点から考えると画素部にあ
る前記第一コンタクトホール内の配線膜の断線は点欠陥
で済み表示素子として大きな問題にならない場合もある
が、ドライバー部のコンタクトホール内の断線はすぐに
ドライバー不良を引き起こす。
めに、膜厚約１０００Åの熱酸化法で形成された第一二
酸化珪素層と膜厚約７０００Å化学気相成長法で、その
後膜厚３００〜３０００Åをスパッタ法で形成された第
二二酸化珪素層の三層を一度にあけるソース及びドレイ
ン領域からの配線を取り出すための第一コンタクトホー
ルは、図４（ｂ）のような断面形状になり化学気相成長
法で形成した膜４０４の部分が順テーパにならず前記第
一コンタクトホールを埋めるスパッタ法などで形成され
た膜の断線を引き起こすことがある。また、膜厚約７０
００Åを化学気相成長法で、その後膜厚３００〜３００
０Åをスパッタ法で形成された前記第二二酸化珪素層だ
けにあけるゲート電極からの配線を取り出すための第二
コンタクトホールは、多結晶珪素層と第二二酸化珪素層
の密着が悪いために、図４（ｃ）のような断面形状とな
り、前記第二コンタクトホールを埋める膜の断線を引き
起こすこともあるという問題点があった。ここで、液晶
表示素子に利用するという観点から考えると画素部にあ
る前記第一コンタクトホール内の配線膜の断線は点欠陥
で済み表示素子として大きな問題にならない場合もある
が、ドライバー部のコンタクトホール内の断線はすぐに
ドライバー不良を引き起こす。
【０００７】次に、スパッタ法で形成されたアルミニウ
ム膜は、多結晶珪素とのコンタクト抵抗が大きくなると
いう問題や、配線の形状をよくするという要請から珪素
や銅の不純物を含める必要があり、配線抵抗が純アルミ
ニウムより高くなっているので、液晶表示素子が大面積
化および高精細化していくと表示ムラがめだってくると
いう問題点がある。
ム膜は、多結晶珪素とのコンタクト抵抗が大きくなると
いう問題や、配線の形状をよくするという要請から珪素
や銅の不純物を含める必要があり、配線抵抗が純アルミ
ニウムより高くなっているので、液晶表示素子が大面積
化および高精細化していくと表示ムラがめだってくると
いう問題点がある。
【０００８】以上の問題点をなくすために、本発明では
、前記ゲート線の配線抵抗を低下させ、かつ、前記第一
コンタクトホールと前記第二コンタクトホールの断面形
状がどうなろうとも、選択的化学気相成長法で前記コン
タクトホール内にアルミニウムを形成することで、コン
タクトホール内での断線をなくすことを目的とする。 また、データ線をなすアルミニウム膜は化学気相成長法
で形成して、該膜中の不純物を減らして配線抵抗を減少
させることを目的とする。
、前記ゲート線の配線抵抗を低下させ、かつ、前記第一
コンタクトホールと前記第二コンタクトホールの断面形
状がどうなろうとも、選択的化学気相成長法で前記コン
タクトホール内にアルミニウムを形成することで、コン
タクトホール内での断線をなくすことを目的とする。 また、データ線をなすアルミニウム膜は化学気相成長法
で形成して、該膜中の不純物を減らして配線抵抗を減少
させることを目的とする。
【０００９】
【課題を解決するための手段】ガラス基板上に形成され
た薄膜トランジスタにおいて、層間絶縁膜に薄膜トラン
ジスタのソース及びドレイン領域、ゲート電極からの引
き出し配線をとるために開口されたコンタクトホールを
、ジメチルアルミニウムハイドライドを用いて、選択的
化学気相成長法でアルミニウム膜を形成して前記コンタ
クトホール内の配線とすることを特徴とする。
た薄膜トランジスタにおいて、層間絶縁膜に薄膜トラン
ジスタのソース及びドレイン領域、ゲート電極からの引
き出し配線をとるために開口されたコンタクトホールを
、ジメチルアルミニウムハイドライドを用いて、選択的
化学気相成長法でアルミニウム膜を形成して前記コンタ
クトホール内の配線とすることを特徴とする。
【００１０】請求項１のごとく薄膜トランジスタを形成
した後に、アクティブマトリックス素子とするために、
（ａ）画素電極となるＩＴＯ膜を堆積しエッチングする
工程と、（ｂ）プラズマを用いて層間絶縁膜をなす二酸
化珪素層の上に自由電子と水素原子を供給する工程と、
（ｃ）データ線をなすアルミニウム膜をジメチルアルミ
ニウムハイドライドを用いて化学気相成長法で堆積し、
エッチングして形成することを特徴とする。
した後に、アクティブマトリックス素子とするために、
（ａ）画素電極となるＩＴＯ膜を堆積しエッチングする
工程と、（ｂ）プラズマを用いて層間絶縁膜をなす二酸
化珪素層の上に自由電子と水素原子を供給する工程と、
（ｃ）データ線をなすアルミニウム膜をジメチルアルミ
ニウムハイドライドを用いて化学気相成長法で堆積し、
エッチングして形成することを特徴とする。
【００１１】請求項２（ｂ）の工程で、前記二酸化珪素
層の上に水素原子を供給する工程と同時に、薄膜トラン
ジスタのチャネル層の水素化も行うことを特徴とする。
層の上に水素原子を供給する工程と同時に、薄膜トラン
ジスタのチャネル層の水素化も行うことを特徴とする。
【００１２】
【実施例】以下、本発明について、実施例に基づき詳細
に説明する。
に説明する。
【００１３】図１は、トランジスタ部を形成後に層間絶
縁膜となる第二二酸化珪素層１０６を化学気相成長法ま
たはスパッタ法などで堆積して、コンタクトホールを開
口したときの断面図である。
縁膜となる第二二酸化珪素層１０６を化学気相成長法ま
たはスパッタ法などで堆積して、コンタクトホールを開
口したときの断面図である。
【００１４】図１（ａ）は画素部で、ゲート電極及びゲ
ート線は該膜の配線抵抗を低下させる必要があるため、
燐や砒素などの不純物がドープされた第二多結晶珪素層
１０５ａと金属層１０５ｂの二層で形成されて、図１（
ｂ）はドライバー部で、ゲート電極は燐や砒素などの不
純物がドープされた第二多結晶珪素層１０５ａだけで形
成されて、ゲート電極への配線はアルミニウム膜を使用
するため配線抵抗は十分低いことおよび、ドライバー部
のゲート電極に金属層をもうけるとアルミニウム膜との
コンタクト抵抗が増加する等の理由から、第二多結晶珪
素層一層だけで形成されている。ソース領域１０１、チ
ャネル層１０２、ドレイン領域１０３は第一多結晶珪素
層で形成され、１０４は第一多結晶珪素層の表面を熱酸
化法などで形成した５００〜１５００Åの厚さをなす第
一二酸化珪素層で、１０６は化学気相成長法またはスパ
ッタ法で堆積した膜厚が約１μｍより薄い程度の層間絶
縁膜となる第二二酸化珪素層である。
ート線は該膜の配線抵抗を低下させる必要があるため、
燐や砒素などの不純物がドープされた第二多結晶珪素層
１０５ａと金属層１０５ｂの二層で形成されて、図１（
ｂ）はドライバー部で、ゲート電極は燐や砒素などの不
純物がドープされた第二多結晶珪素層１０５ａだけで形
成されて、ゲート電極への配線はアルミニウム膜を使用
するため配線抵抗は十分低いことおよび、ドライバー部
のゲート電極に金属層をもうけるとアルミニウム膜との
コンタクト抵抗が増加する等の理由から、第二多結晶珪
素層一層だけで形成されている。ソース領域１０１、チ
ャネル層１０２、ドレイン領域１０３は第一多結晶珪素
層で形成され、１０４は第一多結晶珪素層の表面を熱酸
化法などで形成した５００〜１５００Åの厚さをなす第
一二酸化珪素層で、１０６は化学気相成長法またはスパ
ッタ法で堆積した膜厚が約１μｍより薄い程度の層間絶
縁膜となる第二二酸化珪素層である。
【００１５】この後、第二二酸化珪素層の膜質を向上さ
せるために、ゲート電極およびゲート線をなす第二多結
晶珪素層と金属層が反応して該膜の配線抵抗が高くなら
ないような温度の４００〜７００℃にアニールする。こ
こでのアニール温度はゲート線１０５ｂに使用する金属
の種類によって異なり、シリサイド化をおこし抵抗が高
くならない限り、または、金属が溶融しない限りできる
だけ高い温度のほうが前記第二二酸化珪素層の膜質が向
上するので望ましい。次に、ソース及びドレイン領域か
ら引き出し配線を取り出すための第一コンタクトホール
１０７と、ゲート電極から引出し配線を取り出すための
ドライバー部にだけ存在する第二コンタクトホール１０
８を同時に開口する。第一及び第二コンタクトホール１
０７、１０８は、第二二酸化珪素層のアニール温度が通
常より低いために図４のような断面形状になり、スパッ
タ法などで形成された膜では引き出し配線の断線が生じ
易いので、図２のように第一及び第二コンタクトホール
１０７、１０８はジメチルアルミニウムハイドライドガ
ス
せるために、ゲート電極およびゲート線をなす第二多結
晶珪素層と金属層が反応して該膜の配線抵抗が高くなら
ないような温度の４００〜７００℃にアニールする。こ
こでのアニール温度はゲート線１０５ｂに使用する金属
の種類によって異なり、シリサイド化をおこし抵抗が高
くならない限り、または、金属が溶融しない限りできる
だけ高い温度のほうが前記第二二酸化珪素層の膜質が向
上するので望ましい。次に、ソース及びドレイン領域か
ら引き出し配線を取り出すための第一コンタクトホール
１０７と、ゲート電極から引出し配線を取り出すための
ドライバー部にだけ存在する第二コンタクトホール１０
８を同時に開口する。第一及び第二コンタクトホール１
０７、１０８は、第二二酸化珪素層のアニール温度が通
常より低いために図４のような断面形状になり、スパッ
タ法などで形成された膜では引き出し配線の断線が生じ
易いので、図２のように第一及び第二コンタクトホール
１０７、１０８はジメチルアルミニウムハイドライドガ
ス
【化１】
を用いて、アルミニウムをコンタクトホールの内部に選
択的化学気相成長法で成長させることで、引き出し配線
の断線をかなり減少させられる。
択的化学気相成長法で成長させることで、引き出し配線
の断線をかなり減少させられる。
【００１６】図２（ａ）は画素部で、図２（ｂ）はドラ
イバー部をなし、１０９は前記選択的化学気相成長法で
形成したアルミニウム膜である。ここで、アルミニウム
膜を多結晶珪素の上に選択成長させるためには、第二二
酸化珪素層１０６を傷つけない程度に第一多結晶珪素層
のソース及びドレイン領域１０１、１０３およびゲート
電極１０５ａのコンタクト部を希釈フッ酸で処理後水洗
して、表面に水素原子を終端させておく必要がある。
イバー部をなし、１０９は前記選択的化学気相成長法で
形成したアルミニウム膜である。ここで、アルミニウム
膜を多結晶珪素の上に選択成長させるためには、第二二
酸化珪素層１０６を傷つけない程度に第一多結晶珪素層
のソース及びドレイン領域１０１、１０３およびゲート
電極１０５ａのコンタクト部を希釈フッ酸で処理後水洗
して、表面に水素原子を終端させておく必要がある。
【００１７】また、アルミニウム層１０９を形成する前
の状態は図１から、第二二酸化珪素層１０６及びコンタ
クトホールの引き出し配線の接触部にあたる多結晶珪素
層１０１、１０３、１０５ａしか表面には露出していな
いので、約２７０℃の温度で多結晶珪素上には、アルミ
ニウム膜が成長し二酸化珪素上には成長しない前記ジメ
チルアルミニウムハイドライドを熱分解させて、アルミ
ニウムを多結晶珪素層１０１、１０３、１０５ａの上だ
けに選択的に成長させることができるので、コンタクト
ホール１０７、１０８をアルミニウム膜で埋め込むこと
が可能である。
の状態は図１から、第二二酸化珪素層１０６及びコンタ
クトホールの引き出し配線の接触部にあたる多結晶珪素
層１０１、１０３、１０５ａしか表面には露出していな
いので、約２７０℃の温度で多結晶珪素上には、アルミ
ニウム膜が成長し二酸化珪素上には成長しない前記ジメ
チルアルミニウムハイドライドを熱分解させて、アルミ
ニウムを多結晶珪素層１０１、１０３、１０５ａの上だ
けに選択的に成長させることができるので、コンタクト
ホール１０７、１０８をアルミニウム膜で埋め込むこと
が可能である。
【００１８】次に、画素電極となるＩＴＯ膜を形成後、
データ線となるべきアルミニウム膜をジメチルアルミニ
ウムハイドライドガスを用いて化学気相成長法で形成す
るために、層間絶縁膜をなす第二二酸化珪素層１０６の
表面に、プラズマ法で自由電子と水素原子を供給して約
２７０℃の温度で化学気相成長が起こるようにする。ま
た、このときに行う水素プラズマで薄膜トランジスタの
チャネル層１０２で多結晶珪素のダングリングボンドを
解消し、薄膜トランジスタのオン電流特性を向上させる
ことできる水素化の効果も同時に生じる。その後ジメチ
ルアルミニウムハイドライドガスを用いて、化学気相成
長法でアルミニウム膜を堆積してエッチングを行いデー
タ線を図３のように形成する。
データ線となるべきアルミニウム膜をジメチルアルミニ
ウムハイドライドガスを用いて化学気相成長法で形成す
るために、層間絶縁膜をなす第二二酸化珪素層１０６の
表面に、プラズマ法で自由電子と水素原子を供給して約
２７０℃の温度で化学気相成長が起こるようにする。ま
た、このときに行う水素プラズマで薄膜トランジスタの
チャネル層１０２で多結晶珪素のダングリングボンドを
解消し、薄膜トランジスタのオン電流特性を向上させる
ことできる水素化の効果も同時に生じる。その後ジメチ
ルアルミニウムハイドライドガスを用いて、化学気相成
長法でアルミニウム膜を堆積してエッチングを行いデー
タ線を図３のように形成する。
【００１９】図３において、図３（ａ）は画素部で、図
３（ｂ）はドライバー部をなし、１１０はＩＴＯ膜で形
成された画素電極であり、１１１はアルミニウム膜で形
成されたデータ線である。ここで、データ線となり得る
アルミニウム膜を、通常どうりにターゲットとして珪素
と銅を不純物に含んだアルミニウムを用いてスパッタ法
で堆積しエッチングすると、珪素がエッチングされるべ
きところに残るために、前記データ線と前記画素電極の
短絡を防止すべく、珪素を除去するために層間絶縁膜や
コンタクトホールの不良を引き起こす化学的乾式エッチ
ング法を用いていたが、化学気相成長法でアルミニウム
層を形成することで、乾式エッチング法を使用しなくて
もよいので前記不良を解消できる。また、純アルミニウ
ム膜の配線抵抗の値は混じったスパッタ法によって形成
された膜より低くなるために、液晶表示パネルが大面積
及び高精細になっても画面の上下ムラを少なくできる。
３（ｂ）はドライバー部をなし、１１０はＩＴＯ膜で形
成された画素電極であり、１１１はアルミニウム膜で形
成されたデータ線である。ここで、データ線となり得る
アルミニウム膜を、通常どうりにターゲットとして珪素
と銅を不純物に含んだアルミニウムを用いてスパッタ法
で堆積しエッチングすると、珪素がエッチングされるべ
きところに残るために、前記データ線と前記画素電極の
短絡を防止すべく、珪素を除去するために層間絶縁膜や
コンタクトホールの不良を引き起こす化学的乾式エッチ
ング法を用いていたが、化学気相成長法でアルミニウム
層を形成することで、乾式エッチング法を使用しなくて
もよいので前記不良を解消できる。また、純アルミニウ
ム膜の配線抵抗の値は混じったスパッタ法によって形成
された膜より低くなるために、液晶表示パネルが大面積
及び高精細になっても画面の上下ムラを少なくできる。
【００２０】
【発明の効果】以上述べた本発明によれば、ゲート線を
多結晶珪素と金属の二層構造とすることで該膜の配線抵
抗を低下させることができ、コンタクトホールの形状が
断線を生じやすくなっていても、前記コンタクトホール
内にアルミニウム膜を選択的に化学気相成長法で形成す
るために配線の断線が大幅に減少する。データ線を純ア
ルミニウムで形成できるために配線抵抗が、スパッタ法
で形成された膜よりも半分程度低くなるため、アクティ
ブマトリックス素子の大面積化と高精細化に対応できる
。前記効果に付随して、化学気相成長法でアルミニウム
膜を堆積するために、二酸化珪素層の表面に水素原子を
供給するときに、薄膜トランジスタのチャネル層の水素
化も併せて行える。
多結晶珪素と金属の二層構造とすることで該膜の配線抵
抗を低下させることができ、コンタクトホールの形状が
断線を生じやすくなっていても、前記コンタクトホール
内にアルミニウム膜を選択的に化学気相成長法で形成す
るために配線の断線が大幅に減少する。データ線を純ア
ルミニウムで形成できるために配線抵抗が、スパッタ法
で形成された膜よりも半分程度低くなるため、アクティ
ブマトリックス素子の大面積化と高精細化に対応できる
。前記効果に付随して、化学気相成長法でアルミニウム
膜を堆積するために、二酸化珪素層の表面に水素原子を
供給するときに、薄膜トランジスタのチャネル層の水素
化も併せて行える。
【図面の簡単な説明】
【図１】本発明の薄膜トランジスタのコンタクトホール
開口後の断面図
開口後の断面図
【図２】本発明の薄膜トランジスタのコンタクトホール
にアルミニウム膜を埋め込んだ後の断面図
にアルミニウム膜を埋め込んだ後の断面図
【図３】本発
明の薄膜トランジスタを用いたアクティブマトリックス
素子の断面図
明の薄膜トランジスタを用いたアクティブマトリックス
素子の断面図
【図４】従来のコンタクトホールの形状
１０１ ソース領域
１０２ チャネル層
１０３ ドレイン領域
１０４ 第一二酸化珪素層
１０５ａ 多結晶珪素層からなるゲート電極およびゲ
ート線 １０５ｂ 金属層からなるゲート電極およびゲート線
１０６ 層間絶縁膜となる第二二酸化珪素層１０７
ソースまたはドレイン領域の上にあけるコンタクトホ
ール １０８ ゲート電極の上にあけるコンタクトホール１
０９ コンタクトホールを埋めるアルミニウム膜１１
０ 画素電極 １１１ アルミニウム配線 ４０１ 多結晶珪素層 ４０２ コンタクトホール ４０３ 第一二酸化珪素層
ート線 １０５ｂ 金属層からなるゲート電極およびゲート線
１０６ 層間絶縁膜となる第二二酸化珪素層１０７
ソースまたはドレイン領域の上にあけるコンタクトホ
ール １０８ ゲート電極の上にあけるコンタクトホール１
０９ コンタクトホールを埋めるアルミニウム膜１１
０ 画素電極 １１１ アルミニウム配線 ４０１ 多結晶珪素層 ４０２ コンタクトホール ４０３ 第一二酸化珪素層
Claims (3)
- 【請求項１】ガラス基板上に形成された薄膜トランジス
タにおいて、層間絶縁膜に薄膜トランジスタのソース及
びドレイン領域、ゲート電極からの引き出し配線をとる
ために開口されたコンタクトホールを、ジメチルアルミ
ニウムハイドライドを用いて、選択的化学気相成長法で
アルミニウム膜を形成して前記コンタクトホール内の配
線とすることを特徴とする薄膜トランジスタとその製造
方法。 - 【請求項２】請求項１のごとく薄膜トランジスタを形成
した後に、アクティブマトリックス素子とするために、
（ａ）画素電極となるＩＴＯ膜を堆積しエッチングする
工程と、（ｂ）プラズマを用いて層間絶縁膜をなす二酸
化珪素層の上に自由電子と水素原子を供給する工程と、
（ｃ）データ線をなすアルミニウム膜をジメチルアルミ
ニウムハイドライドを用いて化学気相成長法で堆積し、
エッチングして形成することを特徴とする薄膜トランジ
スタとその製造方法。 - 【請求項３】請求項２（ｂ）の工程で、前記二酸化珪素
層の上に水素原子を供給する工程と同時に、薄膜トラン
ジスタのチャネル層の水素化も行うことを特徴とする薄
膜トランジスタとその製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3071710A JPH04307768A (ja) | 1991-04-04 | 1991-04-04 | 薄膜トランジスタとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3071710A JPH04307768A (ja) | 1991-04-04 | 1991-04-04 | 薄膜トランジスタとその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04307768A true JPH04307768A (ja) | 1992-10-29 |
Family
ID=13468369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3071710A Pending JPH04307768A (ja) | 1991-04-04 | 1991-04-04 | 薄膜トランジスタとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04307768A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013546158A (ja) * | 2010-09-06 | 2013-12-26 | ユ−ジーン テクノロジー カンパニー．リミテッド | 半導体素子の製造方法 |
-
1991
- 1991-04-04 JP JP3071710A patent/JPH04307768A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013546158A (ja) * | 2010-09-06 | 2013-12-26 | ユ−ジーン テクノロジー カンパニー．リミテッド | 半導体素子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100499137C (zh) | 源极/漏极电极、晶体管衬底及其制造方法和显示装置 | |
| US6252247B1 (en) | Thin film transistor, a method for producing the thin film transistor, and a liquid crystal display using a TFT array substrate | |
| CN100470843C (zh) | 半导体器件及其制造的方法 | |
| JPH07221017A (ja) | 半導体装置およびその作製方法 | |
| JPH0823100A (ja) | 半導体装置およびその作製方法 | |
| JPH09148586A (ja) | 薄膜トランジスタ及びその製造方法 | |
| WO2006038351A1 (ja) | 結晶質半導体膜およびその製造方法 | |
| US6225218B1 (en) | Semiconductor device and its manufacturing method | |
| US5834827A (en) | Thin film semiconductor device, fabrication method thereof, electronic device and its fabrication method | |
| KR0124958B1 (ko) | 액정용 박막트랜지스터 및 그 제조방법 | |
| US20040023446A1 (en) | Method of manufacturing thin film transistor, method of manufacturing flat panel display, thin film transistor, and flat panel display | |
| JPH04307768A (ja) | 薄膜トランジスタとその製造方法 | |
| JPH05235353A (ja) | アクティブマトリックス基板とその製造方法 | |
| JP2717233B2 (ja) | 絶縁ゲイト型電界効果半導体装置およびその作製方法 | |
| JPH05242745A (ja) | Ｉｔｏ膜の形成方法及び液晶表示素子の製造方法 | |
| JP3127615B2 (ja) | 液晶装置の製造方法 | |
| KR100489167B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| JP3417182B2 (ja) | 薄膜半導体装置の製造方法及び電子機器の製造方法 | |
| JP5601822B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| KR100304824B1 (ko) | 다결정실리콘박막트랜지스터액정표시기 | |
| JPH07106586A (ja) | 液晶表示装置 | |
| JPH04309928A (ja) | 薄膜トランジスタとその製造方法 | |
| JP3161466B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH06260646A (ja) | 薄膜半導体装置およびその製造方法 | |
| JP2514166B2 (ja) | アクティブマトリックス液晶表示装置の製造方法 |