JPH04306841A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04306841A JPH04306841A JP7125091A JP7125091A JPH04306841A JP H04306841 A JPH04306841 A JP H04306841A JP 7125091 A JP7125091 A JP 7125091A JP 7125091 A JP7125091 A JP 7125091A JP H04306841 A JPH04306841 A JP H04306841A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- sio2
- ions
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 56
- 229910052681 coesite Inorganic materials 0.000 claims abstract description 28
- 229910052906 cristobalite Inorganic materials 0.000 claims abstract description 28
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 28
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 28
- 229910052682 stishovite Inorganic materials 0.000 claims abstract description 28
- 229910052905 tridymite Inorganic materials 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000010438 heat treatment Methods 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 14
- 238000005468 ion implantation Methods 0.000 claims abstract description 12
- 239000005380 borophosphosilicate glass Substances 0.000 claims abstract description 7
- 229910003915 SiCl2H2 Inorganic materials 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims abstract description 4
- 238000009792 diffusion process Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 11
- 229910052801 chlorine Inorganic materials 0.000 abstract description 8
- 239000000460 chlorine Substances 0.000 abstract description 8
- -1 chlorine ions Chemical class 0.000 abstract description 8
- 150000002500 ions Chemical class 0.000 abstract description 8
- 239000013078 crystal Substances 0.000 abstract description 6
- 230000003292 diminished effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 23
- 238000007796 conventional method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、ＬＤＤ構造のゲート
電極を有するＳｉ基板に結晶欠陥が少ないソース・ドレ
イン拡散領域を形成することからなる半導体装置の製造
方法に関する。
電極を有するＳｉ基板に結晶欠陥が少ないソース・ドレ
イン拡散領域を形成することからなる半導体装置の製造
方法に関する。
【０００２】
【従来の技術と課題】半導体装置の製造方法において、
ソース・ドレイン領域を形成させるのに従来一般に次の
ような方法が行われている。（図２の（ａ）および（ｂ
）参照）
ソース・ドレイン領域を形成させるのに従来一般に次の
ような方法が行われている。（図２の（ａ）および（ｂ
）参照）
【０００３】ｉ）ゲートは電極１２を設けたＳｉ基板１
１の上にＣＶＤ法でＳｉＯ２層を堆積させ、ｉｉ）ゲー
ト電極の側壁にＳｉＯ２のサイドウォール１３を形成し
ながらＳｉ基板上に約１００〜４００ÅのＳｉＯ２膜１
４を残し、ｉｉｉ）Ａｓ＋イオンなどのイオン注入１５
を行い、ｉｖ）生成したソース・ドレイン領域の不純物
を拡散させるため例えば８００°を約１時間の中温熱処
理を行い、ｖ）ソース・ドレイン領域の外方拡散を行う
ためにＮＳＧ層１６を堆積し、ｖｉ）ＮＳＧ層の上に層
間段差を小さくするためＢＰＳＧ層１７を堆積し、ｖｉ
ｉ）次いで例えば約９５０°Ｃで３０分間高温熱処理し
てソース・ドレイン拡散領域１８を形成させる。
１の上にＣＶＤ法でＳｉＯ２層を堆積させ、ｉｉ）ゲー
ト電極の側壁にＳｉＯ２のサイドウォール１３を形成し
ながらＳｉ基板上に約１００〜４００ÅのＳｉＯ２膜１
４を残し、ｉｉｉ）Ａｓ＋イオンなどのイオン注入１５
を行い、ｉｖ）生成したソース・ドレイン領域の不純物
を拡散させるため例えば８００°を約１時間の中温熱処
理を行い、ｖ）ソース・ドレイン領域の外方拡散を行う
ためにＮＳＧ層１６を堆積し、ｖｉ）ＮＳＧ層の上に層
間段差を小さくするためＢＰＳＧ層１７を堆積し、ｖｉ
ｉ）次いで例えば約９５０°Ｃで３０分間高温熱処理し
てソース・ドレイン拡散領域１８を形成させる。
【０００４】しかしこのような方法では、Ｓｉ基板に結
晶欠陥が発生し、この欠陥はその後の熱処理でも消失し
ない。したがって半導体装置の電気的リークの原因とな
り、歩留りが低下するという問題がある。
晶欠陥が発生し、この欠陥はその後の熱処理でも消失し
ない。したがって半導体装置の電気的リークの原因とな
り、歩留りが低下するという問題がある。
【０００５】
【課題を解決するための手段】上記の問題点を解決する
ために、この発明は、ａ）ゲート電極を備えたＳｉ基板
上にＳｉＯ２層を堆積させ、ｂ）ゲート電極の側壁にＳ
ｉＯ２のサイドウォールを残しながらＳｉ基板が露出す
るまでエッチングを行い、ｃ）ＳｉＣｌ２Ｈ２＋Ｎ２Ｏ
ガスの雰囲気下、ＣＶＤ法でＳｉＯ２膜を全面に形成さ
せ、ｄ）イオン注入を行い、ｅ）中温熱処理を行い、ｆ
）ＮＳＧ層およびＢＰＳＧ層を順に積層し、次いでｇ）
高温熱処理を行って、Ｓｉ基板上にソース・ドレインの
拡散領域を形成することからなる半導体装置の製造方法
を提供するものである。
ために、この発明は、ａ）ゲート電極を備えたＳｉ基板
上にＳｉＯ２層を堆積させ、ｂ）ゲート電極の側壁にＳ
ｉＯ２のサイドウォールを残しながらＳｉ基板が露出す
るまでエッチングを行い、ｃ）ＳｉＣｌ２Ｈ２＋Ｎ２Ｏ
ガスの雰囲気下、ＣＶＤ法でＳｉＯ２膜を全面に形成さ
せ、ｄ）イオン注入を行い、ｅ）中温熱処理を行い、ｆ
）ＮＳＧ層およびＢＰＳＧ層を順に積層し、次いでｇ）
高温熱処理を行って、Ｓｉ基板上にソース・ドレインの
拡散領域を形成することからなる半導体装置の製造方法
を提供するものである。
【０００６】この発明において、ａ）工程で常法によっ
てゲート電極が設けられたＳｉ基板上に、通常のＣＶＤ
法でＳｉＯ２層が堆積される。次にｂ）の工程で、例え
ば通常のＲＩＥ法とＨＦ処理法によって、ゲート電極の
側壁にＳｉＯ２のサイドウォールを残しながらＳｉ基板
が露出するまでエッチングを行う。
てゲート電極が設けられたＳｉ基板上に、通常のＣＶＤ
法でＳｉＯ２層が堆積される。次にｂ）の工程で、例え
ば通常のＲＩＥ法とＨＦ処理法によって、ゲート電極の
側壁にＳｉＯ２のサイドウォールを残しながらＳｉ基板
が露出するまでエッチングを行う。
【０００７】次にｃ）工程で特にＳｉＣｌ２Ｈ２＋Ｎ２
Ｏガス雰囲気下、ＣＶＤ法でＳｉＯ２膜を全面に形成さ
せる。ｄ）工程ではＡｓ＋イオンまたはＢ＋イオンなど
のイオン注入を行う。次にｅ）工程で中温熱処理を約７
５０〜８５０°Ｃで約３０分間〜２時間行い、ｆ）工程
でＮＳＧ層とＢＰＳＧ層を常法で堆積させる。最後にｇ
）工程で９００〜１０００°Ｃにて約１５分間〜１時間
高温熱処理を行う。
Ｏガス雰囲気下、ＣＶＤ法でＳｉＯ２膜を全面に形成さ
せる。ｄ）工程ではＡｓ＋イオンまたはＢ＋イオンなど
のイオン注入を行う。次にｅ）工程で中温熱処理を約７
５０〜８５０°Ｃで約３０分間〜２時間行い、ｆ）工程
でＮＳＧ層とＢＰＳＧ層を常法で堆積させる。最後にｇ
）工程で９００〜１０００°Ｃにて約１５分間〜１時間
高温熱処理を行う。
【０００８】上記のようなこの発明方法によれば、ａ）
工程で堆積させたＳｉＯ２層をＳｉ基板が露出するまで
除いてＳｉＣｌ２Ｈ２＋Ｎ２Ｏガスの存在下でＳｉＯ２
膜を形成するので、その後のイオン注入時に塩素イオン
がノックオンによって基板に打込まれる。したがってそ
の後高温熱処理するを行うとイオン注入時に形成された
クラスタによる欠陥が塩素イオンで融解され欠陥が減少
する。 次に実施例によってこの発明を説明するがこの発明を限
定するものではない。
工程で堆積させたＳｉＯ２層をＳｉ基板が露出するまで
除いてＳｉＣｌ２Ｈ２＋Ｎ２Ｏガスの存在下でＳｉＯ２
膜を形成するので、その後のイオン注入時に塩素イオン
がノックオンによって基板に打込まれる。したがってそ
の後高温熱処理するを行うとイオン注入時に形成された
クラスタによる欠陥が塩素イオンで融解され欠陥が減少
する。 次に実施例によってこの発明を説明するがこの発明を限
定するものではない。
【０００９】
【実施例】図１（ａ）に示すように、まず常法によって
Ｓｉ基板１の上にＳｉＯ２膜２を介してゲート電極３を
作製する。次にＣＶＤ法によってＳｉＯ２層をＳｉ基板
１とゲート電極３の上の全面に堆積させ次いでＲＩＥエ
ッチング法とＨＦ処理によって、ＳｉＯ２層をゲート電
極の側壁にサイドウオール４を形成しながらＳｉ基板１
が露出するまで除去する（図１（ｂ））。次いでＳｉＣ
ｌ２Ｈ２＋Ｎ２Ｏガス雰囲気下で、全面的に５０〜２０
０Åの厚みのＳｉＯ２膜５を堆積させた後４０〜８０ｋ
ｅＶの加速エネルギー、３〜５×１０１５イオン／ｃｍ
２のドーズ量でＡｓ＋イオン６を注入する（図１（ｃ）
）。
Ｓｉ基板１の上にＳｉＯ２膜２を介してゲート電極３を
作製する。次にＣＶＤ法によってＳｉＯ２層をＳｉ基板
１とゲート電極３の上の全面に堆積させ次いでＲＩＥエ
ッチング法とＨＦ処理によって、ＳｉＯ２層をゲート電
極の側壁にサイドウオール４を形成しながらＳｉ基板１
が露出するまで除去する（図１（ｂ））。次いでＳｉＣ
ｌ２Ｈ２＋Ｎ２Ｏガス雰囲気下で、全面的に５０〜２０
０Åの厚みのＳｉＯ２膜５を堆積させた後４０〜８０ｋ
ｅＶの加速エネルギー、３〜５×１０１５イオン／ｃｍ
２のドーズ量でＡｓ＋イオン６を注入する（図１（ｃ）
）。
【００１０】次いで約８００°Ｃで約１時間中温熱処理
を行い、常法によってＮＳＧ層７とＢＰＳＧ層８を順に
堆積させた後約９５０°Ｃで３０分間高温熱処理を行い
、ソース・ドレインの拡散層９を形成させる（図１（ｄ
））。その結果、Ａｓ＋イオン注入時にＳｉＯ２膜５中
に存在する塩素イオンがＳｉ基板に打込まれ熱処理によ
って拡散されて、イオン注入時に生成した結晶血漿欠陥
がこの塩素イオンで融解され結晶欠陥が減少する。
を行い、常法によってＮＳＧ層７とＢＰＳＧ層８を順に
堆積させた後約９５０°Ｃで３０分間高温熱処理を行い
、ソース・ドレインの拡散層９を形成させる（図１（ｄ
））。その結果、Ａｓ＋イオン注入時にＳｉＯ２膜５中
に存在する塩素イオンがＳｉ基板に打込まれ熱処理によ
って拡散されて、イオン注入時に生成した結晶血漿欠陥
がこの塩素イオンで融解され結晶欠陥が減少する。
【００１１】
【発明の効果】イオン注入前にＳｉ基板の汚染防止のた
めに、最初に作製したＳｉＯ２層をＳｉ基板が露出する
まで除いてから新たにＳｉＯ２膜を作製するが、このＳ
ｉＯ２膜はＳｉＣｌ２Ｈ２＋Ｎ２Ｏガスの雰囲気下で作
製する。 したがってこのＳｉＯ２膜中に存在する塩素イオンは、
イオン注入時にＳｉ基板に打込まれる。それ故高温熱処
理を行うと、イオンによるクラスタで形成された結晶欠
陥が塩素イオンで融解され、欠陥が減少し、ソーク電流
が低下し歩留りが向上する。
めに、最初に作製したＳｉＯ２層をＳｉ基板が露出する
まで除いてから新たにＳｉＯ２膜を作製するが、このＳ
ｉＯ２膜はＳｉＣｌ２Ｈ２＋Ｎ２Ｏガスの雰囲気下で作
製する。 したがってこのＳｉＯ２膜中に存在する塩素イオンは、
イオン注入時にＳｉ基板に打込まれる。それ故高温熱処
理を行うと、イオンによるクラスタで形成された結晶欠
陥が塩素イオンで融解され、欠陥が減少し、ソーク電流
が低下し歩留りが向上する。
【図１】この発明の方法を説明する工程説明図である。
【図２】従来の方法を説明する工程説明図である。
１ Ｓｉ基板
２ ＳｉＯ２膜
３ ゲート電極
４ サイドウォール
５ ＳｉＯ２膜
６ イオン注入
７ ＮＳＧ層
８ ＢＰＳＧ層
９ ソース・ドレイン拡散層
Claims (1)
- 【請求項１】 ａ）ゲート電極を備えたＳｉ基板上に
ＳｉＯ２層を堆積させ、ｂ）ゲート電極の側壁にＳｉＯ
２のサイドウォールを残しながらＳｉ基板が露出するま
でエッチングを行い、ｃ）ＳｉＣｌ２Ｈ２＋Ｎ２Ｏガス
の雰囲気下、ＣＶＤ法でＳｉＯ２膜を全面に形成させ、
ｄ）イオン注入を行い、ｅ）中温熱処理を行い、ｆ）Ｎ
ＳＧ層およびＢＰＳＧ層を順に積層し、次いでｇ）高温
熱処理を行って、Ｓｉ基盤上にソース・ドレインの拡散
領域を形成することからなる半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7125091A JPH04306841A (ja) | 1991-04-03 | 1991-04-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7125091A JPH04306841A (ja) | 1991-04-03 | 1991-04-03 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04306841A true JPH04306841A (ja) | 1992-10-29 |
Family
ID=13455272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7125091A Pending JPH04306841A (ja) | 1991-04-03 | 1991-04-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04306841A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0642360A1 (en) * | 1991-09-25 | 1995-03-15 | S.C. Johnson & Son, Inc. | Catalytic reduction of volatile organic contaminants in indoor air |
-
1991
- 1991-04-03 JP JP7125091A patent/JPH04306841A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0642360A1 (en) * | 1991-09-25 | 1995-03-15 | S.C. Johnson & Son, Inc. | Catalytic reduction of volatile organic contaminants in indoor air |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI642108B (zh) | 半導體裝置之製造方法 | |
| JP2994128B2 (ja) | 半導体装置の製造方法 | |
| JP2856157B2 (ja) | 半導体装置の製造方法 | |
| JP2000082804A (ja) | 無欠陥領域を有する半導体 | |
| JPH04306841A (ja) | 半導体装置の製造方法 | |
| JP2002016152A (ja) | 半導体装置の製造方法 | |
| JPH09191055A (ja) | 工程期間短縮型の半導体製造方法 | |
| JPH02218136A (ja) | Ｍｏｓ半導体デバイス製造方法 | |
| JPH05235005A (ja) | 半導体基板及びその製造方法 | |
| US6417064B1 (en) | Method for treating the surface of a deep trench | |
| JP2693046B2 (ja) | 半導体装置の製造方法 | |
| JPS6146069A (ja) | 半導体装置の製造方法 | |
| KR100325596B1 (ko) | 비소이온주입후실리콘웨이퍼의결정결함형성억제방법 | |
| JP3296304B2 (ja) | 半導体装置の製造方法 | |
| JP2006108404A (ja) | Ｓｏｉウェーハの製造方法 | |
| JPH05175190A (ja) | 半導体装置の製造方法 | |
| JPH11176959A (ja) | 半導体装置の製造方法 | |
| CN113594030A (zh) | 一种场效应晶体管器件的栅极结构制作方法及场效应晶体管器件 | |
| KR100242380B1 (ko) | 반도체소자의 필드격리막 제조방법 | |
| JPH0585777A (ja) | ガラス基板およびその製造方法 | |
| JPH08102487A (ja) | 半導体装置の製造方法 | |
| JPH04316321A (ja) | 半導体装置の製造方法 | |
| JP2584887B2 (ja) | 半導体装置の製造方法 | |
| CN115424937A (zh) | 一种器件的鳍部结构形成方法 | |
| EP0482829A1 (en) | Method for forming a composite oxide over a heavily doped region |