JP2584887B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2584887B2 JP2584887B2 JP2178154A JP17815490A JP2584887B2 JP 2584887 B2 JP2584887 B2 JP 2584887B2 JP 2178154 A JP2178154 A JP 2178154A JP 17815490 A JP17815490 A JP 17815490A JP 2584887 B2 JP2584887 B2 JP 2584887B2
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- insulating film
- entire surface
- semiconductor device
- temperature heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 この発明は半導体装置の製造方法に関し、更に詳しく
はLDD構造を有するゲート構造で、ソース・ドレイン等
の不純物拡散領域を無欠陥の状態で形成するようにでき
る半導体装置の製造方法に関するものである。
はLDD構造を有するゲート構造で、ソース・ドレイン等
の不純物拡散領域を無欠陥の状態で形成するようにでき
る半導体装置の製造方法に関するものである。
（ロ）従来の技術 従来、LDD構造を有するゲート構造では、第２図に示
すようなMOS型メモリセルの製造方法が提案されてい
る。
すようなMOS型メモリセルの製造方法が提案されてい
る。
すなわち、第２図（ａ）に示すように、Si基板上に、
ゲート酸化膜２を介してゲート電極３を形成し、サイド
ウォール材料を堆積した後、RIEにてエッチングを行
い、サイドウォール４を形成する。
ゲート酸化膜２を介してゲート電極３を形成し、サイド
ウォール材料を堆積した後、RIEにてエッチングを行
い、サイドウォール４を形成する。
その後、全面に不純物となるイオン５の注入を行い、
外方拡散抑制のためNSG膜６を堆積後、不純物の拡散の
ため、例えば800℃程度の中温熱処理を１時間行い不純
物拡散層1aを形成する［第２図（ｂ）参照］。
外方拡散抑制のためNSG膜６を堆積後、不純物の拡散の
ため、例えば800℃程度の中温熱処理を１時間行い不純
物拡散層1aを形成する［第２図（ｂ）参照］。
その後、層間段差を小さくできるように、全面にBPSG
膜８を堆積し、形状をよくするため、例えば950℃程度
の高温熱処理を30分間行い、表面を平坦化する［第２図
（ｃ）参照］。
膜８を堆積し、形状をよくするため、例えば950℃程度
の高温熱処理を30分間行い、表面を平坦化する［第２図
（ｃ）参照］。
その後、コンタクトホールを設けてメタル配線をおこ
ない素子を作成する。
ない素子を作成する。
（ハ）発明が解決しようとする課題 しかし、上記中温の熱処理をおこなって不純物拡散領
域1aを形成した際、その拡散領域に結晶欠陥が発生し、
電気的リークの原因となり歩留まりが低下するおそれが
ある。
域1aを形成した際、その拡散領域に結晶欠陥が発生し、
電気的リークの原因となり歩留まりが低下するおそれが
ある。
（ニ）課題を解決するための手段及び作用 この発明は、（ｉ）ゲート電極にサイドウォールが形
成されてなる複数のゲート部を有する半導体基板上に、
全面に、ゲート部をマスクにして不純物のイオン注入を
おこなった後第１絶縁膜を積層し、（ii）第１の熱処理
を付して注入された上記不純物の拡散をおこなって不純
物拡散領域を形成し、（iii）上記第１絶縁膜を実質的
にゲート部間の上記不純物拡散領域を含むコンタクト形
成領域のみ除去し、（iv）第２の熱処理を付して、上記
不純物拡散領域の欠陥を緩和し、（ｖ）再度、コンタク
ト形成領域を含む半導体基板上に、全面に、第１絶縁膜
と同一の第２絶縁膜を積層し、（vi）さらに、全面に第
３絶縁膜を積層した後、第３の熱処理を付して表面を平
坦化することを特徴とする半導体装置の製造方法であ
る。
成されてなる複数のゲート部を有する半導体基板上に、
全面に、ゲート部をマスクにして不純物のイオン注入を
おこなった後第１絶縁膜を積層し、（ii）第１の熱処理
を付して注入された上記不純物の拡散をおこなって不純
物拡散領域を形成し、（iii）上記第１絶縁膜を実質的
にゲート部間の上記不純物拡散領域を含むコンタクト形
成領域のみ除去し、（iv）第２の熱処理を付して、上記
不純物拡散領域の欠陥を緩和し、（ｖ）再度、コンタク
ト形成領域を含む半導体基板上に、全面に、第１絶縁膜
と同一の第２絶縁膜を積層し、（vi）さらに、全面に第
３絶縁膜を積層した後、第３の熱処理を付して表面を平
坦化することを特徴とする半導体装置の製造方法であ
る。
すなわち、この発明は、イオン注入後、外方拡散抑制
のためNSG膜などの第１絶縁膜を堆積後、不純物拡散の
ため中温熱処理（第１の熱処理）を行った後、一度、第
１絶縁膜をRIEにて除去した後、高温熱処理（第２の熱
処理）を行い（すなわち、第１絶縁膜のないストレスフ
リーな状態で熱処理を行う）、その後、第１絶縁膜と同
一材料の第２絶縁膜およびBPSG膜などの第３絶縁膜を堆
積し、形状を良くするための高温熱処理（第３の熱処
理）をおこなうようにしたので、欠陥のない接合層を形
成できる。
のためNSG膜などの第１絶縁膜を堆積後、不純物拡散の
ため中温熱処理（第１の熱処理）を行った後、一度、第
１絶縁膜をRIEにて除去した後、高温熱処理（第２の熱
処理）を行い（すなわち、第１絶縁膜のないストレスフ
リーな状態で熱処理を行う）、その後、第１絶縁膜と同
一材料の第２絶縁膜およびBPSG膜などの第３絶縁膜を堆
積し、形状を良くするための高温熱処理（第３の熱処
理）をおこなうようにしたので、欠陥のない接合層を形
成できる。
この発明においては、打込まれたイオン種の外方拡散
を抑制するため、必ずNSG膜などの第１絶縁膜を堆積す
る必要がある。この時の中温熱処理（第１の熱処理）で
欠陥はイオン注入の飛程距離（Ｒρ）付近とアモルファ
ス/Si界面の２列に発生する。この後、高温熱処理（第
２の熱処理）が入ると、接合層上に第１絶縁層が堆積さ
れているとストレスがかかり、欠陥が融解されない。ゆ
えに、一度第１絶縁膜を除去した状態で高温熱処理（第
２の熱処理）をすると、ストレスがかからない状況で欠
陥を減少でき、リーク電流の低下がみられ、歩留まりを
向上できる。
を抑制するため、必ずNSG膜などの第１絶縁膜を堆積す
る必要がある。この時の中温熱処理（第１の熱処理）で
欠陥はイオン注入の飛程距離（Ｒρ）付近とアモルファ
ス/Si界面の２列に発生する。この後、高温熱処理（第
２の熱処理）が入ると、接合層上に第１絶縁層が堆積さ
れているとストレスがかかり、欠陥が融解されない。ゆ
えに、一度第１絶縁膜を除去した状態で高温熱処理（第
２の熱処理）をすると、ストレスがかからない状況で欠
陥を減少でき、リーク電流の低下がみられ、歩留まりを
向上できる。
（ホ）実施例 以下、図に示す実施例に基づいてこの発明を詳述す
る。なお、これによってこの発明は限定を受けるもので
はない。
る。なお、これによってこの発明は限定を受けるもので
はない。
まず、第１図（ａ）に示すように、ゲート電極13にサ
イドゥォール14が形成されてなる複数のゲート部10を有
するSi基板11上に全面に、ゲート部10をマスクにして不
純物（例えば、As,BF2）のイオン注入をおこなった後、
例えば、NG膜（第１絶縁膜）16を積層し、さらに、800
℃程度の中温熱処理（第１の熱処理）を１時間付し、不
純物拡散層11aを形成し、 次に、第１図（ｂ）に示すように、NSG膜16をゲート
部間の不純物拡散層11aを含むコンタクト形成領域Ｓの
み除去し、さらに、950℃程度の高温熱処理（第２の熱
処理）を30分付す。このように、NSG膜16を除去してス
トレスフリーな状態で高温熱処理をおこなうと、不純物
拡散層11aの欠陥を緩和できる。
イドゥォール14が形成されてなる複数のゲート部10を有
するSi基板11上に全面に、ゲート部10をマスクにして不
純物（例えば、As,BF2）のイオン注入をおこなった後、
例えば、NG膜（第１絶縁膜）16を積層し、さらに、800
℃程度の中温熱処理（第１の熱処理）を１時間付し、不
純物拡散層11aを形成し、 次に、第１図（ｂ）に示すように、NSG膜16をゲート
部間の不純物拡散層11aを含むコンタクト形成領域Ｓの
み除去し、さらに、950℃程度の高温熱処理（第２の熱
処理）を30分付す。このように、NSG膜16を除去してス
トレスフリーな状態で高温熱処理をおこなうと、不純物
拡散層11aの欠陥を緩和できる。
次に、再度、コンタクト形成領域Ｓを含むSi基板上
に、全面に、NSG膜（第２絶縁膜）17を積層し、さら
に、全面に、平坦化用のBPSG膜（第３絶縁膜）18を積層
した後、950℃程度の高温熱処理（第３の熱処理）を30
分間付して表面を平坦化する［第１図（ｃ）参照］。
に、全面に、NSG膜（第２絶縁膜）17を積層し、さら
に、全面に、平坦化用のBPSG膜（第３絶縁膜）18を積層
した後、950℃程度の高温熱処理（第３の熱処理）を30
分間付して表面を平坦化する［第１図（ｃ）参照］。
その後、コンタクトホールを開口し、メタル配線を形
成してMOS型メモリセルを作成する。
成してMOS型メモリセルを作成する。
このように本実施例では、LDD構造を有する接合層で
外方拡散抑制のためのNSGをRIEでエッチングし、ストレ
スフリーな状態で高温熱処理し無欠陥な拡散領域11aを
形成できる。
外方拡散抑制のためのNSGをRIEでエッチングし、ストレ
スフリーな状態で高温熱処理し無欠陥な拡散領域11aを
形成できる。
（ヘ）発明の効果 以上のようにこの発明によれば、MOS型メモリセルに
おいて、LDD構造を有するゲート電極で、ソース・ドレ
イン領域を形成する場合、注入領域に不純物外方拡散抑
制のため第１絶縁膜を堆積後、中温熱処理を行い第１絶
縁膜を一度除去してから、ストレスフリーな状態で注入
領域の高温熱処理を行うようにしたので、無欠陥な注入
層を形成でき、リーク電流を低下して歩留まりを向上で
きる効果がある。
おいて、LDD構造を有するゲート電極で、ソース・ドレ
イン領域を形成する場合、注入領域に不純物外方拡散抑
制のため第１絶縁膜を堆積後、中温熱処理を行い第１絶
縁膜を一度除去してから、ストレスフリーな状態で注入
領域の高温熱処理を行うようにしたので、無欠陥な注入
層を形成でき、リーク電流を低下して歩留まりを向上で
きる効果がある。
第１図はこの発明の一実施例を説明するための製造工程
説明図、第２図は従来例を説明するための製造工程説明
図である。 10……ゲート部、11……Si基板、 11a……不純物拡散領域、 13……ゲート電極、 14……サイドウォール、 16……NSG膜（第１絶縁膜）、 17……NSG膜（第２絶縁膜）、 18……BPSG膜（第３絶縁膜）。
説明図、第２図は従来例を説明するための製造工程説明
図である。 10……ゲート部、11……Si基板、 11a……不純物拡散領域、 13……ゲート電極、 14……サイドウォール、 16……NSG膜（第１絶縁膜）、 17……NSG膜（第２絶縁膜）、 18……BPSG膜（第３絶縁膜）。
Claims (1)
- 【請求項１】（ｉ）ゲート電極にサイドウォールが形成
されてなる複数のゲート部を有する半導体基板上に、全
面に、ゲート部をマスクにして不純物のイオン注入をお
こなった後第１絶縁膜を積層し、 （ii）第１の熱処理を付して注入された上記不純物の拡
散をおこなって不純物拡散領域を形成し、 （iii）上記第１絶縁膜を実質的にゲート部間の上記不
純物拡散領域を含むコンタクト形成領域のみ除去し、 （iv）第２の熱処理を付して、上記不純物拡散領域の欠
陥を緩和し、 （ｖ）再度、コンタクト形成領域を含む半導体基板上
に、全面に、第１絶縁膜と同一の第２絶縁膜を積層し、 （vi）さらに、全面に第３絶縁膜を積層した後、第３の
熱処理を付して表面を平坦化することを特徴とする半導
体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2178154A JP2584887B2 (ja) | 1990-07-03 | 1990-07-03 | 半導体装置の製造方法 |
| US07/723,217 US5217912A (en) | 1990-07-03 | 1991-06-28 | Method for manufacturing a semiconductor device |
| US08/015,430 US5322810A (en) | 1990-07-03 | 1993-02-09 | Method for manufacturing a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2178154A JP2584887B2 (ja) | 1990-07-03 | 1990-07-03 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0464239A JPH0464239A (ja) | 1992-02-28 |
| JP2584887B2 true JP2584887B2 (ja) | 1997-02-26 |
Family
ID=16043580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2178154A Expired - Fee Related JP2584887B2 (ja) | 1990-07-03 | 1990-07-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2584887B2 (ja) |
-
1990
- 1990-07-03 JP JP2178154A patent/JP2584887B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0464239A (ja) | 1992-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2822656B2 (ja) | 半導体装置およびその製造方法 | |
| JPH04102317A (ja) | 半導体装置の製造方法 | |
| US5322810A (en) | Method for manufacturing a semiconductor device | |
| JPH06163532A (ja) | 半導体素子分離方法 | |
| JP2584887B2 (ja) | 半導体装置の製造方法 | |
| JPH02218136A (ja) | Ｍｏｓ半導体デバイス製造方法 | |
| JPH05175458A (ja) | 半導体記憶装置及びその製造方法 | |
| JPH10150034A (ja) | 半導体素子のフィールド酸化膜形成方法 | |
| KR100208449B1 (ko) | 반도체 소자의 제조방법 | |
| JPH0212960A (ja) | 半導体装置の製造方法 | |
| JPS6238869B2 (ja) | ||
| JPS621269B2 (ja) | ||
| JP2763216B2 (ja) | 半導体装置の製造方法 | |
| JPH05347353A (ja) | 半導体装置の製造方法 | |
| JPH04162519A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JP3147374B2 (ja) | 半導体装置 | |
| JP2727557B2 (ja) | 半導体装置の製造方法 | |
| JPH11297816A (ja) | 半導体装置の製造方法 | |
| JPH04338650A (ja) | 半導体装置の製造方法 | |
| JPH07335873A (ja) | 半導体装置の製造方法 | |
| JPH01238026A (ja) | 半導体装置の製造方法 | |
| JPH06244398A (ja) | 固体撮像装置のフォトセンサおよびその製造方法 | |
| JPH0133944B2 (ja) | ||
| JPS6116545A (ja) | 半導体集積回路装置の製造方法 | |
| JPS61241941A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |