JPH04305936A - トランジスタの製造方法 - Google Patents
トランジスタの製造方法Info
- Publication number
- JPH04305936A JPH04305936A JP9622991A JP9622991A JPH04305936A JP H04305936 A JPH04305936 A JP H04305936A JP 9622991 A JP9622991 A JP 9622991A JP 9622991 A JP9622991 A JP 9622991A JP H04305936 A JPH04305936 A JP H04305936A
- Authority
- JP
- Japan
- Prior art keywords
- region
- impurity concentration
- conductivity type
- semiconductor substrate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000012535 impurity Substances 0.000 claims abstract description 50
- 238000009792 diffusion process Methods 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims description 76
- 239000000758 substrate Substances 0.000 claims description 36
- 230000007423 decrease Effects 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 7
- 239000011574 phosphorus Substances 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000003017 phosphorus Chemical class 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はトランジスタの製造方法
に関する。
に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】パワー
トランジスタでは、一般にコレクタ領域の内部抵抗を大
きく設計することによって逆バイアス時の安全動作領域
（以下、逆バイアスＡＳＯと称する）が向上し、コレク
タ・ベース間耐圧ＶＣＢも大きく得られる。しかしなが
ら、コレクタ領域の内部抵抗を高めると、トランジスタ
動作時におけるコレクタ・エミッタ間の内部抵抗が増大
し、結果としてコレクタ・エミッタ間飽和電圧ＶＣＥ（
ｓａｔ）が大きくなる。
トランジスタでは、一般にコレクタ領域の内部抵抗を大
きく設計することによって逆バイアス時の安全動作領域
（以下、逆バイアスＡＳＯと称する）が向上し、コレク
タ・ベース間耐圧ＶＣＢも大きく得られる。しかしなが
ら、コレクタ領域の内部抵抗を高めると、トランジスタ
動作時におけるコレクタ・エミッタ間の内部抵抗が増大
し、結果としてコレクタ・エミッタ間飽和電圧ＶＣＥ（
ｓａｔ）が大きくなる。
【０００３】逆バイアスＡＳＯ、ＶＣＢ、ＶＣＥ（ｓａ
ｔ）のいずれもが所望されるレベルに達するトランジス
タを得ることを目的として本発明者等はコレクタ領域の
オーミックコンタクト用領域の不純物濃度及び濃度勾配
を様々に変化することを試みた。しかしながら、十分満
足する結果が得られなかった。
ｔ）のいずれもが所望されるレベルに達するトランジス
タを得ることを目的として本発明者等はコレクタ領域の
オーミックコンタクト用領域の不純物濃度及び濃度勾配
を様々に変化することを試みた。しかしながら、十分満
足する結果が得られなかった。
【０００４】そこで本発明は上記の諸特性の全てを所望
レベルにすることができるトランジスタの製造方法を提
供することを目的とする。
レベルにすることができるトランジスタの製造方法を提
供することを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため
の本発明は、実施例を示す図面の符号を参照して説明す
ると、実質的に均一な不純物濃度分布を有する第１の導
電形の第１の半導体領域１から成る半導体基板２を用意
する工程と、前記半導体基板２の一方の主面において第
１の不純物濃度Ｃ１ を有し、且つ第１の拡散の深さＤ
１ を有し、且つ前記半導体基板２の一方の主面から他
方の主面に向かって不純物濃度が徐々に減少する不純物
濃度分布を有するように第１の導電形の不純物を前記一
方の主面側から前記半導体基板２に導入して第１の導電
形の第２の半導体領域４を形成する工程と、前記半導体
基板２の一方の主面において前記第１の不純物濃度Ｃ１
の１０倍以上の第２の不純物濃度Ｃ２ を有し、且つ
前記第１の拡散の深さＤ１ よりも浅い第２の拡散の深
さＤ２ を有し、且つ前記一方の主面から他方の主面に
向かって不純物濃度が徐々に減少する不純物濃度分布を
有するように第１の導電形の不純物を前記一方の主面側
から前記第２の半導体領域４に導入して第１の導電形の
第３の半導体領域５を形成する工程と、前記半導体基板
２の他方の主面から第１の導電形と反対の第２の導電形
の不純物を導入して前記第１の半導体領域１との間にｐ
ｎ接合が生じるようにベース領域としての第２導電形の
第４の半導体領域１０を形成する工程であり、前記ｐｎ
接合に逆バイアス電圧が印加された時に生じる空乏層が
前記第３の半導体領域５の形成後に生じた前記第２の半
導体領域（４）の残存部（６）に達することができるよ
うな不純物濃度と拡散の深さを有する前記第４の半導体
領域１０を形成する工程と、前記第４の半導体領域１０
に第１の導電形の不純物を導入してエミッタ領域として
の第５の半導体領域１１を形成する工程とを備えている
半導体装置の製造方法に係わるものである。
の本発明は、実施例を示す図面の符号を参照して説明す
ると、実質的に均一な不純物濃度分布を有する第１の導
電形の第１の半導体領域１から成る半導体基板２を用意
する工程と、前記半導体基板２の一方の主面において第
１の不純物濃度Ｃ１ を有し、且つ第１の拡散の深さＤ
１ を有し、且つ前記半導体基板２の一方の主面から他
方の主面に向かって不純物濃度が徐々に減少する不純物
濃度分布を有するように第１の導電形の不純物を前記一
方の主面側から前記半導体基板２に導入して第１の導電
形の第２の半導体領域４を形成する工程と、前記半導体
基板２の一方の主面において前記第１の不純物濃度Ｃ１
の１０倍以上の第２の不純物濃度Ｃ２ を有し、且つ
前記第１の拡散の深さＤ１ よりも浅い第２の拡散の深
さＤ２ を有し、且つ前記一方の主面から他方の主面に
向かって不純物濃度が徐々に減少する不純物濃度分布を
有するように第１の導電形の不純物を前記一方の主面側
から前記第２の半導体領域４に導入して第１の導電形の
第３の半導体領域５を形成する工程と、前記半導体基板
２の他方の主面から第１の導電形と反対の第２の導電形
の不純物を導入して前記第１の半導体領域１との間にｐ
ｎ接合が生じるようにベース領域としての第２導電形の
第４の半導体領域１０を形成する工程であり、前記ｐｎ
接合に逆バイアス電圧が印加された時に生じる空乏層が
前記第３の半導体領域５の形成後に生じた前記第２の半
導体領域（４）の残存部（６）に達することができるよ
うな不純物濃度と拡散の深さを有する前記第４の半導体
領域１０を形成する工程と、前記第４の半導体領域１０
に第１の導電形の不純物を導入してエミッタ領域として
の第５の半導体領域１１を形成する工程とを備えている
半導体装置の製造方法に係わるものである。
【０００６】
【作用】本発明に従うトランジスタでは、第１及び第２
の半導体領域１、４の残存部及び第３の半導体領域５が
トランジスタのコレクタ領域となり、第４の半導体領域
１０がベース領域となる。ここで、第４の半導体領域１
０の深さはこれが形成するｐｎ接合から生成される空乏
層が第１の半導体領域１の残存部と第２の半導体領域４
の残存部６とを越えて延在するように設定されているし
、第２の半導体領域４の残存部６がこの空乏層を良好に
広げるように機能するからコレクタ・ベース間の耐圧Ｖ
ＣＢが向上する。また、第２の半導体領域４の残存部６
の不純物濃度はｐｎ接合側に向かって徐々に減少してい
るから逆バイアスＡＳＯも改善される。更に、ＶＣＥ及
び逆バイアスＡＳＯにさほど関与しない第３の半導体領
域５は、第２の半導体領域４に比べてその表面不純物濃
度が１０倍以上大きいから、トランジスタ動作時におけ
る主電流の電流経路の内部抵抗を減少させ、コレクタ・
エミッタ間の飽和電圧ＶＣＥ（ｓａｔ）を小さくする。
の半導体領域１、４の残存部及び第３の半導体領域５が
トランジスタのコレクタ領域となり、第４の半導体領域
１０がベース領域となる。ここで、第４の半導体領域１
０の深さはこれが形成するｐｎ接合から生成される空乏
層が第１の半導体領域１の残存部と第２の半導体領域４
の残存部６とを越えて延在するように設定されているし
、第２の半導体領域４の残存部６がこの空乏層を良好に
広げるように機能するからコレクタ・ベース間の耐圧Ｖ
ＣＢが向上する。また、第２の半導体領域４の残存部６
の不純物濃度はｐｎ接合側に向かって徐々に減少してい
るから逆バイアスＡＳＯも改善される。更に、ＶＣＥ及
び逆バイアスＡＳＯにさほど関与しない第３の半導体領
域５は、第２の半導体領域４に比べてその表面不純物濃
度が１０倍以上大きいから、トランジスタ動作時におけ
る主電流の電流経路の内部抵抗を減少させ、コレクタ・
エミッタ間の飽和電圧ＶＣＥ（ｓａｔ）を小さくする。
【０００７】
【実施例】以下、図１〜図７を参照して本発明の一実施
例に係わるパワートランジスタチップの製造方法につい
て説明する。まず、図１に示すｎ領域（第１の半導体領
域）１を備えたシリコンウエハから成る半導体領域２を
用意する。ｎ領域１は半導体基板２の一方の主面から他
方の主面にかけて不純物濃度がほぼ均一に２〜６×１０
１３ｃｍ−３となっている。
例に係わるパワートランジスタチップの製造方法につい
て説明する。まず、図１に示すｎ領域（第１の半導体領
域）１を備えたシリコンウエハから成る半導体領域２を
用意する。ｎ領域１は半導体基板２の一方の主面から他
方の主面にかけて不純物濃度がほぼ均一に２〜６×１０
１３ｃｍ−３となっている。
【０００８】次に、図２に示すように半導体基板２の上
面をシリコン酸化膜等から成る絶縁膜３で被覆し、半導
体基板２の下面（一方の主面）から第１の導電形の不純
物としてのリンを導入する。これによって、半導体基板
２の下面側に第１の深さＤ１を有し且つ第１の表面不純
物濃度Ｃ１ を有するｎ＋領域（第２の半導体領域）４
が形成される。ｎ＋ 領域４を形成するときは、半導体
基板２の下面に不純物を供給し続けた状態でこの不純物
を基板内に長時間拡散する。この為、不純物濃度は、図
６に示すように半導体基板２の下面Ａから上面Ｂ方向に
向かって不純物濃度がゆるやかに減少する。なお、ｎ＋
領域４の半導体基板２の下面からの深さＤ１は約１２
０μｍであり、半導体基板２の下面近傍における不純物
濃度（第１の表面不純物濃度Ｃ１ ）は約１〜３×１０
１８ｃｍ−３である。
面をシリコン酸化膜等から成る絶縁膜３で被覆し、半導
体基板２の下面（一方の主面）から第１の導電形の不純
物としてのリンを導入する。これによって、半導体基板
２の下面側に第１の深さＤ１を有し且つ第１の表面不純
物濃度Ｃ１ を有するｎ＋領域（第２の半導体領域）４
が形成される。ｎ＋ 領域４を形成するときは、半導体
基板２の下面に不純物を供給し続けた状態でこの不純物
を基板内に長時間拡散する。この為、不純物濃度は、図
６に示すように半導体基板２の下面Ａから上面Ｂ方向に
向かって不純物濃度がゆるやかに減少する。なお、ｎ＋
領域４の半導体基板２の下面からの深さＤ１は約１２
０μｍであり、半導体基板２の下面近傍における不純物
濃度（第１の表面不純物濃度Ｃ１ ）は約１〜３×１０
１８ｃｍ−３である。
【０００９】次に、再び半導体基板２の下面から第１の
導電形のリンを導入して図３に示すように第２の深さＤ
２ を有し且つ第２の表面不純物濃度Ｃ２を有するｎ＋
＋領域（第３の半導体領域）５を形成する。この２回目
のリンの導入では、まず半導体基板２の下面にリンを供
給するプレデポジションを行い、後に１回目のリンの拡
散時間よりも短い拡散時間でこのリンをドライブインす
る。 この結果、２回目のリンの導入で形成されたｎ＋＋領域
（第３の半導体領域）５の半導体基板２の下面からの深
さＤ２ は、ｎ＋ 領域４のそれに比べて浅く約６５μ
ｍとなる。このため、ｎ＋＋領域５の上方にはｎ＋ 領
域４の残存部６が形成される。ｎ＋＋領域５の不純物濃
度は図７の右側に示すように半導体基板２の下面から離
間するにつれてその不純物濃度が比較的急しゅんに減少
する。また、ｎ＋＋領域５の半導体基板２の下面近傍に
おける不純物濃度Ｃ１ は約１〜５×１０２０ｃｍ−３
となっている。なお、ｎ＋＋領域５の拡散時にｎ＋ 領
域４が若干深く拡散される。したがって、ｎ＋ 領域の
残存部６の深さＤ３ は約７０μｍである。
導電形のリンを導入して図３に示すように第２の深さＤ
２ を有し且つ第２の表面不純物濃度Ｃ２を有するｎ＋
＋領域（第３の半導体領域）５を形成する。この２回目
のリンの導入では、まず半導体基板２の下面にリンを供
給するプレデポジションを行い、後に１回目のリンの拡
散時間よりも短い拡散時間でこのリンをドライブインす
る。 この結果、２回目のリンの導入で形成されたｎ＋＋領域
（第３の半導体領域）５の半導体基板２の下面からの深
さＤ２ は、ｎ＋ 領域４のそれに比べて浅く約６５μ
ｍとなる。このため、ｎ＋＋領域５の上方にはｎ＋ 領
域４の残存部６が形成される。ｎ＋＋領域５の不純物濃
度は図７の右側に示すように半導体基板２の下面から離
間するにつれてその不純物濃度が比較的急しゅんに減少
する。また、ｎ＋＋領域５の半導体基板２の下面近傍に
おける不純物濃度Ｃ１ は約１〜５×１０２０ｃｍ−３
となっている。なお、ｎ＋＋領域５の拡散時にｎ＋ 領
域４が若干深く拡散される。したがって、ｎ＋ 領域の
残存部６の深さＤ３ は約７０μｍである。
【００１０】次に、図４に示すように半導体基板２の下
面に絶縁膜７を形成し、半導体基板２の上面の絶縁膜３
に開口９を形成し、ここを通して第２の導電形不純物と
してのボロンを導入して深さＤ４ のｐ＋ 領域（第４
の半導体領域）１０を形成し、続いて開口９を形成し、
この開口９を通じて第１の導電形の不純物としてのリン
を導入してｎ＋＋領域（第５の半導体領域）１１を形成
する。 ここで、ｐ＋ 領域１０は、ｎ＋＋領域５と同様にプレ
デポジションとドライブインを伴って形成するので、そ
の不純物濃度分布は図７に示すように傾きを有して変化
し、半導体基板２の上面近傍におけるｐ＋ 領域１０の
不純物濃度Ｃ３ は約２×１０１７ｃｍ−３であり、ｐ
＋ 領域１０の半導体基板２の上面からの深さＤ４ は
約２５μｍである。なお、このｐ＋ 領域１０の深さＤ
４ は、ｐ＋ 領域１０とｎ領域１の界面に形成される
ｐｎ接合１２に逆バイアス電圧（ブレークダウン電圧）
が印加されたときに、このｐｎ接合１２から生成される
空乏層がｎ領域１とｎ＋ 領域４の残存部６を越えてｎ
＋＋領域５に達するように設定されている。
面に絶縁膜７を形成し、半導体基板２の上面の絶縁膜３
に開口９を形成し、ここを通して第２の導電形不純物と
してのボロンを導入して深さＤ４ のｐ＋ 領域（第４
の半導体領域）１０を形成し、続いて開口９を形成し、
この開口９を通じて第１の導電形の不純物としてのリン
を導入してｎ＋＋領域（第５の半導体領域）１１を形成
する。 ここで、ｐ＋ 領域１０は、ｎ＋＋領域５と同様にプレ
デポジションとドライブインを伴って形成するので、そ
の不純物濃度分布は図７に示すように傾きを有して変化
し、半導体基板２の上面近傍におけるｐ＋ 領域１０の
不純物濃度Ｃ３ は約２×１０１７ｃｍ−３であり、ｐ
＋ 領域１０の半導体基板２の上面からの深さＤ４ は
約２５μｍである。なお、このｐ＋ 領域１０の深さＤ
４ は、ｐ＋ 領域１０とｎ領域１の界面に形成される
ｐｎ接合１２に逆バイアス電圧（ブレークダウン電圧）
が印加されたときに、このｐｎ接合１２から生成される
空乏層がｎ領域１とｎ＋ 領域４の残存部６を越えてｎ
＋＋領域５に達するように設定されている。
【００１１】エミッタ領域としてのｎ＋＋領域１１の表
面不純物濃度Ｃ４ 及び拡散深さＤ５ は図７に示すよ
うにそれぞれ１〜４×１０２０ｃｍ−３、７μｍである
。
面不純物濃度Ｃ４ 及び拡散深さＤ５ は図７に示すよ
うにそれぞれ１〜４×１０２０ｃｍ−３、７μｍである
。
【００１２】最後に、半導体基板２の上面にそれぞれｎ
＋＋領域１１及びｐ＋ 領域１０にオーミックコンタク
トするエミッタ電極１３とベース電極１４を形成し、半
導体基板２の下面にｎ＋＋領域５にオーミックコンタク
トするコレクタ電極１５を形成し、パワートランジスタ
チップを完成させる。
＋＋領域１１及びｐ＋ 領域１０にオーミックコンタク
トするエミッタ電極１３とベース電極１４を形成し、半
導体基板２の下面にｎ＋＋領域５にオーミックコンタク
トするコレクタ電極１５を形成し、パワートランジスタ
チップを完成させる。
【００１３】以上のように製作されたパワートランジス
タによれば、逆バイアスＡＳＯ、ＶＣＢ及びＶＣＥ（ｓ
ａｔ）のいずれもが所望されるレベルに達成されること
が確認された。
タによれば、逆バイアスＡＳＯ、ＶＣＢ及びＶＣＥ（ｓ
ａｔ）のいずれもが所望されるレベルに達成されること
が確認された。
【００１４】
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。
く、例えば次の変形が可能なものである。
【００１５】ｎ＋＋領域５の表面の不純物濃度Ｃ２ を
望ましくは１×１０２０ｃｍ−３以上、より望ましくは
５×１０２０ｃｍ−３以上の範囲で変えることができる
。また、図２のｎ＋ 領域４の表面の不純物濃度Ｃ１
を望ましくは１×１０１９ｃｍ−３以下、より望ましく
は１×１０１８ｃｍ−３以下の範囲で変えることができ
る。また、ｐ＋ 領域１０の表面不純物濃度Ｃ３ は望
ましくは１×１０１７〜１×１０１８ｃｍ−３の範囲で
変えることができる。また、Ｄ２ を望ましくは７０〜
１００μｍの範囲、Ｄ３ を望ましくは３０〜７０μｍ
の範囲、Ｄ４ を望ましくは２０〜３０μｍの範囲で変
えることができる。Ｄ２ 〜Ｄ４ は要求される耐圧に
よって異なるが、本発明の効果を十分に得るためには、
Ｄ２ ／（Ｄ２ ＋Ｄ３ ）を１／３〜５／６の範囲に
することが望ましく、１／２〜４／５の範囲にすれば更
に望ましい。
望ましくは１×１０２０ｃｍ−３以上、より望ましくは
５×１０２０ｃｍ−３以上の範囲で変えることができる
。また、図２のｎ＋ 領域４の表面の不純物濃度Ｃ１
を望ましくは１×１０１９ｃｍ−３以下、より望ましく
は１×１０１８ｃｍ−３以下の範囲で変えることができ
る。また、ｐ＋ 領域１０の表面不純物濃度Ｃ３ は望
ましくは１×１０１７〜１×１０１８ｃｍ−３の範囲で
変えることができる。また、Ｄ２ を望ましくは７０〜
１００μｍの範囲、Ｄ３ を望ましくは３０〜７０μｍ
の範囲、Ｄ４ を望ましくは２０〜３０μｍの範囲で変
えることができる。Ｄ２ 〜Ｄ４ は要求される耐圧に
よって異なるが、本発明の効果を十分に得るためには、
Ｄ２ ／（Ｄ２ ＋Ｄ３ ）を１／３〜５／６の範囲に
することが望ましく、１／２〜４／５の範囲にすれば更
に望ましい。
【００１６】メサ型トランジスタ又はＩＣの中のトラン
ジスタにも勿論本発明を適用することができる。
ジスタにも勿論本発明を適用することができる。
【００１７】
【発明の効果】本発明によれば、逆バイアス時の安全動
作領域（ＡＳＯ）、コレクタ・ベース間耐圧ＶＣＢ、及
びコレクタ・エミッタ間飽和電圧ＶＣＥ（ｓａｔ）のす
べてを所望レベルにすることが可能になる。
作領域（ＡＳＯ）、コレクタ・ベース間耐圧ＶＣＢ、及
びコレクタ・エミッタ間飽和電圧ＶＣＥ（ｓａｔ）のす
べてを所望レベルにすることが可能になる。
【図１】本発明の実施例に係わるトランジスタの製造方
法を説明するための半導体基板を示す断面図である。
法を説明するための半導体基板を示す断面図である。
【図２】ｎ＋ 領域を形成した半導体基板を示す断面図
である。
である。
【図３】ｎ＋＋領域を形成した半導体基板を示す断面図
である。
である。
【図４】ｐ＋ 領域及びｎ＋＋領域を形成した半導体基
板を示す断面図である。
板を示す断面図である。
【図５】電極を形成後のトランジスタチップの一部を示
す断面図である。
す断面図である。
【図６】図２の状態の不純物分布を示す図である。
【図７】図４の状態の不純物分布を示す図である。
１ ｎ領域
４ ｎ＋ 領域
５ ｎ＋＋領域
１０ ｐ＋ 領域
１１ ｎ＋＋領域
Claims (1)
- 【請求項１】 実質的に均一な不純物濃度分布を有す
る第１の導電形の第１の半導体領域（１）から成る半導
体基板（２）を用意する工程と、前記半導体基板（２）
の一方の主面において第１の不純物濃度（Ｃ１ ）を有
し、且つ第１の拡散の深さ（Ｄ１ ）を有し、且つ前記
半導体基板（２）の一方の主面から他方の主面に向かっ
て不純物濃度が徐々に減少する不純物濃度分布を有する
ように第１の導電形の不純物を前記一方の主面側から前
記半導体基板（２）に導入して第１の導電形の第２の半
導体領域（４）を形成する工程と、前記半導体基板（２
）の一方の主面において前記第１の不純物濃度（Ｃ１
）の１０倍以上の第２の不純物濃度（Ｃ２ ）を有し、
且つ前記第１の拡散の深さ（Ｄ１ ）よりも浅い第２の
拡散の深さ（Ｄ２ ）を有し、且つ前記一方の主面から
他方の主面に向かって不純物濃度が徐々に減少する不純
物濃度分布を有するように第１の導電形の不純物を前記
一方の主面側から前記第２の半導体領域（４）に導入し
て第１の導電形の第３の半導体領域（５）を形成する工
程と、前記半導体基板（２）の他方の主面から第１の導
電形と反対の第２の導電形の不純物を導入して前記第１
の半導体領域（１）との間にｐｎ接合が生じるようにベ
ース領域としての第２導電形の第４の半導体領域（１０
）を形成する工程であり、前記ｐｎ接合に逆バイアス電
圧が印加された時に生じる空乏層が前記第３の半導体領
域（５）の形成後に生じた前記第２の半導体領域（４）
の残存部（６）に達することができるような不純物濃度
と拡散の深さを有する前記第４の半導体領域（１０）を
形成する工程と、前記第４の半導体領域（１０）に第１
の導電形の不純物を導入してエミッタ領域としての第５
の半導体領域（１１）を形成する工程と、を備えている
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9622991A JPH04305936A (ja) | 1991-04-02 | 1991-04-02 | トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9622991A JPH04305936A (ja) | 1991-04-02 | 1991-04-02 | トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04305936A true JPH04305936A (ja) | 1992-10-28 |
Family
ID=14159402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9622991A Pending JPH04305936A (ja) | 1991-04-02 | 1991-04-02 | トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04305936A (ja) |
-
1991
- 1991-04-02 JP JP9622991A patent/JPH04305936A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5262345A (en) | Complimentary bipolar/CMOS fabrication method | |
| US4652895A (en) | Zener structures with connections to buried layer | |
| US5939769A (en) | Bipolar power transistor with high collector breakdown voltage and related manufacturing process | |
| JPS59979B2 (ja) | 半導体集積回路 | |
| JPH04305936A (ja) | トランジスタの製造方法 | |
| JPS6133261B2 (ja) | ||
| JPH0582534A (ja) | 半導体装置 | |
| JPS6258678A (ja) | トランジスタ | |
| JPH0499328A (ja) | バイポーラトランジスタ | |
| JP3206149B2 (ja) | 絶縁ゲートバイポーラトランジスタ | |
| KR900000818B1 (ko) | 상보형(相補形) 트랜지스터의 제조방법 | |
| JP3068510B2 (ja) | 半導体装置 | |
| JPS60247968A (ja) | 半導体装置 | |
| JPH02144924A (ja) | 縦型バイポーラトランジスタ | |
| JPH02189927A (ja) | 半導体装置 | |
| JPH0277173A (ja) | トランジスタ | |
| JPS59144167A (ja) | 半導体抵抗装置 | |
| JPH11260831A (ja) | トランジスタの製造方法 | |
| JPH04152532A (ja) | 半導体装置 | |
| JPS58212158A (ja) | 半導体集積回路装置の製造方法 | |
| JPS63219164A (ja) | 半導体集積回路 | |
| JPS58100457A (ja) | 半導体装置 | |
| JP2002076132A (ja) | 半導体装置およびその製造方法 | |
| JP2004103715A (ja) | 半導体装置 | |
| JPS63219163A (ja) | 半導体集積回路 |