JPH0430538A - 半導体素子の位置合せ方法および位置合せ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、高精度の位置合せが必要されるフリップチッ
プボンディングやテープボンディング等の実装方法にお
ける、半導体素子の位置合せ方法および位置合せ装置に
関するものである。

〔従来の技術〕

エキスバンドテープに粘着された状態で供給され、或い
はトレイに収納した状態で供給される半導体素子（チッ
プ）を、セラミックパッケージやリードフレームのよう
な基板、特に高い位置合せ精度を必要とするハイブリッ
ドＩＣ用のセラミックス基板や液晶パネルに実装する場
合には、チップをテープまたはトレイからピックアップ
する作業と、基板位置まで移送する作業と、ダイボンデ
ィング位置に位置合せする作業と、さらにボンディング
する作業とが連続的に行われる。そして、この位置合せ
作業はＣＣＤカメラ等の撮像装置によるパターン認識下
で、ステージ上に固定された基板の素子実装部位に、コ
レット（保持手段）に保持された半導体素子を精度良く
位置合せするものである。従来の位置合せ方法では、こ
のパターン認識下で半導体素子のＸＹ力方向位置と回転
方向（θ方向）の角度とを横比し、これをマイクロコン
ピータで演算処理して半導体素子のＸＹ力方向位置補正
と回転方向（θ方向）の角度補正とを同時に制御するも
のを一般としている。

〔発明か解決しようとする課題〕

このように従来のものでは、ステージまたはコレットの
ＸＹ力方向よびθ方向の移動が同時に行われるので、移
動作業が短時間で行われる。しかし、この移動に先立つ
マイクロコンピータでの演算処理では、ＸＹ力方向よび
θ方向の両者を加味するためアルゴリズムが複雑になり
計算時間がかかる。したがって、精度を高くすればする
ほと計算か複雑となり計算時間が長くなり、移動作業か
短時間で行われるにも係わらず位置合せ作業全体として
は時間を要することとなっていた。逆に計算時間を短縮
しようとすれば、マイクロコンピータは高速処理が可能
なものにしなければならず、装置が複雑かつ高価になる
問題があった。

本発明はかかる事情を考慮して為されたものであり、単
純な装置構成で、高い位置合せ精度を保持しつつ作業時
間の短縮を可能にする半導体素子の位置合せ方法および
位置合せ装置を提供することをその目的としている。

〔課題を解決するための手段〕

上記目的を達成すべく請求項１の発明は、二次元平面内
における基板の素子実装部位とこれに実装すべき半導体
素子とを撮像してパターン認識し、素子実装部位と半導
体素子との間の位置および角度補正を、当該パターン認
識の撮像倍率を段階的に高めながら段階的に行うと共に
、各段階で、二次元平面内における基板の素子実装部位
と半導体素子との間の位置補正および角度補正をそれぞ
れ別個に行うことを特徴とする。

また請求項２の発明は、二次元平面内で、ステージ上に
固定された基板の素子実装部位と、保持手段に保持され
た半導体素子との間の位置および角度を補正する半導体
素子の位置合せ装置において、基板の素子実装部位と半
導体素子とを撮像すると共に、その撮像倍率を段階的に
切替え可能に構成されたパターン認識手段と、ステージ
および保持手段の少なくとも一方を他方に対して、二次
元平面内の互いに直交するＸＹ力方向相対的に移動させ
る第１の移動手段と、ステージおよび保持手段の少なく
とも一方を他方に対して、二次元平面内の回転方向に相
対的に回動させる第２の移動手段と、パターン認−手段
の各切替え段階で、第１の移動手段と第２の移動手段と
を駆動させて、基板の素子実装部位と半導体素子との間
の位置補正および角度補正を行わせると共に、これら補
正をそれぞれ別個に行わせる制御手段を備えていること
を特徴とする。

〔作用〕

パターン認識下でその撮像倍率を段階的に高めながら、
基板の素子実装部位に半導体素子を段階的に位置合せが
行われる。この各段階の位置合せは、それぞれ二次元平
面内の位置補正と角度補正とから成り、これらの補正は
別個に行われる。

したがって、補正制御のための計算が二次元平面内のＸ
Ｙ力方向よび回転方向について別個になされ、各アルゴ
リズムが単純化される。

〔実施例〕

第１図および第２図を参照して本発明の一実施例に係る
半導体素子の位置合せ方法について説明する。なお、第
１図は基板の素子実装部位と半導体素子との位置合せ手
順を示す説明図であり、第２図はそのフローチャートで
ある。

この位置合せ方法は、ハイブリッドＩＣ用のセラミック
ス板や液晶パネルのような基板１の素子実装部位２にチ
ップ（半導体素子）３を精度よく実装する際に用いられ
るのものである。基板１は移動ステージ（第３図参照）
に固定されており、チップ３は保持手段であるコレット
に真空吸着により把持されている。移動ステージ（第３
図参照）は、基板１を水平面内の互いに直交するＸＹ力
方向よび回転（θ）方向に移動できるように構成されて
いる。一方、コレットはチップ３を上下（Ｚ）方向にの
み移動できるように構成されている。また、この位置合
せは、高い精度を保つためＣＣＤカメラ等による撮像装
置（第４図参照）によるパターン認識下で行われる。そ
して、このパターン認識下では撮像倍率を逐次高めなが
ら精度を保持するようにしている。

第１図（ａ）は、チップ３が基板１上に移送され、これ
から位置合せが行われる直前の初期状態を示している。

同図では基板１上の素子実装部位２が実線で示されてお
り、この素子実装部位２は基板１上にマーキングしてお
くか、或いは仮想のものとして制御用のマイクロコンピ
ュータに記憶させておく。チップ３の外観はクロスハツ
チングで示されており、この状態では素子実装部位２と
チップ３とはかなりの位置ズレを生じている。この状態
におけるパターン認識では、撮像装置の光学系は低倍率
のレンズが使用される。このため、図示の二点鎖線で示
すような素子実装部位２とチップ３とが包含されるよう
な広い視野Ａのもとてパターン認識が為される。そして
、このパターン認識に基づく画像処理により、素子実装
部位２の位置および角度（第２図のステップ２０１）と
、チップ３の位置および角度（第２図のステップ２０２
）とが検出される。

次に、第１図（ｂ）では、上記検出結果に基づいて移動
ステージのθ方向の移動が行われ、検出した素子実装部
位２の角度とチップの角度との間の角度補正が行われる
（第２図のステップ２０３）。引き続いて、第１図（ｃ
）では、上記検出結果に基づいて移動ステージのＸＹ力
方向移動が行われ、検出した素子実装部位２の位置とチ
ップ３の位置との間の位置補正が行われる（第２図のス
テップ２０４）。もちろん、この状態では素子実装部位
２とチップ３のＸＹ力方向よθ方向の位置合せは、精度
的にまだ十分ではない。その後、さらに精度を増すため
に光学系のレンズか高倍率のものに切替えられる（第２
図のステップ２０５）。これにより次のステップでは、
図示の二点鎖線で示すような素子実装部位２とチップ３
の一部同士が包含されるような狭い視野Ｂのもとてパタ
ーン認識が為される。このパターン認識でも新たな高倍
率の撮像下で、上記同様に素子実装部位２の位置および
角度（第２図のステップ２０６）と、チップ３の位置お
よび角度中心（第２図のステップ２０７）とが検出され
る。

第１図（ｄ）では、上記検出結果に基づいて移動ステー
ジのθ方向への回動が行われ、さらに高い精度を加味し
たチップ３に対する素子実装部位２の位置補正が行われ
る（第２図のステップ２０８）。最後に、第１図（ｅ）
のように上記検出結果に基づいて移動ステージのＸＹ力
方向の移動動が行われ、チップ３に対する素子実装部位
２の位置補正が行われる（第２図のステップ２０９）。

このようにして位置補正が段階的に行われるが、さらに
精度を出すために光学系のレンズをもう一段階高倍率の
ものに切替えるようにしてもよい。

以上のような手順の位置合せては、ＸＹ力方向位置補正
とθ方向の角度補正とを別個に行うようにしているので
、制御のアルゴリズムが簡単になり、比較的単純な装置
でも位置合せ精度を損なうこと無く作業か迅速化できる
。

なお、本実施例のθ方向の角度補正において、低倍率の
広い視野Ａの場合には、基板１の一辺とチップ３の一辺
との平行又は垂直度を出す方法が望ましいか、狭い視野
Ｂの場合には、上記方法の他に基板１のマーキングとチ
ップ３の一辺との平行又は垂直度を出す方法か望ましい
。

第３図は、本発明に係る半導体素子の位置合せ装置か適
用されるダイボンダであり、以下同図に基づいて説明す
る。

このダイボンダ１０は、図中の中央右寄りのボンディン
グヘッド１１により手前のウェーハステジ１２から中央
の移動ステージ１３にチップ３を移送し、移動ステージ
１３に固定された基板１こチップ３を実装てきるように
なっている。基板１は図中左端に位置するローダ１４に
備蓄されており、途中のプリフォーマ１５からプリフォ
ーム材の供給を受けながら逐次コンベア搬送され、ボン
ディングヘッド１１の旋回アームｌｌａ先端下部に供給
される。移動ステージ１３の下部には、これを水平面内
のＸＹ力方向よび回転（θ）方向に移動させるステージ
移動装置１６が設けられており、このステージ移動装置
１６は移動ステージ１３をＸＹ力方向移動させる第１の
移動手段とθ方向に移動させる第２の移動手段とを兼ね
備えて構成されている。ここでこの移動ステージ１３を
ＸＹ力方向よびθ方向に微動させ位置合せか行われた後
、基板１の素子実装部位２へのチップ３のダイボンディ
ングが行われる。所定のボンディングが行われると基板
１は、更に図中右側へと搬送され、右端に位置するアン
ローダ１７に収容される。

チップ３はエキスパンドテープに粘着固定された状態で
ウェーハステージ１２上に供給される。

一方、前記旋回アームｌｌａ先端には保持手段でおるコ
レットｌｌｂが設けられており、チップ３は一片つづこ
のコレット１１ｂに引き剥がされるようにして真空吸着
される。コレット１１ｂに真空吸着されたチップ３は、
旋回アームｌｌａの旋回駆動により基板１の所望の素子
実装部位２まで移送される。

そして、この移送作業が完了しボンディング作業に移る
前に素子実装部位２とチップ３との位置合せか行われる
。この位置合せはレンズ（図示せず）か低倍率と高倍率
とに切替可能に構成された撮像装置１８と、この撮像装
置１８て撮像された像を画像処理する画像処理装置１つ
から成るパターン認識手段の下で行われる。

ここで、第４図を参照して上記撮像装置１８について説
明する。第４図（ａ）は撮像装置１８と基板１の素子実
装部位２およびチップ３の位置関係を概略的に示した側
面図であり、第４図（ｂ）はその平面図である。

第４図（ａ）に示すように、この撮像装置１８は素子実
装部位２とチップ３とをそれぞれに撮像するＣＣＤカメ
ラ３０ａおよび３０ｂと、その前方にこれに対応させた
２系統の光学系３１を備えて構成されており、光学系３
１の先端に設けたヘット３２が基板１の素子実装部位２
とコレット１１ｂに把持されたチップ３のとの冊に臨む
ようになっている。素子実装部位２とチップ３とは、両
ＣＣＤカメラ３０ａおよび３０ｂの間に設けた素子実装
部位照明用の光ファイバ３３ａとチップ照明用の先ファ
イバ３３ｂとで照明され、それぞれの照明光Ｌａ、Ｌｂ
は光ファイバ３３ａ３３ｂから射出されハーフミラ−３
４ａ、３４ｂを通過してヘッド３２に入射される。ヘッ
ド３２は表裏両面に反射面を有する両面ミラー３５て上
下に仕切られており、後方がら入射゛した一方の照明光
Ｌａは、両面ミラー３５の裏面３５ａで反射しさらに側
壁に設けられた片面ミラー３６ａで反射して、素子実装
部位２に照射される。他方の照明光Ｌｂは、両面ミラー
３５の表面３５ｂで反射しさらに側壁に設けられた片面
ミラー３６ｂで反射して、チップ３に照射される。そし
て、素子実装部位２およびチップ３で反射した光、すな
わちこれらの画像は、逆経路で反射を繰り返して前記ハ
ーフミラ−３４ａ、３４ｂで反射されてＣＣＤカメラ３
０ａ、３０ｂに撮像される。すなわち、第４図（ｂ）に
示すようにハーフミラ−３４ａ。

３４ｂでそれぞれ左右に反射され分離された素子実装部
位２およびチップ３の画像は、視野調整ミラー３７ａ、
３７ｂ、第１固定ミラー３８ａ。

３８ｂ１そして第２固定ミラー３９ａ、３９ｂを経てそ
れぞれのＣＣＤカメラ３０ａ、３０ｂに取込まれる。視
野調整ミラー３７ａ、３７ｂは図外の装置で回転可能に
構成されており、チップ３や素子実装部位２に対する視
野の位置を可変できるようになりでいる。また、各ＣＣ
Ｄカメラ３０の前方にはレンズ４０ａ、４０ｂが組込ま
れており、このレンズ４０ａ、４０ｂと図外のレンズと
により光学系３１の撮像倍率を低倍率と高倍率とに切替
えられるようになっている。このように構成された撮像
装置１８で撮像されたチップ３および素子実装部位２の
画像は、電気信号に変換されてこれに接続された画像処
理装置１９で処理される。

この画像処理装置１９は、撮像装置１８で撮像されたチ
ップ３の像を画像処理してその外縁であるエッチ部を検
出するもので、第３図に示すようにその検出信号をこれ
に接続された制御手段であるマイクロコンピュータ２０
に送るようになっている。マイクロコンピュータ２０は
、まずこの検出結果を演算処理してチップ３の角度とす
でに記憶されている所望の素子実装部位２の角度とのズ
レを求め、移動ステージ１３のステージ駆動部２１に移
動信号を送る。ステージ駆動部２１はこの移動信号に基
づいて移動ステージ１３をθ方向に回動させる。次ぎに
マイクロコンピュータ２０は、チップ３の位置と素子実
装部位２の位置とのズレを求め、移動ステージ１３のス
テージ駆動部２１に移動信号を送る。同様にステージ駆
動部２１はこの移動信号に基づいて移動ステージ１３を
ＸＹ力方向移動させる。

ここまでの操作が終了した時点で、今度はマイクロコン
ピュータ２０から撮像装置１８のレンズ駆動部２２に切
替信号が送られる。レンズ駆動部２２はレンズを低倍率
から高倍率に切替える。この移動と切替えによって画像
処理装置１９からは再度新たな検出信号がマイクロコン
ピュータ２０に入力される。そして、上記と同じ要領で
マイクロコンピュータ２０はこの検出結果を演算処理し
てチップ３の位置を求め移動ステージ１３をＸＹ力方向
移動させ、また、チップ３の角度を求め移動ステージ１
３をθ方向に移動させる。

一方、上記の移動か終了すると一定のタイムラグをおい
て、ボンディングへラド１１のヘッド駆動部２３にボン
ディング信号が送られる。ヘッド駆動部２３はこの信号
に基づいてチップ３をコレットｌｌｂ共にＺ方向、すな
わち下降駆動させボンディングを行う。

なお、上記実施例では移動ステージ１３をＸＹ力方向よ
びθ方向へ移動させて位置合せを行うようにしているが
、ステージを固定ステージとしコレットｌｌａを移動で
きるように構成してもよい。

また、移動ステージ１３をＸＹ力方向コレット１１ｂを
θ方向に移動できるように構成してもよく、結局基板１
とチップ３を相対的に移動させることができればよい。

次に本実施例の装置を用いてダイボンドを行った実験に
ついて説明する。この実験はフリップチップダイボンデ
ィングに関するものであり、５０×５０μｍのバンプが
１００μｍピッチで約４００個形成された１０１０Ｘ１
０のチップをダイボンディングした。光学系のレンズは
低倍率側を１倍とし高倍率側を１０倍とした。この結果
、タクトタイムが３秒で９９％の歩留りを達成すること
ができた。なお、従来の方法ではタクトタイムが３秒以
上で５０％の歩留りであった。

〔発明の効果〕

以上のように本発明では、パターン認識下で光学手段の
撮像倍率を段階的に高めなから、基板の素子実装部位に
半導体素子を段階的に位置合せが行われ、かつ、この各
段階の位置合せで位置補正と角度補正とが別個に行われ
るので、補正制御のためのアルゴリズムが単純化され、
装置か単純化できると共に全体として作業を短時間で効
率よく行うことができる効果を有する。

【図面の簡単な説明】

第１図は本発明の一実施例の係る半導体素子の位置合せ
方法の説明図、第２図はそのフローチャート、第３図は
本発明を実施したダイボンダの構成図、第４図は撮像装
置の構成図である。 １・・基板、２・・・素子実装部位、３・・・チップ、
１０・・・ダイボンダ、１１・・・ボンディングヘッド
、１１ｂ・・・コレット、１３・・・移動ステージ、１
６・ステージ移動装置、１８・・・撮像装置、１９・・
・画像処理装置、２０・・・マイクロコンピュータ、３
０゜３０・　ＣＣＤカメラ、４０．４０・・・レンズ。

Claims (1)

1. 【特許請求の範囲】 １、二次元平面内における基板の素子実装部位とこれに
   実装すべき半導体素子とを撮像してパターン認識し、当
   該素子実装部位と半導体素子との間の位置および角度補
   正を、当該パターン認識の撮像倍率を段階的に高めなが
   ら段階的に行うと共に、 前記各段階で、前記二次元平面内における基板の素子実
   装部位と半導体素子との間の前記位置補正および前記角
   度補正をそれぞれ別個に行うことを特徴とする半導体素
   子の位置合せ方法。 ２、二次元平面内で、ステージ上に固定された基板の素
   子実装部位と、保持手段に保持された半導体素子との間
   の位置および角度を補正する半導体素子の位置合せ装置
   において、 前記基板の素子実装部位と半導体素子とを撮像すると共
   に、その撮像倍率を段階的に切替え可能に構成されたパ
   ターン認識手段と、 前記ステージおよび前記保持手段の少なくとも一方を他
   方に対して、前記二次元平面内の互いに直交するＸＹ方
   向に相対的に移動させる第１の移動手段と、 前記ステージおよび前記保持手段の少なくとも一方を他
   方に対して、前記二次元平面内の回転方向に相対的に回
   動させる第２の移動手段と、前記パターン認識手段の各
   切替え段階で、前記第１の移動手段と前記第２の移動手
   段とを駆動させて、基板の素子実装部位と半導体素子と
   の間の前記位置補正および前記角度補正を行わせると共
   に、これら補正をそれぞれ別個に行わせる制御手段を備
   えていることを特徴とする半導体素子の位置合せ装置。