JPH04304027A - 信号処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術（図３） 発明が解決しようとする課題（図３） 課題を解決するための手段（図１及び図２）作用（図１
及び図２） 実施例 （１）第１実施例（図１） （２）第２実施例（図２） （３）他の実施例 発明の効果

【０００２】

【産業上の利用分野】本発明は信号処理回路に関し、特
にアナログデイジタル変換回路に入力するアナログ信号
を所定の信号レベルでクランプするものに適用し得る。

【０００３】

【従来の技術】従来、デイジタルオーデイオテープレコ
ーダ（ＤＡＴ）やデイジタルビデオテープレコーダ（Ｄ
ＶＴＲ）等においては、デイジタル信号として入力され
るオーデイオ信号及び又はビデオ信号に加えて、アナロ
グ信号として入力されるオーデイオ信号及び又はビデオ
信号を磁気テープ上にデイジタル記録し得るようになさ
れている。

【０００４】従つてＤＡＴやＤＶＴＲにおいては、アナ
ログデイジタル変換回路を通じて、アナログ信号として
入力されるオーデイオ信号及び又はビデオ信号をデイジ
タル信号に変換するようになされている。

【０００５】ところで通常アナログ信号として入力され
るオーデイオ信号及び又はビデオ信号には直流変動成分
が含まれており、このためアナログデイジタル変換回路
の入力レンジを逸脱すると、変換後のデイジタルオーデ
イオ信号及び又はデイジタルビデオ信号に誤差が発生す
る。

【０００６】このような誤差を防止するため従来、図３
に示すように、例えば入力アナログビデオ信号をデイジ
タル信号に変換して出力する信号処理回路１として、ク
ランプ回路２及びアナログデイジタル変換回路３を組み
合わせたものがある。

【０００７】すなわち信号処理回路１においては、まず
例えば入力アナログビデオ信号ＶＤ１が結合コンデンサ
Ｃ０及び入力抵抗Ｒ１を通じて、反転増幅回路４の反転
入力端に入力される。

【０００８】この反転増幅回路４は抵抗Ｒ２で負帰還さ
れると共に、非反転入力端が接地された演算増幅器で構
成されており、入力アナログビデオ信号ＶＤ１を反転増
幅して第２のビデオ信号ＶＤ２を発生し、コンデンサＣ
１及び一端が接地された抵抗Ｒ３を通じてクランプ回路
２に入力する。

【０００９】クランプ回路２は電源＋Ｖ及び接地間に直
列接続した抵抗Ｒ４及びＲ５で分圧した電圧レベルＶＣ
Ｒをバツフア５及びダイオードＤ１を通じて、第２のビ
デオ信号ＶＤ２に加えるようになされている。

【００１０】これにより、第２のビデオ信号ＶＤ２が電
圧レベルＶＣＲ及びダイオードＤ１に応じた所定のクラ
ンプレベル以下になると、その差分がコンデンサＣ１に
充電され、やがて第２のビデオ信号ＶＤ２が所定のクラ
ンプレベルにクランプされ、アナログデイジタル変換回
路３のアナログ入力端に入力される。

【００１１】このアナログデイジタル変換回路３には、
電源＋Ｖ及び接地間に複数の抵抗Ｒ６、Ｒ７、Ｒ８、Ｒ
９、Ｒ１０を直列接続して構成された基準レベル発生回
路６で発生した複数の比較基準レベルＶｒ１、Ｖｒ２、
Ｖｒ３、Ｖｒ４が入力されている。

【００１２】これによりアナログデイジタル変換回路３
では、入力される第２のビデオ信号ＶＤ２を複数の比較
基準レベルＶｒ１〜Ｖｒ４と比較すると共に当該比較結
果をエンコードし、このようにして入力アナログビデオ
信号ＶＤ１をデイジタル信号に変換して出力デイジタル
ビデオ信号ＤＧ１として送出する。

【００１３】このようにしてこの信号処理回路２では、
アナログデイジタル変換回路３に入力される第２のビデ
オ信号ＶＤ２を、予めクランプ回路２で所定のクランプ
レベルにクランプすることにより、ビデオ信号ＶＤ２に
直流変動が存在しても、この影響を有効に除去して、変
換誤差の少ない出力デイジタルビデオ信号ＤＧ１を出力
し得るようになされている。

【００１４】

【発明が解決しようとする課題】ところがかかる構成の
信号処理回路１においては、クランプ回路２及びアナロ
グデイジタル変換回路３が別々に構成されているため、
温度特性や電圧変動によつていずれかに誤差や変動が発
生すると、正確に制御できなくなり出力デイジタルビデ
オ信号ＤＧ１に誤差が生じる問題があつた。

【００１５】またこれに加えてかかる構成の信号処理回
路１においては、ビデオ信号ＶＤ２におけるクランプレ
ベルとの誤差変動分を、直接コンデンサＣ１に充電する
ようになされているため、低インピーダンスな反転増幅
回路４及び大容量コンデンサが必要になり回路構成が大
型化すると共に、集積回路化が困難であつた。

【００１６】本発明は以上の点を考慮してなされたもの
で、簡易な構成かつ高い精度で入力アナログ信号をクラ
ンプしてアナログデイジタル変換し得る信号処理回路を
提案しようとするものである。

【００１７】

【課題を解決するための手段】かかる課題を解決するた
め本発明においては、入力アナログ信号ＳＰＢ（ＶＤ１
０）を増幅して第２の入力アナログ信号ＳＰＢ１（ＶＤ
１１）を発生しアナログデイジタル変換回路１６、３１
に入力する第１の差動増幅手段１５と、第２の入力アナ
ログ信号ＳＰＢ１（ＶＤ１１）に応じた信号レベル及び
アナログデイジタル変換回路１６、３１の複数の基準レ
ベルＶｒ１０　、Ｖｒ１１　、Ｖｒ１２　（ＶｒＴ０　
、ＶｒＴ１　）のうち所定の基準レベルＶｒ１１　、Ｖ
ｒＴ０　（ＶｒＴ１　）を比較し、その比較結果を第１
の差動増幅手段１５に帰還する第２の差動増幅手段１７
とを設けるようにした。

【００１８】

【作用】第１の差動増幅手段１５で入力アナログ信号Ｓ
ＰＢ（ＶＤ１０）を増幅して得られる第２の入力アナロ
グ信号ＳＰＢ１（ＶＤ１１）をアナログデイジタル変換
回路１６、３１に入力すると共に、第２の入力アナログ
信号ＳＰＢ１（ＶＤ１１）に応じた信号レベル及びアナ
ログデイジタル変換回路１６、３１の所定の基準レベル
Ｖｒ１１　、ＶｒＴ０　（ＶｒＴ１　）を比較して、第
１の差動増幅手段１５に帰還するようにしたことにより
、アナログデイジタル変換回路１６、３１の特性が変動
した場合にも、これに応動して第２の入力アナログ信号
ＳＰＢ１（ＶＤ１１）をクランプし得る。

【００１９】

【実施例】以下図面について、本発明の一実施例を詳述
する。

【００２０】（１）第１実施例 図３との対応部分に同一符号を付して示す図１において
、１０は全体としてデイジタルオーデイオテープレコー
ダ（ＤＡＴ）の再生系を示し、磁気テープ１１を磁気ヘ
ツド１２で再生して得られる再生アナログ信号ＳＰＢが
、ヘツドアンプ１３及び結合コンデンサＣ１０を通じて
、本発明による信号処理回路１４に入力される。

【００２１】この信号処理回路１４は再生アナログ信号
ＳＰＢをシリアルデータでなる再生デイジタル信号ＤＰ
Ｂに変換するもので、実際上再生アナログ信号ＳＰＢが
入力抵抗Ｒ２０を通じて反転増幅回路１５の反転入力端
に入力される。

【００２２】反転増幅回路１５は抵抗Ｒ２１で負帰還さ
れてなる演算増幅器で構成され、再生アナログ信号ＳＰ
Ｂを反転増幅して第２の再生アナログ信号ＳＰＢ１を発
生し、これをアナログデイジタル変換回路１６のアナロ
グ入力端に供給すると共に、入力抵抗Ｒ２２を通じて差
動増幅回路１７の反転入力端に入力する。

【００２３】アナログデイジタル変換回路１６には、電
源＋Ｖ及び接地間に４個の抵抗Ｒ２３、Ｒ２４、Ｒ２５
、Ｒ２６を直列接続して構成した基準レベル発生回路１
８で発生した３つの比較基準レベルＶｒ１０　、Ｖｒ１
１　、Ｖｒ１２　が入力されている。

【００２４】この実施例の場合、基準レベル発生回路１
８で発生した３つの比較基準レベルＶｒ１０　〜Ｖｒ１
２　のうち中点の比較基準レベルＶｒ１１　は、アナロ
グデイジタル変換回路１６に加えて、差動増幅回路１７
の非反転入力端に入力される。

【００２５】この差動増幅回路１７は出力端及び反転入
力端間にコンデンサＣ１１が接続された積分型の演算増
幅器で構成され、中点の比較基準レベルＶｒ１１　及び
第２の再生アナログ信号ＳＰＢ１の差分を比較増幅する
と共に所定の時定数で積分して、反転増幅回路４の非反
転入力端に入力して負帰還する。

【００２６】このようにして差動増幅回路１７で中点の
比較基準レベルＶｒ１１　及び第２の再生アナログ信号
ＳＰＢ１の差分を積分した直流成分を反転増幅回路４に
負帰還するようにしたことにより、再生アナログ信号Ｓ
ＰＢの直流変動を除去して第２の再生アナログ信号ＳＰ
Ｂ１を中点の比較基準レベルＶｒ１１　に応じて高い精
度でクランプできる。

【００２７】この結果第２の再生アナログ信号ＳＰＢ１
がアナログデイジタル変換回路１６に入力され、比較基
準レベルＶｒ１０　〜Ｖｒ１２　と比較されると共に当
該比較結果がエンコードされ、これにより再生アナログ
信号ＳＰＢをデイジタル信号に変換して再生デイジタル
信号ＤＰＢを得るようになされている。

【００２８】この再生デイジタル信号ＤＰＢは後段のイ
コライザ１９、デイジタルＰＬＬ２０、デコーダ２１、
オーデイオ信号処理回路２２を通じて復調され、このよ
うにして、このＤＡＴ１０の場合、磁気テープ１１上に
録音されたオーデイオ信号ＡＤを再生して出力すること
ができる。

【００２９】以上の構成によれば、差動増幅回路１７で
中点の比較基準レベルＶｒ１１　及び第２の再生アナロ
グ信号ＳＰＢ１の差分を積分した直流成分を反転増幅回
路４に負帰還するようにしたことにより、再生アナログ
信号ＳＰＢの直流変動を除去して第２の再生アナログ信
号ＳＰＢ１を中点の比較基準レベルＶｒ１１　に応じて
高い精度でクランプでき、かくして簡易な構成かつ高い
精度で再生アナログ信号ＳＰＢ１をクランプしてアナロ
グデイジタル変換し得る信号処理回路１４を実現できる
。

【００３０】（２）第２実施例 図１との対応部分に同一符号を付して示す図２において
、３０は全体として信号処理回路を示し、例えばアナロ
グ信号でなる入力ビデオ信号ＶＤ１０が反転増幅回路１
５で反転増幅され第２の入力ビデオ信号ＶＤ１１として
アナログデイジタル変換回路３１のアナログ入力端に供
給されると共に、ピークホールド回路３２に入力される
。

【００３１】このアナログデイジタル変換回路３１は、
電源＋Ｖ及び接地間に複数の抵抗Ｒ３０、Ｒ３１……Ｒ
ｎ−１　、Ｒｎ　を直列接続した基準レベル発生回路を
内蔵し、この結果得られる複数の比較基準レベルと第２
の入力ビデオ信号ＶＤ１１を、それぞれ複数の比較回路
Ｃ３０、Ｃ３１、Ｃ３２……Ｃｎ−２　、Ｃｎ−１　、
Ｃｎ　で比較し、この比較結果をデコードすることによ
り、第２の入力ビデオ信号ＶＤ１１をアナログデイジタ
ル変換してなるデイジタル信号ＤＧ１０を発生する。

【００３２】またこの実施例の場合、ピークホールド回
路３２は順方向ダイオードＤ１０及びコンデンサＣ２０
の直列回路と、逆方向ダイオードＤ１１及びコンデンサ
Ｃ２１の直列回路とを有して構成され、各々に第２の入
力ビデオ信号ＶＤ１１を入力して第２の入力ビデオ信号
ＶＤ１１の最大値及び最小値（すなわち入力ビデオ信号
ＶＤ１０の最小値及び最大値）がコンデンサＣ２０及び
Ｃ２１にホールドする。

【００３３】このコンデンサＣ２０及びＣ２１の一端側
は接地され、他端すなわちダイオードＤ１０及びＤ１１
との接続点側は抵抗Ｒ２７及びＲ２８で共通接続され、
さらにダイオードＤ１０及びコンデンサＣ２０の接続点
に得られる第２の入力ビデオ信号ＶＤ１１の最大値（す
なわち入力ビデオ信号ＶＤ１０の最小値）が第１の選択
回路３３Ａの第１の入力端ａに入力される。

【００３４】ここで抵抗Ｒ２７及びＲ２８は等しい抵抗
値でなり、これによりこの接続点に第２の入力ビデオ信
号ＶＤ１１の最大値及び最小値（すなわち入力ビデオ信
号ＶＤ１０の最小値及び最大値）の平均値（すなわち中
点レベル）を得ることができ、これが第１の選択回路３
３Ａの第２の入力端ｂに入力される。

【００３５】この第１の選択回路３３Ａの出力端は抵抗
Ｒ２２を通じて差動増幅回路１７の反転入力端に接続さ
れ、またこの差動増幅回路１７の非反転入力端には第２
の選択回路３３Ｂの出力端が接続されている。

【００３６】この実施例の場合、第２の選択回路３３Ｂ
の第１の入力端ａには、アナログデイジタル変換回路３
１の基準レベル発生回路で発生した最大の比較基準レベ
ルより少し下の比較基準レベルＶｒｔ１　が入力され、
また第２の入力端ｂには基準レベル発生回路で発生した
比較基準レベルの中点の比較基準レベルＶｒｔ２　が入
力されている。

【００３７】この第１及び第２の選択回路３３Ａ及び３
３Ｂは、信号処理回路３０を図３と同様に入力ビデオ信
号ＶＤ１０の信号処理に使用する場合第１の入力端ａに
切り換え、図１と同様に再生アナログ信号ＳＰＢの信号
処理に使用する場合第２の入力端ｂに切り換えるように
なされている。

【００３８】従つてこの信号処理回路３０で入力ビデオ
信号ＶＤ１０の信号処理を行う場合、第１及び第２の選
択回路３３Ａ及び３３Ｂを第１の入力端ａに切り換えれ
ば、差動増幅回路１７は最大の比較基準レベルより少し
下の比較基準レベルＶｒｔ１　と第２の入力ビデオ信号
ＶＤ１１の最大値の差分を積分した直流成分を反転増幅
回路１５に負帰還する。

【００３９】この結果反転増幅回路１５においては、入
力ビデオ信号ＶＤ１０が最小値より少し上の所定レベル
にクランプされ、この結果得られる第２の入力ビデオ信
号ＶＤ１１がアナログデイジタル変換回路３１に入力さ
れ、これにより入力ビデオ信号ＶＤ１０の直流変動によ
つて変換レンジを逸脱することを未然に防止して、高い
変換精度でアナログデイジタル変換してなるデイジタル
信号ＤＧ１０を得ることができる。

【００４０】またこれに対してこの信号処理回路３０を
図１と同様に再生アナログ信号ＳＰＢの信号処理に使用
する場合、第１及び第２の選択回路３３Ａ及び３３Ｂを
第２の入力端ｂに切り換えれば、差動増幅回路１７は中
点の比較基準レベルＶｒｔ２　と第２の再生アナログ信
号ＳＰＢ１の平均値の差分を積分した直流成分を反転増
幅回路１５に負帰還する。

【００４１】この結果反転増幅回路１５においては、再
生アナログ信号ＳＰＢの直流変動を除去して第２の再生
アナログ信号ＳＰＢ１が中点の比較基準レベルＶｒｔ２
　に応じて高い精度でクランプされ、これにより高い変
換精度でアナログデイジタル変換してなるデイジタル信
号ＤＧ１０を得ることができる。

【００４２】以上の構成によれば、差動増幅回路１７で
比較基準レベルＶｒｔ１　と第２の入力ビデオ信号ＶＤ
１１の最大値の差分を積分した直流成分を反転増幅回路
１５に負帰還するようにしたことにより、入力ビデオ信
号ＶＤ１０を最小値より少し上の所定レベルにクランプ
でき、かくして入力ビデオ信号ＶＤ１０の直流変動によ
つて変換レンジを逸脱することを未然に防止して高い精
度でアナログデイジタル変換し得る信号処理回路３０を
実現できる。

【００４３】さらに上述の構成によれば、差動増幅回路
１７で中点の比較基準レベルＶｒｔ２と第２の再生アナ
ログ信号ＳＰＢ１の平均値の差分を積分した直流成分を
反転増幅回路１５に負帰還するようにしたことにより、
再生アナログ信号ＳＰＢを中点のレベルにクランプでき
、かくして再生アナログ信号ＳＰＢの直流変動によつて
変換レンジを逸脱することを未然に防止してアナログデ
イジタル変換し得る信号処理回路３０を実現できる。

【００４４】さらに上述の構成によれば、第１及び第２
の選択回路３３Ａ及び３３Ｂの選択によつて、クランプ
レベルを設定し得るようにしたことにより、ビデオ信号
ＶＤ１０及び再生アナログ信号ＳＰＢのいずれについて
もデイジタル信号処理し得、かくして有用性を格段的に
向上し得る信号処理回路を実現できる。

【００４５】（３）他の実施例 （３−１）上述の実施例においては、入力アナログ信号
を中点レベルや最小値の少し上の所定レベルでクランプ
する場合について述べたが、本発明はこれに限らず、信
号特性やアナログデイジタル変換特性に応じた任意のレ
ベルで入力アナログ信号をクランプするようにしても、
上述の実施例と同様の効果を実現できる。

【００４６】（３−２）上述の実施例においては、本発
明をＤＡＴやＤＶＴＲに適用した場合について述べたが
、本発明はこれに限らず、要はアナログデイジタル変換
する際に入力アナログ信号をクランプする信号処理回路
に広く適用して好適なものである。

【００４７】

【発明の効果】上述のように本発明によれば、第１の差
動増幅手段で入力アナログ信号を増幅して得られる第２
の入力アナログ信号をアナログデイジタル変換回路に入
力すると共に、第２の入力アナログ信号に応じた信号レ
ベル及びアナログデイジタル変換回路の所定の基準レベ
ルを比較して、第１の差動増幅手段に負帰還するように
したことにより、アナログデイジタル変換回路の特性が
変動した場合にも、これに応動して第２の入力アナログ
信号をクランプし得る信号処理回路を実現できる。

【図面の簡単な説明】

【図１】本発明による信号処理回路を適用したデイジタ
ルオーデイオテープレコーダの一実施例を示すブロツク
図である。

【図２】本発明による信号処理回路の第２の実施例を示
すブロツク図である。

【図３】従来の信号処理回路の説明に供するブロツク図
である。

【符号の説明】

１、１４、３０……信号処理回路、３、１６、３１……
アナログデイジタル変換回路、４、１５……反転増幅回
路、６、１８……基準レベル発生回路、１７……差動増
幅回路。

Claims (1)

【特許請求の範囲】
1. 【請求項１】入力アナログ信号を増幅して第２の入力ア
   ナログ信号を発生しアナログデイジタル変換回路に入力
   する第１の差動増幅手段と、上記第２の入力アナログ信
   号に応じた信号レベル及び上記アナログデイジタル変換
   回路の複数の基準レベルのうち所定の上記基準レベルを
   比較し、当該比較結果を上記第１の差動増幅手段に帰還
   する第２の差動増幅手段とを具え、上記アナログデイジ
   タル変換回路に入力する上記第２の入力アナログ信号を
   所定の上記基準レベルに応じた信号レベルでクランプす
   るようにしたことを特徴とする信号処理回路。