JPH04303665A - サーマルプリンタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はラインプリンタに搭載さ
れるラインサーマルヘッドに関し、特に印字ドットを形
成する発熱要素群の駆動方式に関する。

【０００２】

【従来の技術】近年、ラインサーマルヘッドを印字機構
に用いたラインプリンタが計測機器、情報機器あるいは
医療機器の出力端末として広く利用されている。ライン
サーマルヘッドは一般的に印字データに従って選択的に
駆動される複数の発熱要素を直線状に配列した発熱アレ
イにより構成されている。各発熱要素は駆動電流の供給
を受けジュール熱に変換して感熱紙に印字ドットを形成
する。全ての発熱要素に対して駆動電流を同時に給電す
ると１ライン当たりの印字率が高い場合には大量の駆動
電流が必要となり大容量電源を用意しなければならない
。これを避ける為に、発熱アレイは複数の物理ブロック
に分割されており、物理ブロック毎にストローブ信号を
印加して時分割駆動を行っている。

【０００３】従来、個々の発熱要素は１本の共通電極を
介して電源から駆動電流の供給を受ける構造となってい
た。この共通電極は発熱アレイと平行に形成されており
、相当程度長いスパンを有している。従って、電源から
近い部分と遠い部分との間にその抵抗に起因して電圧降
下が生じてしまい、個々の発熱要素の給電量にバラツキ
が生ずる。この結果、直線状に配列した発熱要素の個々
の位置に依存して印字ドット濃度にムラが生ずる。

【０００４】この点を改良する為に、共通電極を分割化
する事が提案されている。即ち、所定個数の物理ブロッ
クをまとめた組毎に駆動電流の給電径路を形成するよう
に複数の幹電極を設けた構造が提案されている。そして
、同一の幹電極を介して給電される所定個数の物理ブロ
ック毎に駆動が行われる。即ち、個々の幹電極を単位と
して時分割駆動を行う。

【０００５】

【発明が解決しようとする課題】ラインサーマルヘッド
を用いたプリンタは構造が比較的簡単であり、小型化に
適している。この為、ラインサーマルプリンタは様々な
携帯機器あるいは卓上機器の出力端末として広く利用さ
れるようになってきている。かかる場合、電源として電
池が用いられる事が多く、ラインサーマルヘッドの低電
圧駆動化が要求されている。その為に、個々の発熱要素
の抵抗値を下げる必要があり、数１００Ωの低抵抗発熱
要素が開発されている。発熱要素の抵抗値を下げると、
相対的に駆動電流の給電径路を形成する幹電極の配線抵
抗に起因する電圧降下の影響が現れてくる。

【０００６】従来のように、幹電極を単位として時分割
駆動を行った場合を考えると、印字率が１００％に近い
時には相当程度の駆動電流が流れる為、幹電極内の電圧
降下の影響が顕著に現れてしまい、この幹電極から給電
を受ける発熱要素により印字されたドットの濃度が薄く
なる。一方、次の時分割駆動タイミングでの印字率が低
い場合には、次の幹電極に対する給電量が小さくなり電
圧降下の影響が現れず印字ドット濃度は通常のレベルと
なる。このように、発熱要素の抵抗値が低く且つ幹電極
を単位として時分割駆動を行った場合には局部的な印字
率の相違に起因して物理ブロック間に印字濃度のムラが
生じてしまい印字品位が悪くなるという問題点があった
。

【０００７】本発明は上述した従来の技術の課題を解決
する事を目的とし、物理ブロック間の印字ドット濃度ム
ラを除去し印字品位を向上させる事を目的とする。

【０００８】

【課題を解決するための手段】本発明にかかるラインサ
ーマルヘッドはその基本的構成要件として、印字データ
に従って選択的に駆動される複数の発熱要素を直線状に
配列した発熱アレイと、複数の発熱要素を区分けして得
られる物理ブロック毎にストローブ信号を印加し時分割
的に発熱アレイを駆動するための制御回路と、所定個数
の物理ブロックをまとめた組毎に駆動電流の給電径路を
形成するように設けられた複数の幹電極とを有する。本
発明の特徴的構成要件として、該制御回路は同一の幹電
極を介して給電される所定個数の物理ブロックの全てに
対して同一タイミングでストローブ信号が印加される事
の無いようにストローブ信号のタイミング制御を行う手
段を具備している。例えば、ある時分割駆動タイミング
で所定個数の物理ブロックをまとめて駆動する場合には
、異なった幹電極から給電を受ける物理ブロックの中か
ら所定個数が選択されるように制御する。従って、同一
の幹電極から給電される所定個数の物理ブロックが同時
に駆動される事はない。

【０００９】

【作用】上述した構成にすると、印字率が仮に１００％
であった時にも、１回の時分割駆動タイミングで同一の
幹電極から給電を受ける発熱要素の個数はその幹電極に
属する発熱要素の全個数に比べて必ず小さくなり、駆動
電流量を抑える事ができる。この結果、個々の発熱要素
の抵抗値が低く設定されている場合であっても、幹電極
の配線抵抗に起因する電圧降下の悪影響を抑制する事が
可能となる。即ち、電圧降下の大きさは抵抗と電流の積
で決まる為、電流量を抑制する事により電圧降下を小さ
くできる。

【００１０】

【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図１は本発明にかかるラインサーマル
ヘッドの電気的構成を示す回路ブロック図である。図示
するように、ラインサーマルヘッドは印字データに従っ
て選択的に駆動される複数の発熱要素１を直線状に配列
した発熱アレイを有する。個々の発熱要素１の抵抗値は
特に低電圧駆動を可能とする為、数１００Ω好ましくは
３００Ω以下に設定され、複数の発熱要素１を区分けし
て得られる物理ブロックが設けられ、各物理ブロックに
属する発熱要素１は対応するドライバＩＣによって選択
的に駆動される。

【００１１】例えば、図示するように１番目の物理ブロ
ックはドライバＩＣ２１によって駆動され、２番目の物
理ブロックはドライバＩＣ２２によって駆動され、３番
目の物理ブロックはドライバＩＣ２３によって駆動され
、４番目の物理ブロックはドライバＩＣ２４によって駆
動され、最後のｍ番目の物理ブロックはドライバＩＣ２
ｍによって駆動される。即ち、本例においてはドライバ
ＩＣと物理ブロックは対応している。しかしながら、１
個のドライバＩＣによって駆動される物理ブロックの個
数を２個あるいはそれ以上としても良い。

【００１２】ドライバＩＣ２１、　２２、　２３、　２
４、　…、　２ｍは制御回路例えばＣＰＵ３に接続され
ている。 ＣＰＵ３は各ドライバＩＣに印字データＤＡＴＡを送出
するとともに、各ドライバＩＣ毎に即ち物理ブロック毎
にストローブ信号を印加し時分割的に発熱アレイを駆動
する。即ち、ドライバＩＣ２１はストローブ信号ＳＴＢ
１によって選択され、ドライバＩＣ２２はストローブ信
号ＳＴＢ２によって選択され、ドライバＩＣ２３はスト
ローブ信号ＳＴＢ３によって選択され、ドライバＩＣ２
４はストローブ信号ＳＴＢ４によって選択され、ドライ
バＩＣ２ｍはストローブ信号ＳＴＢｍによって選択され
る。

【００１３】所定個数の物理ブロック（本例においては
２個）をまとめた組毎に駆動電流の給電径路を形成する
ように複数の幹電極が設けられている。この幹電極は電
源Ｖｐ側に接続された電源幹電極と、接地ＧＮＤ側に接
続された接地幹電極に分かれている。各幹電極は発熱要
素１に近接して形成されており、０．１Ω程度の極めて
小さな配線抵抗を有している。幹電極を介して供給され
る駆動電流は枝電極４を介して個々の発熱要素１に分配
される。枝電極４は全て実質的に同一の配線抵抗を有す
るようにパターニングされる。

【００１４】今、接地側に着目すると、１番目及び２番
目の物理ブロックが接地幹電極５１を介して給電を受け
、３番目及び４番目の物理ブロックが接地幹電極５２に
よって給電を受け、ｍ番目の物理ブロックが接地幹電極
５ｋによって給電を受けるようになっている。一方、電
源側に着目すると、１番目の物理ブロックが電源幹電極
６１によって給電を受け、２番目及び３番目の物理ブロ
ックが電源幹電極６２によって給電を受け、４番目の物
理ブロックが電源幹電極６３によって給電を受け、ｍ番
目の物理ブロックが電源幹電極６ｋによって給電を受け
ている。

【００１５】このように、本例においては接地幹電極か
ら給電される物理ブロックの組と電源幹電極から給電さ
れる物理ブロックの組とが異なっているが、これは幹電
極のレイアウトをコンパクトなものとする為である。勿
論、一対の接地幹電極と電源幹電極により同一の物理ブ
ロックの組が給電を受ける構成としても良い。最後に、
この実施例の特徴的部分として、ＣＰＵ３は同一の幹電
極を介して給電される所定個数の物理ブロックの全てに
対して同一タイミングでストローブ信号が印加される事
のないようにストローブ信号ＳＴＢ１、　ＳＴＢ２、Ｓ
ＴＢ３、ＳＴＢ４、　…、　ＳＴＢｍのタイミング制御
を行う手段を具備している。例えば、接地幹電極５１を
介して給電される１番目及び２番目の物理ブロックが同
時に駆動される事はない。換言すると、ストローブ信号
ＳＴＢ１とＳＴＢ２とが同時に出力される事はない。

【００１６】次に図２を参照してドライバＩＣ２１の構
成を簡潔に説明する。なお、他のドライバＩＣも同様な
構成を有する。図示するように、ドライバＩＣ２１はｎ
段のシフトレジスタ７を有しており、合計ｎ個の発熱要
素１を駆動できるようになっている。即ち、１物理ブロ
ックに区分けされる発熱要素の個数はｎである。ｎ段の
シフトレジスタ７にはクロック信号ＣＬＫに同期して印
字データＤＡＴＡがビット毎にＣＰＵ３から送られる。 シフトレジスタ７の各段にはやはりｎ段からなるラッチ
８が接続されている。

【００１７】このラッチ８は同様にＣＰＵ３から送出さ
れるラッチ信号ＬＴＣに同期してシフトレジスタ７に格
納された印字データをビット毎にラッチし保持する。ラ
ッチ８の各段には対応するアンドゲート回路９の一方の
入力端子が個々に接続されている。アンドゲート回路９
の他方の入力端子にはＣＰＵ３から供給されるストロー
ブ信号ＳＴＢ１が共通に印加される。各アンドゲート回
路９の出力端子は対応する出力ドライバ１０を介して各
発熱要素１に接続されている。

【００１８】かかる構成において、ストローブ信号ＳＴ
Ｂ１が印加されると、各アンドゲート回路９が一斉に開
かれ、ラッチされたビットデータに応じて出力ドライバ
１０が励起し発熱要素１を選択的に駆動する。即ちビッ
トデータがドット印字を示している場合には対応する発
熱要素１に駆動電流が流れ実際にドット印字を行う。次
に図３のタイミングチャートを参照して図１及び図２に
示すラインサーマルヘッドの動作を詳細に説明する。こ
のラインサーマルヘッドは１ライン毎に印字動作を行う
。高速のクロック信号ＣＬＫに同期して、ＣＰＵ３は１
ライン分の印字データＤＡＴＡを直列接続されたドライ
バＩＣ２１、　２２、２３、　２４、　…、２ｍに転送
する。 印字データの転送が終了した段階でラッチ信号ＬＴＣが
出力され、１ライン分の印字データＤＡＴＡは一斉にラ
ッチされる。

【００１９】続いて、ＣＰＵ３はストローブ信号の印加
タイミングを制御して発熱アレイの時分割駆動を行う。 なお、本実施例においては図１に示す物理ブロックの個
数ｍは６に設定されている。従って、ストローブ信号は
ＳＴＢ１ないしＳＴＢ６の６個である。先ず、第１番目
の時分割駆動タイミングで、ストローブ信号ＳＴＢ１が
ドライバＩＣ２１に印加されストローブ信号ＳＴＢ４が
ドライバＩＣ２４に印加される。従って、例えば接地幹
電極５１に着目してみると、１番目の物理ブロックのみ
に給電を行い、２番目の物理ブロックに対しては給電し
ない。従って、仮に印字率が１００％であっても、１回
の時分割駆動タイミングで同時通電される発熱要素の数
は全体の半分に過ぎない。

【００２０】次に、２番目の時分割駆動タイミングでス
トローブ信号ＳＴＢ２がドライバＩＣ２２に印加され、
ストローブ信号ＳＴＢ５が対応するドライバＩＣに印加
される。再び、接地幹電極５１に着目してみると、２番
目の物理ブロックのみに関して給電を行い１番目の物理
ブロックには給電しない。最後に、３番目の時分割駆動
タイミングでストローブ信号ＳＴＢ３がドライバＩＣ２
３に印加され、ストローブ信号ＳＴＢ６が最後の対応す
るドライバＩＣに印加される。同様に、接地幹電極５２
に着目すると３番目の物理ブロックに関してのみ給電を
行い４番目の物理ブロックには給電しない。このように
して、３回の時分割駆動により１ライン分の印字動作が
完了する。このように、１個の接地幹電極に着目してみ
ると、１回の時分割駆動タイミングで常に１個の物理ブ
ロックのみが給電を受け残りの物理ブロックは給電され
ない。この関係は電源幹電極に着目してみても同様であ
る。

【００２１】図１に戻って説明を続ける。今、仮に１番
目の物理ブロックに含まれる発熱要素１の個数を１００
とする。２番目の物理ブロックも同様に１００個の発熱
要素１から構成されているとする。そして、個々の発熱
要素１は例えば１００Ωの固有抵抗を有しているとする
。この場合、各物理ブロックの合成抵抗は１Ωとなる。 一方、１番目及び２番目の物理ブロックに関して給電径
路を構成する接地幹電極５１の配線抵抗はおよそ０．１
Ωである。

【００２２】かかる構成において、本発明の駆動方式に
よれば、１回の通電タイミングで一方の物理ブロックの
みしか駆動されない。従って全ドット印字の場合でも接
地幹電極５１の配線抵抗に起因する電圧降下分は電源電
圧の１０％程度に過ぎない。この程度のエネルギー損失
では実際のドット印字濃度に悪影響を及ぼさない。これ
に対して、同じ３分割駆動を行う場合でも、従来のよう
に１回の通電タイミングで接地幹電極５１を介して通電
を受ける１番目及び２番目の物理ブロックを同時に駆動
した場合には、全ドット印字の条件で本発明に比べ２倍
の駆動電流が流れる事となり、電圧降下分は電源電圧の
約２０％となる。エネルギー損失が２０％に及ぶ場合に
は実際の印字ドット濃度に悪影響が現れ印字品位が悪化
する。

【００２３】最後に図４を参照して本発明にかかるライ
ンサーマルヘッドの他の実施例を説明する。この例にお
いては、全部で１２個の物理ブロック１２１ないし１３
２がライン状に配列されている。このライン状配列の片
側には３個の接地幹電極１５１、　１５２及び１５３が
配設されており、他方側にも３個の電源幹電極１６１、
１６２及び１６３が配設されている。この例においては
、互いに対向する一対の接地幹電極及び電源幹電極によ
って４個の物理ブロックに対する給電径路が形成されて
いる。

【００２４】例えば、接地幹電極１５１と電源幹電極１
６１との間には物理ブロック１２１、　１２２、　１２
３及び１２４が接続されている。同様に、一対の幹電極
１５２及び１６２との間には４個の物理ブロック１２５
、１２６、　１２７及び１２８が接続されている。又、
残りの一対の幹電極１５３及び１６３との間にも４個の
物理ブロック１２９、　１３０、　１３１及び１３２が
接続されている。ＣＰＵ３１はこれら１２個の物理ブロ
ックに印加されるストローブ信号ＳＴＢ１ないしＳＴＢ
１２のタイミングを制御し時分割駆動を行う。

【００２５】例えば、２分割駆動を行う場合には前半の
駆動タイミングで奇数番目のストローブ信号を一斉に出
力し、後半の駆動タイミングで残りの偶数番目のストロ
ーブ信号を一斉に出力する。このようにすれば、印字率
が１００％であっても、１回の時分割駆動タイミングで
給電を受ける物理ブロックの個数は各幹電極当たり２個
となり印字品質に悪影響を及ぼす給電径路内の電圧降下
を抑制する事ができる。

【００２６】

【発明の効果】以上説明したように本発明によれば、同
一の幹電極を介して給電される所定個数の物理ブロック
の全てに対して同一タイミングでストローブ信号が印加
される事のないようにストローブ信号のタイミング制御
を行う為、１回の駆動タイミングで各幹電極に流れる駆
動電流量を従来に比し抑制する事ができるので、幹電極
の配線抵抗に起因する電圧降下あるいはエネルギー損失
を低く抑える事ができ、物理ブロック間における印字濃
度ムラの発生を防止し印字品位を向上する事ができると
いう効果がある。

【図面の簡単な説明】

【図１】本発明にかかるラインサーマルヘッドの一実施
例を示す模式的回路ブロック図である。

【図２】ラインサーマルヘッドの物理ブロックを駆動す
るドライバＩＣの回路構成例を示す回路ブロック図であ
る。

【図３】図１に示すラインサーマルヘッドの動作を説明
する為のタイミングチャートである。

【図４】本発明にかかるラインサーマルヘッドの他の実
施例を示す模式的回路ブロック図である。

【符号の説明】

１　　発熱要素 ３　　ＣＰＵ ４　　枝電極 ５１　　接地幹電極 ６１　　電源幹電極

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　印字データに従って選択的に駆動され
   る複数の発熱要素を直線状に配列した発熱アレイと、複
   数の発熱要素を区分けして得られる物理ブロック毎にス
   トローブ信号を印加し時分割的に発熱アレイを駆動する
   為の制御回路と、所定個数の物理ブロックをまとめた組
   毎に駆動電流の給電径路を形成するように設けられた複
   数の幹電極とを有するラインサーマルヘッドにおいて、
   該制御回路は同一の幹電極を介して給電される所定個数
   の物理ブロックの全てに対して同一タイミングでストロ
   ーブ信号が印加される事の無いようにストローブ信号の
   タイミング制御を行う手段を有する事を特徴とするライ
   ンサーマルヘッド。