JPH04298719A - アクティブマトリックス型液晶表示素子の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

［発明の目的］

【０００１】

【産業上の利用分野】この発明はアクティブマトリック
ス型液晶表示素子の製造方法に関する。

【０００２】

【従来の技術】電子機器の小型化、軽量化及び低消費電
力化が進むなかで、ディスプレイの分野においてもＣＲ
Ｔ（Ｃａｔｈｏｄｅ　Ｒａｙ　Ｔｕｂｅ）に代わるもの
として、フラットパネルディスプレイの研究・開発が活
発に行われている。このなかでも、液晶ディスプレイは
大面積表示が可能であること、フルカラー化が可能であ
ること及び低電流・低電圧動作であること等の点で注目
を集めている。

【０００３】液晶ディスプレイにはその目的に応じて様
々な動作方式があるが、アクティブマトリックス方式は
フルカラ―の動画表示を高解像度で行うことが可能であ
ることが特徴である。アクティブマトリックス方式はマ
トリックス状に配置した電極の交点を一画素とし、その
一画素ごとにスイッチング素子を設ける方式である。ア
クティブマトリックス方式は非線形ダイオ―ド型と薄膜
トランジスタ（以下、ＴＦＴと称す）型に分類できるが
、このうち特に後者の研究・開発が活発に行なわれてい
る。

【０００４】このようなＴＦＴを用いたアレイ基板を製
作する工程は例えば次の通りである。まず、例えばガラ
スからなる基板上に走査電極線とゲート電極を同時に形
成し、その上にゲート絶縁膜、半導体膜及び半導体保護
膜を順次成膜する。次に、半導体保護膜を成形した後、
低抵抗半導体膜を成膜し、半導体膜と低抵抗半導体膜を
同時に成形する。その後、画素電極の形成・電極パッド
上のゲート絶縁膜の除去を行い、信号電極線、ソース電
極及びドレイン電極を形成する。これらの所定パタ―ン
を得る方法としては、従来よりフォトリソグラフィ―技
術が一般的である。また、エッチングの際に用いられる
レジストとしては、ポジレジストまたはネガレジストが
一般的であるが、レジストの剥離が容易で使い易いとい
った点から、ポジレジストの使用が現在主流となってい
る。そして、この状態では、ソース電極とドレイン電極
は低抵抗半導体膜により短絡しているので、半導体保護
膜上の低抵抗半導体膜を、ソース電極とドレイン電極を
マスクにして除去する。

【０００５】

【発明が解決しようとする課題】ところで、この種のア
クティブマトリックス型液晶表示素子の製造方法におい
ては、半導体保護膜を所定パターンにエッチング加工後
に、半導体膜の疎水性表面が大部分露出することになる
。このような表面エネルギーの高い状態でレジスト剥離
を行うと、レジスト剥離後の水洗中に半導体膜が腐食さ
れてしまい、半導体膜とソース・ドレイン電極金属との
オーミック接合ができず、ＴＦＴが動作しなくなること
があった。これは、多用されている東京応化製のストリ
ッパー１０のような大部分のレジスト剥離液は、水分が
混入することによりアルカリ性になるためであり、活性
な半導体膜がアルカリ性溶液でエッチングされることに
起因している。また、疎水性の半導体膜表面はレジスト
残渣が付着しやすいため、信号電極線の断線が発生する
等の歩留りを著しく低下させる問題を有していた。この
発明はこのような従来の事情に鑑みなされたものである
。 ［発明の構成］

【０００６】

【課題を解決するための手段】この発明は、基板上に走
査電極線と信号電極線をマトリックス状に形成し、この
交点にゲート電極、ゲート絶縁膜、半導体膜、半導体保
護膜、低抵抗半導体膜及びソース・ドレイン電極から構
成されるＴＦＴと、画素電極とを配置したアレイ基板と
、基板上に対向電極を形成した対向基板との間に液晶を
挟持してなるアクティブマトリックス型液晶表示素子の
製造方法についてのものである。そして、半導体膜上の
半導体保護膜を、レジストを用いて所定の形状にエッチ
ング加工後、露出した半導体膜表面に酸化膜を形成して
からレジストを剥離する工程を備えている。

【０００７】

【作用】この発明では、半導体保護膜上のレジストの剥
離を露出した半導体膜表面に酸化膜を形成してから行う
ことにより、レジストの剥離工程において半導体膜が腐
食されることはなく、半導体膜とソース・ドレイン電極
とのオーミック接合も良好になる。また、半導体膜上に
レジスト残渣が付着しないため、半導体膜上に形成する
信号電極線の断線を少なくすることができ、歩留りの高
いＴＦＴアレイ基板が得られる。

【０００８】

【実施例】以下、この発明の詳細を図面を参照して説明
する。

【０００９】図１はこの発明の一実施例を示す断面図で
ある。この実施例を図１を用い製造工程に従って説明す
ると、まず、図１（ａ）に示すように、例えばガラスか
らなる基板１上に、例えばＭｏ−Ｔａ合金をスパッタ法
等により約２０００オングストロ−ムの厚さに成膜し、
フォトリソグラフィ―法によりゲ−ト電極２を形成する
。次に、基板１の全面に例えばプラズマＣＶＤ法等によ
り、ゲ−ト絶縁膜３として例えば約４０００オングスト
ロ−ムの厚さの酸化ケイ素（ＳｉＯｘ　）と、半導体膜
４として例えば約５００オングストロ−ムの厚さのアモ
ルファスシリコン（ａ−Ｓｉ）及び半導体保護膜５とし
て例えば約２０００オングストロ−ムの厚さの窒化ケイ
素（ＳｉＮｘ　）を順次成膜する。続いて、フォトリソ
グラフィ―法により、例えば半導体保護膜５上でゲ−ト
電極２の概略内側にレジスト６を残し、半導体保護膜５
をエッチングする。

【００１０】次に、図１（ｂ）に示すように、矢印で示
したプラズマによる酸素アッシング或いは光によるＵＶ
（紫外線）オゾンアッシング等により、半導体膜４の表
面に約５０オングストロ−ムの厚さの酸化膜７を形成す
る。続いて、図１（ｃ）に示すように、レジスト６を剥
離した後、半導体膜４の表面を希釈したフッ酸溶液等で
処理して酸化膜７を除去する。次に、例えばプラズマＣ
ＶＤ法により、不純物ド―プ・アモルファスシリコン（
ｎ＋　ａ−Ｓｉ）からなる低抵抗半導体膜８を約５００
オングストロ−ムの厚さに成膜した後、フォトリソグラ
フィ―法により半導体膜４と低抵抗半導体膜８を、例え
ば後述する信号電極線とほぼ同一形状に成形する。続い
て、基板１の全面に例えばＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉ
ｎ　Ｏｘｉｄｅ）を約１０００オングストロ−ムの厚さ
に成膜し、フォトリソグラフィ―法によりからなる画素
電極９を形成する。次に、例えば約５００オングストロ
−ムの厚さのクロミウム（Ｃｒ）と約１μｍの厚さのア
ルミニウム（Ａｌ）をスパッタ法等で成膜し、ソ−ス電
極１０とドレイン電極１１を同時に形成する。このとき
、ソ−ス電極１０を画素電極９と電気的に接続する。続
いて、ソ−ス電極１０とドレイン電極１１をマスクにし
て、半導体保護膜５上の低抵抗半導体膜８をエッチング
除去する。こうして、ゲ−ト電極２、ゲ−ト絶縁膜３、
半導体膜４、半導体保護膜５、低抵抗半導体膜８、ソ−
ス電極１０及びドレイン電極１１から構成されるＴＦＴ
１２が得られる。次に、ＴＦＴ１２の経時変化を抑える
ために、基板１の全面に例えば厚さ５０００オングスト
ロ―ム〜１μｍのＳｉＮｘ　からなる絶縁膜１３を形成
する。続いて、基板１の全面に例えばポリイミドからな
る配向膜１４を例えばスピンナ―コ―ト法等により塗布
し、１００℃〜１８０℃の間の適当な温度で焼成してか
らラビングを行う。こうして所望のアレイ基板１５が得
られる。一方、例えばガラスからなる基板１６上には、
ＴＦＴ１２と対向するように遮光膜１７を形成した後、
基板１６の全面に例えばＩＴＯからなる対向電極１８と
例えばポリイミドからなる配向膜１９を順次形成し、更
に、配向膜１９に前と同様のラビングを行う。こうして
所望の対向基板２０が得られる。次に、アレイ基板１５
と対向基板２０を、例えば粒径約１０μｍのアルミナの
ビ―ズからなるスペーサ（図示せず）を介して配向膜１
４．１９が対向した状態で一体となるように、液晶の注
入口（図示せず）となる部分を除いて、例えばエポキシ
系の接着剤からなる封着剤（図示せず）でほぼ１０μｍ
離して概略平行に貼り合わせる。続いて、前述の注入口
より液晶２１を注入した後、例えばエポキシ系の接着剤
からなる封止材で注入口をする。こうして、アレイ基板
１５と対向基板２０との間に液晶２１を挟持してなる所
望のアクティブマトリックス型液晶表示素子が得られる
。

【００１１】図２は図１に示した実施例によって得られ
るアレイ基板１５の概略平面図であり、ＴＦＴ１２は等
価回路で示している。図２において、基板１上には、互
いにほぼ平行に等間隔で配置された複数本の走査電極線
３０と、この走査電極線３０とマトリックス状になるよ
うに、互いにほぼ平行に等間隔で配置された複数本の信
号電極線３１とが形成されている。ここで、走査電極線
３０と信号電極線３１はそれぞれ、図１に示したゲ−ト
電極２、ドレイン電極１１と同時に一体形成されている
。また、走査電極線３０と信号電極線３１は、図１に示
したゲ−ト絶縁膜３、半導体膜４及び低抵抗半導体膜８
が層間に存在することにより、互いに電気的に絶縁され
ている。そして、走査電極線３０と信号電極線３１の交
点には、図１に示したＴＦＴ１２と画素電極９から構成
される表示画素部３２が配置されている。

【００１２】この実施例では、半導体膜４の表面に酸化
膜７を形成した後、レジスト６を剥離しているので、半
導体膜４がアルカリ性になったレジスト剥離液で腐食さ
れることはなく、また、レジスト残渣が付着されること
はない。更に、その後、半導体膜４の表面の酸化膜７を
除去しているため、清浄な半導体膜４の表面を得ること
ができる。この結果、半導体膜４と、ソ−ス電極１０及
びドレイン電極１１との間のオーミック接合が良好にな
り、且つ信号電極線３１の断線の発生が減少する。

【００１３】

【発明の効果】この発明では、半導体保護膜上のレジス
トの剥離を露出した半導体膜表面に酸化膜を形成してか
ら行うことにより、半導体膜とソース・ドレイン電極と
のオーミック接合も良好になるとともに、信号電極線の
断線を少なくすることができ、アクティブマトリックス
型液晶表示素子の歩留りが向上する。

【図面の簡単な説明】

【図１】この発明の一実施例を示す断面図である。

【図２】図１に示した実施例によって得られるアレイ基
板の概略平面図である。

【符号の説明】

１，１６……基板 ２……ゲ−ト電極 ３……ゲ−ト絶縁膜 ４……半導体膜 ５……半導体保護膜 ６……レジスト ７……酸化膜 ８……低抵抗半導体膜 ９……画素電極 １０……ソ−ス電極 １１……ドレイン電極 １２……ＴＦＴ １５……アレイ基板 １８……対向電極 ２０……対向基板 ２１……液晶 ３０……走査電極線 ３１……信号電極線

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　基板上に走査電極線と信号電極線をマ
   トリックス状に形成し、この交点にゲート電極、ゲート
   絶縁膜、半導体膜、半導体保護膜、低抵抗半導体膜、ソ
   ース電極及びドレイン電極から構成される薄膜トランジ
   スタと、画素電極とを配置したアレイ基板と、基板上に
   対向電極を形成した対向基板と、前記アレイ基板と前記
   対向基板との間に挟持した液晶とを備えたアクティブマ
   トリックス型液晶表示素子の製造方法において、前記半
   導体保護膜をレジストを用いて所定の形状にエッチング
   加工後、露出した前記半導体膜表面に酸化膜を形成して
   から前記レジストを剥離することを特徴とするアクティ
   ブマトリックス型液晶表示素子の製造方法。