JPH042975A - ケーブルチェッカ及びその使用方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野Ｊ この発明は同じ忍寄どうしが接続される多芯ケーブルの
各芯線の断線、短絡、誤配線のチェックを行うケーブル
チェッカ及びその使用方法に関する。

「従来の技術」 例えば第７図に示すように、コネクタ１１とコネクタ１
２とを、その同一の忍寄どうしをケーブル１３の各芯線
で互いに接続した場合に、そのケーブル１３の芯線の断
線、短絡、誤配線をチェックするために、従来において
は第８図に示すケーブルチェッカが用いられていた。

すなわちパルス発生器１４から一定周期で発生するパル
スにより、シフト段がｎ段のシフトレジスタ１５がシフ
ト制御され、シフトレジスタ１５には初期状態でその初
段に“１“が入力される。

シフトレジスタ１５の各シフト段１５．〜１５゜の各出
力はドライブ回路】６でそれぞれ検査電圧にされて、コ
ネクタ１１を通して被検査ケーブル１３の各芯線１３．
〜１３．．の各一端へそれぞれ供給される。ケーブル１
３の各芯線１３１〜１３゜の各出力はコネクタ１２を通
じて電圧比較部１７へ供給され、それぞれ基準電圧発生
部１８がらの基準電圧と比較され、基準電圧以上は“”
１”、以下は“Ｏ”として比較部Ｉ９へ出力される。こ
の電圧比較部１７の出力は比較部１９でシフトレジスタ
１５の出力と対応するものがそれぞれ比較され、つまり
、芯線１３１の入力と出力とが比較され、同様に芯線１
３□〜１３ｏの各入力と各出力とがそれぞれ比較される
。この比較動作は、シフトレジスタ１５において１゛°
が各シフト段にある時に１回づつ行われる。

検査開始時にはシフトレジスタ１５には初段１５、にの
み１′が記憶・制御部２１がらセットされている。この
状態で比較部１９はシフトレジスタ１５の各シフト段の
直接信号８１〜Ｓ７とケーブル１３を経由した信号Ｓ＋
’〜Ｓ、、′とを比較し、この時、例えば信号ＳＩ′　
と８２′が共に“１゛（オン）であれば芯線１３．と１
３□とが短絡しでおり、信号８２′のみが“１゛であれ
ば芯線１３．と１３□とが誤配線であり、信号３．′が
０゛（オフ）の場合は、芯線１３．が断線であることが
わかる。つまり正常な配線であれば信号３　、ｌ〜Ｓ、
、′と信号Ｓ、〜Ｓ１１とが一致するはずである。これ
が不一致の時は、比較部１９は信号Ｓ１〜Ｓ、、と信号
３　、　Ｉ〜Ｓ、、′とを記憶・制御部２１へ出力し、
これらを記憶・制御部２１は記憶する。

シフトレジスタ１５がシフト段１５□〜１５ゎへと順次
１段ずれるごとに、同様の比較を行う。

シフトレジスタ１５の終段１５．ｌに“１゛が移す、こ
の時の前記比較を終了すると、記憶・制御部２１はその
記憶内容をもとに検査結果と異常個所の位置とを表示部
２２に表示して検査を終了する。

なお電圧比較部１７は各芯線対応に、その出力から誘導
雑音などを除去する低域通過が波器と、芯線に流れる電
流を電圧として検出するだめの電流検出用抵抗器と、そ
の電流検出用抵抗器で検出された電圧と基準電圧とを比
較して°“１”′又は“０”を出力するコンパレータと
から構成されている。

「発明か解決しようとする課題」 第８図に示した従来のケーブルチェッカでは、被検査ケ
ーブル１３の芯線数だけ、シフトレジスタ１５、ドライ
ブ部１６、電圧比較部１７、比較部１９の各ヒツト数が
必要となり、ハードウェア規模が大きくなり、芯線数が
多いケーブルの検査に適さない。

この発明の１つの目的はハードウェア規模が比較的小さ
くても多芯ケーブルの検査を行うことができるケーブル
チェッカを提供することにある。

この発明の他の目的は前記目的を達成するケーブルチェ
ッカにおいて検査時間を短縮することができる使用方法
を提供することにある。

「課題を解決するだめの手段」 請求項１の発明によればシフトレジスタのｎ段の各シフ
ト段の出力はそれぞれｎ個の出力スイッチへ供給され、
これらｎ個の出力スイッチはそれぞれ各別のｍ個の出力
端子へ入力されたシフト段の出力を切替え供給すること
ができ、これらｎ×ｍ個の出力端子が被検査ケーブルの
各芯線の一端の対応するものに接続される。各別のｍ個
の入力端子に切替え接続することができる入力スイッチ
がｎ個設けられ、これらｎ×ｍ個の入力端子は被検査ケ
ーブルの各芯線の他端の対応するものにそれぞれ接続さ
れる。これらｎ個の入力スイッチの各出力と、シフＩ・
レジスタの各シフト段の出力とが比較・全ビットオフ検
出部へ供給され、出力スイッチと入力スイッチとが同一
芯線の一端と他端とにそれぞれ接続されている状態で、
比較・全ビットオフ検出部は、その両入力か一致か不一
致かをチェックし、出力スイッチと入力スイッチとが同
一芯線に接続されていない状態では比較・全ピッ１−オ
フ検出部は各人カスインチの出力がすべてゼロ（オフ）
か否かをチェックする。比較・全ビットオフ検出部で不
一致を検出した時、またすべてゼロではないことを検出
した時にその時の比較・全ビットオフ検出部の両入力と
ｎ個の出力スイッチ及びｎ個の入力スイッチの各切替え
状態とが記憶・制御部に記憶される。記憶・制御部でｎ
個の出力スイッチ及びｎ個の入力スイッチの各切替え制
御を行い、検査が終了すると記憶した内容を読み出して
チェック結果と異常個所の位置とを表示部に表示する。

請求項２の発明は請求項１の発明のケーブルチェッカを
使用する際に、ｎ個の出力スイッチが接続された芯線と
ｎ個の入力スイッチが接続された芯線とが異なる場合に
おける検査で、ｎ個の出力スイッチとｎ個の入力スイッ
チとの各切替え状態か設定されると、まずシフトレジス
タの各シフト段をすべて“１゛とし、この時のｎ個の入
力スイッチの各出力がすべてゼロか否かをチェックし、
すべてゼロを検出した場合はｎ個の出力スイッチおよび
ｎ個の入力スイッチの各切替え状態を次の状態に設定し
、すべてゼロではないと検出されると、シフトレジスタ
に対し、その初段よりパ１“をシフトさせると共に各シ
フト段に“１”が入力されるごとにｎ個の入力スイッチ
の出力がすべてゼロか否かをチエッカし、シフトレジス
タの終段に“１”がシフトされ、これに対するすべてゼ
ロか否かのチェックを行った後に、ｎ個の出力スイッチ
及びｎ個の入力スイッチの各切替え状態を次の状態に設
定する。

以下同様のことを繰返す。

「実施例」 第１図にこの発明の実施例を示し、第８図と対応する部
分に同一符号を付けである。この実施例ではシフトレジ
スタ１５の各シフト段１５．〜１５７の各出力はそれぞ
れドライブ部１６を通じてｎ個の出力スイッチ２３＋　
〜２３１１へそれぞれ供給される。これら出力スイッチ
２３１〜２３゜はそれぞれ、各別のｍ個の出力端子２４
１〜２４１に切替え接続される。これらｎ×ｍ個の出力
端子２４ば被検査ケーブル１３の芯線１３．〜１３．．
．ｌの各一端に接続される。この例では出力スイッチ２
３１〜２３゜の各出力端子２４１のｎ個が芯線１３菫〜
１３．ｌにそれぞれ接続され、出力スイッチ２３．１〜
２３．ｌの各出力端子２４□のｎ個が芯線１３□１〜１
３□７にそれぞれ接続され、以下間様に接続された場合
である。

ケーブル１３の他端側、つまりコネクタ１２と電圧比較
部１７との間にｎ個の入力スイッチ２５〜２５．、が設
けられ、これら入力スイッチ２５〜２５．ｌはそれぞれ
各別のｍ個の入力端子２６〜２６□に切替え接続される
。これらｎ×ｍ個の入力端子２６は芯線１３．〜１３０
１、の各他端の対応するものと接続される。この芯線と
入力端子との接続は、芯線と出力端子との接続と同様の
関係で行う。入力スイッチ２５１〜２５．、の各出力は
それぞれ電圧比較部１７へ供給される。出力スイッチ２
３．〜２３□及び入力スイッチ２５．〜２５、はそれぞ
れ記憶・制御部２１で各別に切替え制御されるか、出力
スイッチ２３．〜２３．は連動とされ、かつ入力スイッ
チ２５．〜２５．．は連動とされる。従って出力スイッ
チ２３．〜２３．。

ば出力端子２４゜〜２４イの同一添字番号のものに同時
に接続され、また入力スイッチ２５．〜２５゜も入力端
子２６．〜２６□の同一添字番号のものに同時に接続さ
れる。これら出力スイッチ２３１〜２３．、、入力スイ
ッチ２５．〜２５□ばそれぞれ１対ｍのアナログスイッ
チで構成される。

電圧比較部１７のｎ個の出力信号Ｓ１′〜Ｓｏ′と、シ
フトレジスタ１５のシフト段１５．〜１５．。

の各出力信号３１〜Ｓ１とが比較・全ビットオフ検出部
２７に入力される。比較・全ビットオフ検出部２７は記
憶・制御部２１からのモード制御信号Ｘに応して比較モ
ードと全ヒントオフ検出モードとの何れかの動作を行い
、比較モードで両入力信号ＳＩ′〜Ｓ、、′とＳ、−Ｓ
、とが一致しているか否かがチェックされ、全ビットオ
フ検出モードで信号３１′〜Ｓ、、′の全ヒツトがパ０
“（オフ）か否かがチェックされる。比較・全ビットオ
フ検出部２７は例えば第２図に示すように構成される。

この例はｎ＝４の場合で電圧比較部１７からの信号Ｓ、
′〜Ｓａ’か比較器２８へ供給されると共に、ゲー１−
２９、〜２９４へ供給される。またシフトレジスタ１５
からの信号Ｓ１〜Ｓ４がケート３１１〜３１４へ供給さ
れ、ゲート３１．〜３１４にモード制御信号Ｘが供給さ
れ、ゲート３１１〜３１４の出力は比較器２日へ供給さ
れると共にゲート３２１〜３２４へ供給される。比較モ
ードにおいてはＸは１゛とされ、信号Ｓ、〜Ｓ４と信号
Ｓ〜Ｓ　ａ　’　とか比較器２８で比較され、両者が一
致すると比較器２８からパ１′が出力され、不一致の時
は比較器２８から“０゛°が出力され、そのインバータ
３３により反転出力がゲート２９．〜２９４及び３２１
〜３２．へ供給され、これらゲートが開らかれる。全ビ
ットオフ検出モードではＸは“０°”とされ、ケート３
１．〜３１４が閉じ、従って比較器２８で信号３　、Ｉ
〜Ｓ４′と０゛〜′“０”と比較され、信号３１′〜３
４１の何れかが°“０“でないと、比較器２８の出力は
０゛となり、ゲート２９．〜２９．及び３２．〜３２４
が開らかれる。

第３図に出力スイッチ２３　（２３，〜２３゜）の切替
え先と、入力スイッチ２５の切替え先との組合せを示し
、出力スイッチ２３の切替え先の出力端子２４の添字の
番号と入力スイッチ２５の切替え先の入力端子２６の添
字の番号とが一致したＯ印の切替え状態では、出力スイ
ッチ２３゜〜２３、、がそれぞれ接続された芯線に、入
力スイッチ２５１〜２５ｒｌがそれぞれ接続された状態
であって、ケーブル１３に断線などかない正常な場合は
信号Ｓｌ′〜Ｓｏ′と信号Ｓ、−Ｓ、とが一致するはず
である。第３図中のＸ印の切替え状態は出力スイッチ２
３１〜２３．、が接続されている芯線と、入力スイッチ
２５１〜２５．、が接続されている芯線とが異なる状態
であって、ケーブル１３が正常な場合は信号Ｓ、′〜Ｓ
、、′はすべて“０゛′（オフ）である。

そこで第３図中の○印の切替え状態は以下の手順でチェ
ックする。先ず第４図に示すように出力スイッチ２３．
〜２３゜をそれぞれ出力端子２４に接続し、入力スイッ
チ２５゜〜２５．ｌをそれぞれ入力端子２６１に接続し
、その後シフトレジスタ１５の初段１５．ののを“１′
とし、比較・全ビットオフ検出部２７は比較モード（ｘ
＝１）とされ、シフトレジスタ１５からの直接信号Ｓ、
〜Ｓ７と電圧比較部１７の出力信号Ｓｔ’〜Ｓ、、′　
との比較が行われ、両者が不一致の時は比較・全ビット
オフ検出部２７から信号Ｓ、〜Ｓ、、及び３１′〜Ｓｏ
′が出力され、これらは記憶・制御部２１にそのチェッ
クタイミングでその時の出力スイッチ２３１〜２３．ｌ
及び入力スイッチ２５１〜２５．。

の切替え状態と共に記憶される。信号３１〜Ｓ７と３　
、　ｒ〜Ｓ１１′とが一致している時は、この記憶は行
われない。パルス発生部１４からのパルスにより、シフ
１〜レジスタ１５のシフト段１５□のみか“′１”′と
なり、この時も、信号３１〜Ｓ、、と信号Ｓ　＋　’〜
Ｓ、、′との比較を同様に行い、不一致の時はその信号
と切替え状態とを記憶し、以下同様にシフト段１５．〜
１５？１の各１つに”　１　”がシフトすることに、信
号Ｓ１〜Ｓｏと信号Ｓｔ’〜Ｓ、、′との比較を行う。

シフト段１５□が“°１゛になり、その時の信号の比較
を行った後、出力スイッチ　２３１〜２３．を出力端子
２４□に切替え、入力スイッチ２５．〜２５ｆｉを入力
端子２６□に切替え、シフ１〜レジスタ１５の初段１５
１のみを”　ｉ　”として以下同様のことを繰返す。こ
のようにして出力スイソチ２３．〜２３．ｌを出力端子
２４１に切替え、入力スイッチ２５、〜２５゜を入力端
子２６□に切替え、シフトレジスタ１５の初段１５．の
みを“１“として同様のことを行って、○印の切替え状
態に対するチェックは終了する。

第３図中の×印の切替え状態のチェックは次のようにし
て行う。この時は比較・全ビットオフ検出部２７は全ビ
ットオフ検出モード（Ｘ＝Ｏ）とされる。第３図中の×
印の切替え状態に予め順番を付けておき、その１番目の
状態に出力スイッチ２３１〜２３．ｌと入力スイッチ２
５１〜２５、とを切替え設定する。その後、シフトレジ
スタ１５の初段１５．のみを“１“とし、その時の信号
ＳＩ′〜Ｓ、、′がすべて“′Ｏ′″か否かを比較・全
ビットオフ検出部２７でチェックし、すべてがパ０”で
はない時は、信号Ｓ、′〜Ｓｏ′　と信号８１〜Ｓ、、
とが出力され、これと、その時の出力スイッチ２３．〜
２３．及び入力スイッチ２５．〜２５、の切替え状態と
が記憶・制御部２１に記憶される。

シフトレジスタ１５のシフ１−段１５□〜１５．．に′
“１“が順次移るごとに、信号３　、　Ｉ〜Ｓｆｉ′が
ずべて“′０“か否かがチェックされ、同様のことが行
われる。シフト段１５．、か“１゛となった時のチェッ
クが終了すると、次の番のＸ印の切替え状態に出力スイ
ッチ２３１〜２３．及び入力スイッチ２５．〜２５．．
を設定し、シフトレジスタ１５の初段１５．のみを“１
゛として同様のことを繰返す。以下同様にして、×印の
切替え状態のすべてについて行う。

このようにして第３図に示したすべての切替えの組合せ
状態についてのチェックを完了すると、記憶・制御部２
１は、記憶データをもとに表示部２２に検査結果を表示
する。つまり記憶データが一つも無い場合はケーブル１
３が正しく配線されている旨を表示し、記憶データが一
つ以上ある場合は異常個所を表示する。第１図に示した
ように芯線番号を付けた場合は、出力側番号は、出力ス
イッチ２３．〜２３１１の切替え出力端子を２４゜（ｉ
−１，２，・・・、ｍ）とすると、（ｉ−１）　Ｘｎ　
＋ｌＯｇｚ　（Ｓｌ’　、・・・＋　　Ｓｎ’　）で表
わせ、入力側番号は、入力スイッチ２５．〜２５．ｌの
切替え入力端子を２６＋　　（＋＝１．２．　・・・、
ｍ）とすると、（ｉ−１）ｘｎ＋１ｏｇｚ（Ｓ＋’　、
−、Ｓｎ’　）で表わせる。これら８１′、・・・、ｓ
、、’　は２進数でその］ｏｇ２は１０進数変換をして
いることになる。

上述の説明では芯線数がＮ＝ｎ−ｍのケーブル１３を検
査するに必要な時間Ｔは Ｔ＝ｍ２　・ｎ−Ｔ。

となる。Ｔｐはパルス発生部１４のパルス周期である。

Ｔ９はケーブル１３のインダクタンス成分による信号遅
延を考慮すると、ある程度以上短縮することばできない
。ｎを増やすと回路規模が大きくなる。Ｔｐとｎとを一
定のまま、ケーブル芯線数Ｎをａ倍にすると、検査時間
Ｔは８２倍となり、芯線数が多くなると検査時間が著し
く長（なる。

例えばＴｐ＝５ｍｓ、ｎ＝８とすると、となる。請求項
の２の発明によればこの問題を解決することができる。

つまり第３図中のＸ印の切替え状態においては、シフト
レジスタ１５の各シフト段１５．〜１５ｆｉをすべて“
１”としても、信号８１′〜Ｓイ′がすべて“０パであ
れば、この切替え状態において、シフトレジスタ１５の
シフト段１５１〜１５Ｉ、を１つづつ１′”としても、
その各シフト状態で信号Ｓ　＋　’〜３　、′の何れか
が１“°となることはあり得ない。そこで×印の切替え
状態のチェックにおいては、予め決めた順で１つの×印
の切替え状態は出力スイッチ２３゜〜２３Ｉ、と入力ス
イッチ２５．〜２５．ｌとを切替え設定し、第５図に示
すようにシフトレジスタＩ５の各シフト段１５＋〜１５
．．をすべて１′にセットし、この時の信号３　、　ｒ
〜Ｓ、１′がすべて“０゛か否かをチェックし、もしす
べて“０”の場合は第５図に示すように出力スイッチ２
３１〜２３、と入カスインチ２５．〜２５．とを次の切
替え状態に切替え設定して同様にシフト段１５゜〜１５
．をすべて“１°°として信号ＳＩ′〜３７′がすべて
“０゛であるか否かをチェックする。

シフＩ−段１５．〜１５．をすべで”　Ｉ　”として信
号Ｓ、′〜３．１がすべて０゛であるか否かをチェック
した時にすべて′０”ではない場合は第６図に示すよう
に、その切替え状態のまま、シフトレジスタ１５の初段
１５□のみを“１′として信号Ｓ　＋　’〜Ｓｏ′がす
べて０°”か否かをチェックし、以下パ１”がシフトレ
ジスタ１５の各シフト段１５２〜１５．に順次移るごと
に信号３　、　ｒ〜Ｓ、ｌ′がすべて“０°゛か否かを
チェックし、すべて“０゛ではないことが検出されると
、その時の信号３　、　Ｉ〜Ｓｒ、’　、Ｓ、　〜Ｓ、
、、スイッチの切替え状態を記憶・制御部２１に記憶す
る。シフトレジスタ１５の終段１５．、が“１゛となり
、その時の信４３．Ｉ〜汎′のチェックを終了した後に
、次の×印の切替え状態に出力スイッチ２３．〜２３＋
１１人カスイッチ２５．〜２５ゎを切替え設定し、シフ
トレジスタ１５の各シフト段１５１〜１５、ｌをすべて
“１”として以下同様のことを行う。

第３図中の○印の切替え状態の１つについての検査時間
はｎ−Ｔｐである。Ｘ印の切替え状態の１つについての
検査時間は、シフ）段１５．〜１５ｆｉをすべて“１゛
°とした時にすべて“０パが検査された時はＴｐ３すべ
で“′０”°が検出されない時は、（ｎ　＋１　）　Ｔ
ｐとなる。Ｏ印の数はｍ、×印の数はｍ２−ｍであるか
ら、シフト段１５．〜１５アをすべて“１゛′とした時
にすべて“０”°が検出されなかった数をＱとすると全
体の検査時間Ｔは Ｔ　＝ｍｎＴ、　　＋　　（ｍ２−　　ｍ−Ｑ）　　・
　Ｔ、　　＋　　Ｑ（ｎ＋１）Ｔｐ＝　（ｍｎ＋ｍ（ｍ
−１）十〇ｎ）Ｔ。

となる。Ｔｐ−５ミリ秒、ｎ＝８、Ｎ　＝　１２８、ｍ
＝Ｎ／ｎ＝１６とすると、 Ｑ＝ＯでＴ＝（１６，８＋１６（１６−１））・５＝１
８４０ミリ秒Ｑ＝＝５　でＴ−（１６，８＋１６（１６
−１）＋８．５）・５＝２０４０ミリ秒Ｑ＝２１０で Ｔ＝（１６，８＋１６（１６−１）＋８．２１０）・５
＝１０２４０　ミリ秒となる。一般には１２８芯ケーブ
ルで５個所も誤配線、短絡はあり得ないから、仮りに５
個所の誤配線などがあったとしても、この請求項２の発
明を用いない場合に対し、この請求項２の発明によれば
、検査時間は約］１５になる。

「発明の効果」 以上述べたように請求項１の発明のによれば切替え接点
数がｍの出力スイッチと入力スイッチとをｎ＝Ｎ７ｍ（
Ｎは芯線数）設けることにより、シフトレジスタ１５の
段数、ドライブ部１６、電圧比較部１７、比較・全ビッ
トオフ検出部２７の各部がＮ　／　ｍとなり、これらを
Ｎ個ずつ設ける場合と比較してハードウェアの規模を小
さくすることができ、多芯数ケーブルの検査を行うこと
ができるものでも比較的小規模に作ることができる。

また請求項２の発明によれば請求項１の発明によるケー
ブルチェッカを用いてその検査時間を大幅に短・縮する
ことができる。

【図面の簡単な説明】

第１図は請求項１の発明の実施例を示すブロック図、第
２図はその比較・全ビットオフ検出部２７の具体例を示
すブロック図、第３図は出力スイッチの切替え状態と入
力スイッチの切替え状態との組合せを示す図、第４図は
第１図の動作を示すタイムチャート、第５図及び第６図
はそれぞれ請求項２の発明の実施例の動作を示すタイム
チャート、第７図は被検査ケーブルの例を示す図、第８
図は従来のケーブルチェッカを示すブロック図である。

Claims (2)

【特許請求の範囲】
1. （１）ｎ段（ｎは２以上の整数）のシフト段を有するシ
   フトレジスタと、 そのシフトレジスタの各シフト段の出力がそれぞれ供給
   され、その出力をそれぞれｍ個（ｍは２以上の整数）の
   出力端子へ切替え出力することができ、これらｎ×ｍ個
   の出力端子が被検査ケーブルの各芯線の一端の対応する
   ものに接続されるｎ個の出力スイッチと、 それぞれｍ個の入力端子へ切替え接続することができ、
   これらｎ×ｍ個の入力端子がそれぞれ上記被検査ケーブ
   ルの各芯線の他端の対応するものにそれぞれ接続される
   ｎ個の入力スイッチと、これらｎ個の入力スイッチの各
   出力と、上記シフトレジスタの各シフト段の出力とが入
   力され、設定されたモードに応じて、その両入力が一致
   しているか否かをチェックするか上記入力スイッチから
   のｎ個の入力がすべてゼロか否かをチェックする比較・
   全ビットオフ検出部と、 上記ｎ個の出力スイッチ及び上記ｎ個の入力スイッチの
   切替え制御と、上記比較・全ビットオフ検出部に対する
   モード設定とを行い、上記比較・全ビットオフ検出部が
   不一致を検出した時、及びすべてゼロではないことを検
   出した時に、その時の上記比較・全ビットオフ検出部の
   両入力と、上記ｎ個の出力スイッチ及び上記ｎ個の入力
   スイッチの各切替え状態とを記憶し、その記憶状態から
   上記ケーブルの異常個所位置を検出する記憶・制御部と
   、 その検出された異常個所を表示する表示部と、を具備す
   ることを特徴とするケーブルチェッカ。
2. （２）請求項１に記載のケーブルチェッカの使用方法で
   あって、 上記ｎ個の出力スイッチか接続された上記ケーブルの芯
   線と、上記ｎ個の入力スイッチが接続された上記ケーブ
   ルの芯線とが異なる場合における検査で、 上記ｎ個の出力スイッチ及び上記ｎ個の入力スイッチの
   各切替え状態が設定されると、まず上記シフトレジスタ
   の各シフト段をすべて“１”とし、この時の上記ｎ個の
   入力スイッチの各出力が上記比較・全ビットオフ検出部
   ですべてゼロか否かをチェックし、すべてゼロの場合は
   上記ｎ個の出力スイッチ及び上記ｎ個の入力スイッチの
   各切替え状態を次の状態に設定し、 すべてゼロでないと検出されると、上記シフトレジスタ
   に対し、その初段より“１”をシフトさせると共に、そ
   の各シフト段に“１”が入力されるごとに上記ｎ個の入
   力スイッチの出力がすべてゼロか否かを上記比較・全ビ
   ットオフ検出部でチェックし、 上記シフトレジスタの最終段に“１”がシフトされ、こ
   れに対する上記すべてゼロか否かのチェックを行った後
   、上記ｎ個の出力スイッチ及び上記ｎ個の入力スイッチ
   の各切替え状態を次の状態に設定し、以下同様のことを
   繰返す、 ことを特徴とするケーブルチェッカの使用方法。