JPH04293244A - Ｉｃ実装構造 - Google Patents

Ｉｃ実装構造

Info

Publication number
JPH04293244A
JPH04293244A JP3081363A JP8136391A JPH04293244A JP H04293244 A JPH04293244 A JP H04293244A JP 3081363 A JP3081363 A JP 3081363A JP 8136391 A JP8136391 A JP 8136391A JP H04293244 A JPH04293244 A JP H04293244A
Authority
JP
Japan
Prior art keywords
circuit pattern
pattern
bonding
circuit
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3081363A
Other languages
English (en)
Inventor
Seiichi Mimura
三村　精一
Toyoji Kanazawa
金沢　豊次
Shingo Ichikawa
新吾 市川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP3081363A priority Critical patent/JPH04293244A/ja
Publication of JPH04293244A publication Critical patent/JPH04293244A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8503—Reshaping, e.g. forming the ball or the wedge of the wire connector
    • H01L2224/85047—Reshaping, e.g. forming the ball or the wedge of the wire connector by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は微細化された回路パター
ンに対するワイヤーボング性の改良に関する。
【０００２】
【従来の技術】従来両面銅張積層板にスルーホール付き
の回路パターンを形成する回路基板の製造方法にはサブ
トラクティブ法とアディティブ法があるが、この内アデ
ィティブ法は量産上で十分な信頼性が得にくいという問
題が有る為、量産的にはドライフィルムを用いたサブト
ラクティブ法が広く採用されており、ワイヤーボンデン
グを用いた回路実装としてはサブトラクティブ法によっ
て回路基板上に形成された８０μｍ〜１００μｍのリー
ドパターンと、ＩＣチップ上に形成されたバンプ間を２
５μｍ〜３２μｍの金線によってワイヤーボンデングさ
れている。
【０００３】しかし近年電子装置の軽薄短小化に伴ない
、回路実装も小型化が要求されるようになり、回路基板
上に形成される回路パターンも５０μｍ程度の微細パタ
ーンが必要となって来た。然るにこのような微細パター
ンを作る方法としては色々有り、例えばアディティブ法
や電着マスクを用いたサブトラクティブ法が有るが、特
に量産性があり、且つ信頼性に優れたドライフィルムタ
イプのサブトラクティブ法により微細パターンを作る方
法を本出願人が既に提案しているので図面により説明す
る。
【０００４】図２は本出願人が既に提案したサブトラク
ティブ法による回路パターン製造の工程を示すものであ
る。Ａは両面銅張積層板１であり基板２の両面に厚さ１
８μｍの銅箔３、４が積層されている。Ｂはスルーホー
ル加工工程でありＮＣ等の穴明け機によってスルーホー
ル５が加工される。Ｃは無電解銅メッキ工程でり前記ス
ルーホール５の壁面を含む基板面を洗浄した後、銅張積
層板１の全面に厚さ０．５μｍの無電解銅メッキ層６を
形成する。ＤのＤＦラミネート工程では無電解銅メッキ
層６の上に直接ＤＦ８をラミネートしている。Ｅの露光
現像工程ではパターン部分に残るＤＦ８の幅を狭くし、
逆にＤＦ８の窓部の幅を広くしている。Ｆのエッチング
工程ではパターン設計値より若干広く形成されたＤＦ８
の窓から、銅箔３と無電解銅メッキ層６との積層である
１６μｍの薄い銅箔をエッチングするため、エッチング
後の回路パターンベース１１は回路パターンの設計値５
０μｍより小さい形状に形成される。Ｇの電解銅厚メッ
キ工程では前記回路パターンベース１１の上に電解銅厚
メッキ層１２を形成する事により、５０μｍ幅の回路パ
ターン１３を有する回路基板２０が完成する。
【０００５】図３は図２に示す回路基板２０の部分断面
図であり回路パターン１３の形状とパターン間隔を示す
ものであり、パターン幅５０μｍ、基板面のパターン間
隔５０μｍの１００μｍピッチとなっている。図５の工
程Ｅ，Ｆ，Ｇで説明したごとくＤＦ８の窓形状と薄い銅
箔のエッチングとにより、適当なサイズの回路パターン
ベース１１を形成し、その回路パターンベース１１上に
電解銅厚メッキ層１２を適切な厚さに形成することによ
り、図６に示す如くパターン幅５０μｍ、パターン間隔
も約５０μｍとなり、設計値に極めて近い１００μｍピ
ッチの回路パターン１３を形成することが可能となる。
【０００６】
【発明が解決しようとする課題】上記の如く５０μｍ程
度の幅の狭い回路パターンになるとワイヤーボンデング
におけるステッチボンデングが難しくなり、前述のよう
な２５〜３２μｍの金線では困難であるため特別に１０
μｍ程度の細い金線を用いてボンデングを行うことにな
るが強度に対する信頼性や、作業性の悪さが問題となり
、更に図３に示す如く最終的にパターンメッキをほどこ
した回路パターンの場合は断面が蒲鉾型で上部が平坦に
ならないため特にステッチボンデングが安定しないこと
になる。本発明の目的は上記欠点を解決し５０μｍレベ
ルの微細な回路パターンに安定したステッチボンデング
を行うことが出来るＩＣ実装構造を提供することにある
。
【０００７】
【課題を解決するための手段】上記目的を達成するため
の本発明における要旨は下記のとうりで有る。ＩＣチッ
プ上のバンプと回路基板上に形成されたリードパターン
間をワイヤーボンデングする実装構造において、前記ワ
イヤーボンデングされるリードパターン部分に予め機械
的押圧加工によって幅広部を形成し、該幅広部にステッ
チボンデングを行うことを特徴とする。
【０００８】
【実施例】以下図面により本発明の一実施例を詳述する
。図１は本発明のＩＣチップと回路基板上に形成された
回路パターンとのボンデング工程を示す工程図である。 Ａは図３に示す回路基板２０の部分断面図でありＩＣチ
ップ３０に設けられたバンプ３１とワイヤーボンデング
される回路パターン１３を示す。Ｂは機械的押圧加工工
程であり回路パターン１３をポンチ１５により一定の圧
力で押圧することにより上部に幅広部１３ａを形成する
。Ｃはワイヤーボンデング工程であり金線３２によりＩ
Ｃチップ３０のバンプ３１にボールボンデングを行うと
共に、前記回路パターン１３の平坦部１３ａを利用して
ステッチボンデングを行う。
【０００９】上記の如く図１の工程Ａの状態にてワイヤ
ーボンデングを行なった場合を考えると回路パターン１
３の幅が狭く、又上部の形状が丸みを有するため例え１
０μｍの金線を用いたとしてもステッチボンデングがし
難く、又信頼性も得にくいのに対し、図１の工程Ｃの状
態では回路パターン１３の幅が少し広くなり、又上部の
形状が平坦部１３ａのごとく広い平面になるため従来の
２５〜３２μｍの金線を用いても充分安定したステッチ
ボンデングを行なうことが出来る。
【００１０】本実施例においては本出願人が既に提案し
たパターンメッキ法による回路パターンを例示したが、
これに限定されるものではなく例えばアディティブ法に
よって形成された微細パターンの場合には、押圧加工に
よって回路パターンの形状整形と同時にパターン面の粗
さが平滑化される結果となり更にボンデング性を得する
ことが出来る。
【００１１】
【発明の効果】上記の如く本発明によれば回路基板上の
ボンデング用微細パターンに機械的押圧加工を施すだけ
で通常の太さの金線を用いたワイヤーボンデングが可能
となり、且つ充分な信頼性を得ることが出来るため、た
いしたコストアップをすることなく電子機器の軽薄短小
化に大なる効果を有する。
【図面の簡単な説明】
【図１】本発明のＩＣチップと回路基板上に形成された
回路パターンとのボンデング工程を示す工程図である。
【図２】本出願人が既に提案したサブトラクティブ法に
よる回路パターン製造の工程図である。
【図３】図２示す回路基板２０の部分断面図であり回路
パターン１３の形状とパターン間隔を示すものである。
【符号の説明】
１　　銅張積層板 ３　　銅箔 ５　　スルーホール ６　　無電解銅メッキ層 ８　　ドライフィルム １１　　回路パターンベース １２　　電解銅厚メッキ層 １３　　回路パターン ２０　　回路基板 ３０　　ＩＣチップ ３１　　バンプ ３２　　金線

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】　　ＩＣチップ上のバンプと回路基板上に
    形成された回路パターン間をワイヤーボンデングする実
    装構造において、前記ワイヤーボンデングされる回路パ
    ターン部分に予め機械的押圧加工によって幅広部を形成
    し、該幅広部にステッチボンデングを行うことを特徴と
    するＩＣ実装構造。
JP3081363A 1991-03-22 1991-03-22 Ｉｃ実装構造 Pending JPH04293244A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3081363A JPH04293244A (ja) 1991-03-22 1991-03-22 Ｉｃ実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3081363A JPH04293244A (ja) 1991-03-22 1991-03-22 Ｉｃ実装構造

Publications (1)

Publication Number Publication Date
JPH04293244A true JPH04293244A (ja) 1992-10-16

Family

ID=13744250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3081363A Pending JPH04293244A (ja) 1991-03-22 1991-03-22 Ｉｃ実装構造

Country Status (1)

Country Link
JP (1) JPH04293244A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08335602A (ja) * 1995-06-08 1996-12-17 Ngk Spark Plug Co Ltd セラミック基板及びその製造方法
US7067413B2 (en) 2003-09-04 2006-06-27 Samsung Electronics Co., Ltd. Wire bonding method, semiconductor chip, and semiconductor package
JP2008205232A (ja) * 2007-02-21 2008-09-04 Texas Instr Japan Ltd 導体パターンの形成方法
JP2010182779A (ja) * 2009-02-04 2010-08-19 Denso Corp ワイヤボンディング方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08335602A (ja) * 1995-06-08 1996-12-17 Ngk Spark Plug Co Ltd セラミック基板及びその製造方法
US7067413B2 (en) 2003-09-04 2006-06-27 Samsung Electronics Co., Ltd. Wire bonding method, semiconductor chip, and semiconductor package
JP2008205232A (ja) * 2007-02-21 2008-09-04 Texas Instr Japan Ltd 導体パターンの形成方法
JP4618260B2 (ja) * 2007-02-21 2011-01-26 日本テキサス・インスツルメンツ株式会社 導体パターンの形成方法、半導体装置の製造方法、並びに半導体装置
JP2010182779A (ja) * 2009-02-04 2010-08-19 Denso Corp ワイヤボンディング方法

Similar Documents

Publication Publication Date Title
US20090301766A1 (en) Printed circuit board including electronic component embedded therein and method of manufacturing the same
JP2000031640A (ja) プリント配線板及びその製造方法
US7615477B2 (en) Method of fabricating a BGA package having decreased adhesion
KR20080046275A (ko) 다층 프린트 배선판 및 그 제조 방법
KR101162524B1 (ko) 다층 프린트 배선판
KR100772432B1 (ko) 인쇄 회로 기판 제조 방법
JPH04293244A (ja) Ｉｃ実装構造
TW200522835A (en) Process for manufacturing a wiring substrate
JPH0614592B2 (ja) 多層プリント配線板の製造方法
JP2001308484A (ja) 回路基板及びその製造方法
KR100421775B1 (ko) 볼그리도어레이반도체패키지용배선테이프
US7807034B2 (en) Manufacturing method of non-etched circuit board
JP2004047587A (ja) 配線回路基板の製造方法および配線回路基板
KR20100095742A (ko) 임베디드 기판 제조방법 및 이를 이용한 임베디드 기판 구조
CN108878373A (zh) 布线基板、布线基板的制造方法
KR101081153B1 (ko) 임베디드 미세회로 기판 제조 방법
JP2003068803A (ja) 半導体装置用テープキャリアおよびそれを用いた半導体装置
JPH03229488A (ja) プリント配線基板の製造方法
JPH1116957A (ja) Ｔａｂ用テープキャリアの製造方法
JPS63240093A (ja) プリント配線板の製造方法
JPH04245466A (ja) 半導体搭載用リード付き基板の製造法
JPH08186357A (ja) プリント配線板及びその製造方法
JP3075158B2 (ja) 半導体パッケージ基板の製造方法
JP2000349438A (ja) 半導体パッケージの製造方法
JPS59154096A (ja) 両面スル−ホ−ルプリント基板の製造方法