JPH04288879A - 静電容量式加速度センサおよびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は加速度の変化を静電容量
的に検出する静電容量式加速度センサに関するものであ
る。

【０００２】

【従来の技術】静電容量式加速度センサは、ある間隔で
向き合った対向電極の一方を可動とするために弾性部で
支持部を連結する構造を有している。ここで、電極の質
量をｍ，加速度をａとすると、ニュートンの法則から発
生する力Ｆは、Ｆ＝ｍａで求められる。弾性部は、この
力Ｆに釣り合うまでたわむ。たわみ量ｘは、弾性定数を
ｋとして関係式Ｆ＝ｋｘから求められる。加速度がゼロ
のときの容量値Ｃ０　は、電極面積をＳ，電極間距離を
ｄ，電極間の誘電率をεとすると、Ｃ０　＝εＳ／ｄと
なる。加速度が加わり電極間距離が広がる方向にたわみ
ｘが発生したときの容量値Ｃ１　＝εＳ／（ｄ＋ｘ）で
与えられ、容量値が変化する。

【０００３】図１５は、例えば特開平１−１５２３６９
号公報に開示されている容量式加速度センサの構成を示
す断面図である。同図において、シリコン板５１を両面
からエッチングしてカンチレバー５２の先端に重りの役
目をなす可動電極５３を形成した後、固定電極５４，５
５を表面に形成したガラス板５６，５７をシリコン板５
１の両面に接着し、可動電極５３と固定電極５４，５５
間の容量変化から加速度を検出する構成となっている。

【０００４】

【発明が解決しようとする課題】しかしながら、従来の
容量式加速度センサにおいて、電極を含む可動質量を支
える弾性部としてのカンチレバー５２は、シリコン基板
５１から削られて形成されているが、実用になる所定感
度を達成するために数μｍ〜数十μｍの厚さにしなけれ
ばならない。この厚さを薄くすると、感度は上がるが、
実際には製造時のばらつきのため、そのばらつきを吸収
できる厚さ以下にできない。さらに１個以上の部品を張
り合わせているため、容量を決定する間隔（ギャップ）
は、製造上のばらつきを考慮して数μｍ以下にすること
ができず、容量値，感度ともに小さい。また、そのばら
つきのため、容量，感度ともにばらつきをもつことにな
る。さらに容量値が浮遊容量に比べて大きくないと、加
速度信号（Ｓ）かノイズ（Ｎ）かの判断がつかない（Ｓ
Ｎ比は大きいほど良いセンサである）。なお、浮遊容量
は空間のあらゆる所に分布しており、避けられない。こ
のような問題を解決する手段として特公昭６１−４２２
２９号公報に開示されている半導体加速度検出装置が提
案されている。この半導体加速度検出装置は、図１６に
斜視図で示すように細長いＶ字溝６１を有する半導体材
料の基板６２と、この溝６１内にその一方の端部から張
り出して基板６２の平面に垂直および平行な方向に動き
得るように配置されているＶ形片持ちビーム６３と、Ｖ
字溝６１の傾斜面およびＶ形片持ちビーム６３の傾斜面
上に配置されている導電材の電極６４と、検出装置が受
けた加速度をＶ字溝６１内の電極とＶ形片持ちビーム６
３上の電極との間の瞬時容量によって示すように電極間
に接続された電子回路とから構成されている。このよう
な構成によると、前述した張り合わせ構造に比べ、電極
間距離が小さくでき、容量値は大きくなる。しかしなが
ら、このように構成された半導体加速度検出装置は、可
動電極を含む可動質量が薄膜であるために感度が小さい
という問題があった。

【０００５】したがって本発明は、基板上に薄膜を形成
する薄膜技術を用い、接着技術を用いることなく、可動
電極を含む可動質量が形成でき、高容量値および高感度
が得られる静電容量式加速度センサを提供することを目
的としている。

【０００６】

【課題を解決するための手段】このような目的を達成す
るために本発明による静電容量式加速度センサは、基板
部と、この基板部の一部を貫通して形成された開口部と
、基板部の一方の面上に開口部の周辺部に形成された固
定電極と、基板部の一方の面上に開口部を覆って形成さ
れた薄膜部と、薄膜部に固定電極と対向する面にギャッ
プを介して形成された可動電極と、薄膜部の内側中央部
に一端が接合されかつ開口部内に深さ方向に可動自在に
懸架された可動質量部とを有して構成するものである。 また、本発明による静電容量式加速度センサの製造方法
は、基板部の一方の面上に凹部を形成する工程と、凹部
内に第１の電極を形成する工程と、凹部内に犠牲層を形
成する工程と、基板部の一方の面上に薄膜部を形成する
工程と、薄膜部に第１の電極に対向して第２の電極を形
成する工程と、基板部の他方面から基板部の一部を犠牲
層に達する深さの開口部を形成する工程と、この開口部
から犠牲層を除去する工程とから製作するものである。

【０００７】

【作用】本発明による静電容量式加速度センサにおいて
は、開口部内に可動自在に収容された可動質量部に加速
度が加わり、固定電極と可動電極との間の電極間距離が
狭まる方向または広がる方向にたわみが発生したときに
容量値が変化する。本発明による静電容量式加速度セン
サの製造方法においては、一括製造プロセスで容易にか
つ小型で形成できる。

【０００８】

【実施例】以下、図面を用いて本発明の実施例を詳細に
説明する。図１は本発明による静電容量式加速度センサ
の一実施例による構成を示す図で同図（ａ）は平面図、
同図（ｂ）はそのＡ−Ａ′線の断面図である。同図にお
いて、基板部１の表面側中央部分には、全体形状がリン
グ状で断面が凹状となる深さの浅い空洞部２が形成され
ており、この空洞部２内の底面には薄膜状の固定電極３
が形成されている。また、この空洞部２が形成された基
板部１上には、周辺部が固定部となり中央部が可動部と
なる薄膜部４がこの空洞部２を覆って一体形成されてい
る。さらにこの薄膜部４内には、可動部分における内部
に固定電極３と対向して可動電極５が絶縁膜でサンドウ
ィッチ状に挟持される積層構造を有して形成されており
、固定電極３と可動電極５との間の電極間距離が所定寸
法に設定されている。したがって固定電極３と可動電極
５との間の電極間距離が所定寸法で対向され、可動電極
５は弾性部としての薄膜部４を介して固定電極３を支え
る支持部としての基板部１に繋がるように構成されてい
る。また、この基板部１の背面側には、空洞部２と連通
する開口部６が開設されており、この開口部６内には、
この開口部６内に可動自在な可動質量部７が薄膜部４の
内側に一端側を接合させて収容され、ダイアフラム構造
を有する一層薄膜型の静電容量式加速度センサが構成さ
れている。なお、この可動質量部７は基板部１と同等の
基板材料で形成されている。また、８は可動質量部分７
を形成する保護膜であり、この保護膜８は、パッケージ
などの後工程で不必要であれば、除去できるので、最終
形状に残っていなくても良い。なお、３ａは固定電極３
の電極端子、５ａは可動電極５の電極端子である。

【０００９】このような構成によると、基板部１上にギ
ャップの小さい空洞部２を挟んでダイアフラム構造が一
体形成され、この空洞部２を挟んで固定電極３と可動電
極５とでコンデンサ構造が形成されるので、薄膜部４に
接合された可動質量部７が加速度を受けると、固定電極
３と可動電極５のいずれか一方が電極間距離が狭まる方
向かまたは広がる方向に変位してコンデンサ構造の静電
容量の変化が検出され、加速度が検出されることになる
。

【００１０】図２は本発明による静電容量式加速度セン
サの他の実施例による構成を示す断面図であり、前述の
図と同一部分には同一符号を付してある。同図において
、図１と異なる点は、基板部１の表面に固定電極３が形
成され、この固定電極３と対向して内部に可動電極５を
有して薄膜部４が形成されており、薄膜部４は基板部１
の表面との間に空洞部２が形成されてダイアフラム構造
を有する一層薄膜型の静電容量式加速度センサが構成さ
れている。このような構成においても前述と同様の効果
が得られる。

【００１１】図３は本発明による静電容量式加速度セン
サのさらに他の実施例による構成を示す図で同図（ａ）
は平面図、同図（ｂ）はそのＡ−Ａ′線の断面図であり
、前述の図と同一部分には同一符号を付してある。同図
において、基板部１の中央部分には、基板部１の背面側
に貫通する開口部６が開設されており、この開口部６が
形成された基板部１上には周辺部が固定部となり中央部
が可動部となる薄膜部９がこの開口部６を覆って形成さ
れている。この薄膜部９内には、可動部分における内部
に可動電極５，ギャップ１０およびこの可動電極５と対
向して固定電極３が絶縁膜でサンドウィッチ状に挟持さ
れる積層構造を有して形成されている。なお、ギャップ
１０は、犠牲層を除去して形成されるが、２層のダイア
フラム構造では除去できない。図４に示すようにダンパ
ー部を除去通路として利用するか、一方のダイアフラム
構造の適切な部分に除去のためのギャップ１０に連通す
る少なくとも１個の開口１１が穿設されてダイアフラム
構造を有する二層薄膜型の静電容量式加速度センサが構
成されている。このような構成によると、薄膜部９の最
大たわみの部分に固定電極３と可動電極５とが対向配置
されているので、コンデンサ構造の静電容量変化が大き
く得られ、高感度が得られる。

【００１２】図４は本発明による静電容量式加速度セン
サの他の実施例による構成を示す図で同図（ａ）は平面
図、同図（ｂ）はそのＡ−Ａ′線の断面図であり、前述
の図と同一部分には同一符号を付してある。同図におい
て、図３と異なる点は、薄膜部９内に形成されたギャッ
プ１０と気体流入出口としての開口１１との間には、ギ
ャップ１０内に充満した気体を開口１１まで流通させる
流路としてのダンパー１２が形成されている。なお、こ
の開口１１は形成可能ならばいずれの場所に設けても良
い。このような構成によると、ギャップ１０と開口１１
との間にダンパー１２を設けたことによって共振点のＱ
値を下げることができる。すなわち共振が起こり難くな
る。このため、ギャップ１０はダンパー１２以外の開口
１１があると、効果が薄れるために薄膜部９はダイアフ
ラム構造が望ましい。

【００１３】図５は本発明による静電容量式加速度セン
サの他の実施例による構成を示す断面図であり、前述の
図と同一部分には同一符号を付してある。同図において
、図１と異なる点は、基板部１上に形成された薄膜部４
上には、ギャップ１０を介して内部に可動電極５と対向
する固定電極１３を有する薄膜部１４が形成されてダイ
アフラム構造を有する二層薄膜型の静電容量式加速度セ
ンサが構成されている。

【００１４】このような構成によると、固定電極３と固
定電極１３との間の容量は、固定電極３と可動電極５と
の間の容量の参照容量であり、加速度が零のとき、同じ
値となるように形成すると、信号以外のノイズを打ち消
すことができ、Ｓ／Ｎ比の高い加速度信号が得られる。 また、このような構成によると、加速度と容量値との変
化は、反比例の関係にあり、直線性が重要な場合に二つ
の容量値の差を計測する手法が採用されるが、この場合
、固定電極３と可動電極５とで形成される容量値と、固
定電極１３と可動電極５とで形成される容量値との差を
とる差動回路を用いることにより、直線性誤差を数％程
度の特性に改善することができる。また、容量値の変化
を検出して固定電極３と固定電極１３とに電圧を印加し
、可動電極５を加速度零の位置に保持する回路を用いる
ことによって直線性の問題を解決することができる。 この場合、零点に保持するために印加する電圧が加速度
に比例する原理を利用している（ゼロバランス法または
サーボ法と言う）。なお、このような構成において、基
板部１の段差部に固定電極３が露出した状態で形成され
ているが、この固定電極３上に薄膜部あるいは絶縁膜で
覆って形成してもよい。

【００１５】図６は本発明による静電容量式加速度セン
サの他の実施例による構成を示す断面図であり、前述の
図と同一部分には同一符号を付してある。同図において
、図２と異なる点は、基板部１上に形成された薄膜部４
上には、ギャップ１０を介して内部に可動電極５と対向
する固定電極１３を有する薄膜部１４が形成されてダイ
アフラム構造を有する二層薄膜型の静電容量式加速度セ
ンサが構成されている。このような構成によると、基板
部１の表面を加工せずに固定電極３を形成でき、また、
空洞部２を犠牲層を用いる製造方法により固定電極３と
可動電極５との間で容量が形成され、前述と全く同様の
効果が得られる。

【００１６】図７は本発明による静電容量式加速度セン
サの他の実施例による構成を示す断面図であり、前述の
図と同一部分には同一符号を付してある。同図において
、図３と異なる点は、基板部１上に形成された薄膜部９
上には、ギャップ１５を介して内部に固定電極３と対向
する固定電極１３を有する薄膜部１６が形成されてダイ
アフラム構造を有する三層薄膜型の静電容量式加速度セ
ンサが構成されている。固定電極３および固定電極１３
で形成される容量は、加速度で変化しない容量で参照容
量と称する。このような構成によると、従来、参照容量
は横に平面的に配置されていたが、本構成では、立体的
に配置されるため、チップサイズが小さくでき、単価が
安くなる。また、開口部６内に収容される可動質量部７
上の薄膜部内の中央部に可動電極５で形成される容量は
、センサ部の容量であり、センサ部の容量と参照容量と
の差が加速度変化を示すと同時に加速度以外の同相の誤
差信号を除去できる。

【００１７】図８〜図１４は本発明による静電容量式加
速度センサの製造方法の一実施例を説明するための工程
の断面図である。同図において、まず、図８に示すよう
に基板部として例えば円形状のＳｉ基板２１の表面にＳ
ｉＯ２　，ＳｉＮｘ　などの膜を形成し、公知の写刻技
術によりそれぞれ所定のマスクを形成し、このマスクを
用いてＳｉ基板２１の表面のエッチングを行って図９に
示すように所定の深さのエッチング溝２２を形成した後
、このエッチング溝２２内の底面に通常の薄膜プロセス
により導電膜からなる固定電極２３を形成する。次にこ
の固定電極２３が形成されたエッチング溝２２内に犠牲
層材を埋め込み、犠牲層２４を形成する。次に図１０に
示すようにこの犠牲層２４が埋め込まれたＳｉ基板２１
の表面に絶縁膜２５ａを形成した後、この絶縁膜２５ａ
上に通常の薄膜プロセスにより、導電膜からなる可動電
極２６を形成する。次に図１１に示すようにこの可動電
極２６上に絶縁膜２５ｂを形成し、可動電極２６が絶縁
膜２５ａ，２５ｂ間にサンドィッチ状に挟持される。次
に図１２に示すようにＳｉ基板２１の背面側の所定位置
に保護膜２７を形成した後、図１３に示すようにこの保
護膜２７をマスクとしてＳｉ基板２１に犠牲層２４に達
する深さの異方性エッチングを行って開口部２８が形成
されるとともに可動質量部２９が形成される。次に図１
４に示すようにこの開口部２８を用いてＳｉ基板２１の
表面側に形成されている犠牲層２４をウエットエッチン
グにより除去することによって空洞部３０が形成されて
図１に示すようなダイアフラム構造を有する一層薄膜型
の静電容量式加速度センサが製作される。

【００１８】このような製造方法によると、ダイアフラ
ム構造が薄膜の積層技術による一連の製造プロセスによ
り、容易にしかも高精度で形成することができる。

【００１９】なお、前述した製造方法の実施例において
、本発明は、この一連の製造プロセスに限定されるもの
ではなく、工程の順序を一部前後に入れ替えて形成して
も良いことは言うまでもない。

【００２０】また、前述した実施例において、内部に電
極を形成した各薄膜部は、ダイアフラム構造とした場合
について説明したが、本発明はこれに限定されるもので
はなく、図４に示す構成を除くダイアフラム構造をビー
ム構造に構成しても全く同様の効果が得られることは言
うまでもない。

【００２１】また、前述した実施例においては、ダイア
フラム構造およびビーム構造に形状を円形状もしくは四
角形状とした場合について説明したが、本発明はこの形
状に限定されるものではなく、多角形状などの各種の変
形形状で形成しても前述と同様の効果が得られる。また
、これに伴って可動電極およびこの可動電極上に形成さ
れる固定電極の形状も各種の形状に形成しても同様の効
果が得られることは言うまでもない。

【００２２】また、前述した実施例においては、薄膜部
を２層構造とした場合について説明したが、本発明はこ
れに限定されるものではなく、応力の緩和や温度による
膨張の差を吸収ために単層構造あるいは多層構造で形成
しても良いことは言うまでもない。

【００２３】

【発明の効果】以上、説明したように本発明による静電
容量式加速度センサによれば、可動電極を含む可動質量
部が基板部の一部から形成される集積型構造で構成され
るので、小型でしかも高感度で加速度が検出可能となる
。また、薄膜部が弾性部となる薄膜構造で構成されるの
で、厚さの制御性が良く、しかもその材質の選択の幅が
広がり感度を左右する弾性定数の最適化が可能となり、
簡単な構成で高精度の加速度検出が可能となる。さらに
はゼロバラン計測法および二つの容量差計測法が可能と
なるなどの極めて優れた効果が得られる。また、本発明
による静電容量式加速度センサの製造方法によれば、従
来の接着技術を用いることなく、また、弾性部の最小値
が製造時のばらつきに制限されることなく、基板部上に
薄膜部を積層形成する一括製造プロセスにより、容易か
つ簡単に形成でき、しかも小型化できるので、これによ
って低コストで提供できるなどの極めて優れた効果が得
られる。

【図面の簡単な説明】

【図１】本発明による静電容量式加速度センサの一実施
例による構成を説明する図である。

【図２】本発明による静電容量式加速度センサの他の実
施例による構成を説明する図である。

【図３】本発明による静電容量式加速度センサのさらに
他の実施例による構成を説明する図である。

【図４】本発明による静電容量式加速度センサの他の実
施例による構成を説明する図である。

【図５】本発明による静電容量式加速度センサの他の実
施例による構成を説明する断面図である。

【図６】本発明による静電容量式加速度センサの他の実
施例による構成を説明する断面図である。

【図７】本発明による静電容量式加速度センサの他の実
施例による構成を説明する断面図である。

【図８】本発明による静電容量式加速度センサの製造方
法の一実施例を説明する工程中の一断面図である。

【図９】本発明による静電容量式加速度センサの製造方
法の一実施例を説明する工程中の一断面図である。

【図１０】本発明による静電容量式加速度センサの製造
方法の一実施例を説明する工程中の一断面図である。

【図１１】本発明による静電容量式加速度センサの製造
方法の一実施例を説明する工程中の一断面図である。

【図１２】本発明による静電容量式加速度センサの製造
方法の一実施例を説明する工程中の一断面図である。

【図１３】本発明による静電容量式加速度センサの製造
方法の一実施例を説明する工程中の一断面図である。

【図１４】本発明による静電容量式加速度センサの製造
方法の一実施例を説明する工程中の一断面図である。

【図１５】従来の容量式加速度センサの構成を示す断面
図である。

【図１６】従来の半導体加速度検出装置の構成を示す断
面図である。

【符号の説明】

１　　　　基板部 ２　　　　空洞部 ３　　　　固定電極 ４　　　　薄膜部 ５　　　　可動電極 ６　　　　開口部 ７　　　　可動質量部 ８　　　　保護膜 ９　　　　薄膜部 １０　　　　ギャップ １１　　　　開口 １２　　　　ダンパー １３　　　　固定電極 １４　　　　薄膜部 １５　　　　ギャップ １６　　　　薄膜部 ２１　　　　Ｓｉ基板 ２２　　　　エッチング溝 ２３　　　　固定電極 ２４　　　　犠牲層 ２５ａ　　絶縁膜 ２５ｂ　　絶縁膜 ２６　　　　可動電極 ２７　　　　保護膜 ２８　　　　開口部 ２９　　　　可動質量部 ３０　　　　空洞部

Claims (6)

【特許請求の範囲】
1. 【請求項１】　　基板部と、前記基板部の一部を貫通し
   て形成された開口部と、前記基板部の一方の面上に前記
   開口部の周辺部に形成された固定電極と、前記基板部の
   一方の面上に前記開口部を覆って形成された薄膜部と、
   前記薄膜部に前記固定電極と対向する面にギャップを介
   して形成された可動電極と、前記薄膜部の内側中央部に
   一端が接合されかつ前記開口部内に深さ方向に可動自在
   に懸架された可動質量部とを設けたことを特徴とする静
   電容量式加速度センサ。
2. 【請求項２】　　基板部と、前記基板部の一部を貫通し
   て形成された開口部と、前記基板部の一方の面上に前記
   開口部を覆って形成された第１の薄膜部と、前記第１の
   薄膜部に形成された第１の電極と、前記第１の薄膜部上
   にギャップを介して形成された第２の薄膜部と、前記第
   ２の薄膜部に前記第１の電極と対向して形成された第２
   の電極と、前記ギャップ内に大気を流通させる気体出入
   口と、前記第１の薄膜部の内側中央部に一端が接合され
   かつ前記開口部内に深さ方向に可動自在に懸架された可
   動質量部とを設けたことを特徴とする静電容量式加速度
   センサ。
3. 【請求項３】　　基板部と、前記基板部の一部を貫通し
   て形成された開口部と、前記基板部の一方の面上に前記
   開口部の周辺部に形成された第１の電極と、前記基板部
   の一方の面上に前記開口部を覆って形成された第１の薄
   膜部と、前記第１の薄膜部に形成された第２の電極と、
   前記第１の薄膜部上にギャップを介して形成された第２
   の薄膜部と、前記第２の薄膜部に前記第２の電極と対向
   して形成された第３の電極と、前記第１の薄膜部の内側
   中央部に一端が接合されかつ前記開口部内に深さ方向に
   可動自在に懸架された可動質量部とを設けたことを特徴
   とする静電容量式加速度センサ。
4. 【請求項４】　　基板部と、前記基板部の一部を貫通し
   て形成された開口部と、前記基板部の一方の面上に前記
   開口部を覆って形成された第１の薄膜部と、前記第１の
   薄膜部に形成された第１の電極と、前記第１の薄膜部上
   に第１のギャップを介して形成された第２の薄膜部と、
   前記第２の薄膜部に前記第１の電極と対向して形成され
   た第２の電極と、前記第２の薄膜部上に第２のギャップ
   を介して形成された第３の薄膜部と、前記第３の薄膜部
   に形成された第３の電極と、前記第１の薄膜部の内側中
   央部に一端が接合されかつ前記開口部内に深さ方向に可
   動自在に懸架された可動質量部とを設けたことを特徴と
   する静電容量式加速度センサ。
5. 【請求項５】　　請求項２，請求項３，請求項４におい
   て、前記ギャップにダンパーを設けたことを特徴とする
   静電容量式加速度センサ。
6. 【請求項６】　　基板部の一方の面上に凹部を形成する
   工程と、前記凹部内に第１の電極を形成する工程と、前
   記凹部内に犠牲層を形成する工程と、前記基板部の一方
   の面上に薄膜部を形成する工程と、前記薄膜部に前記第
   １の電極に対向して第２の電極を形成する工程と、前記
   基板部の他方の面から前記基板部の一部を前記犠牲層に
   達する深さの開口部を形成する工程と、前記開口部から
   前記犠牲層を除去する工程とを有することを特徴とする
   静電容量式加速度センサの製造方法。