JPH04286282A - 電荷結合型固体撮像装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、高垂直解像度でノンイ
ンターレース走査読出しを行う電荷結合型固体撮像装置
に関する。

【０００２】

【従来の技術】従来、一般的な電荷結合型固体撮像装置
として、インターライン転送方式（ＩＴ方式）やフレー
ムインターライン転送方式（ＦＩＴ方式）の電荷結合型
固体撮像装置が知られている。これらの電荷結合型固体
撮像装置の受光領域には、画素に相当するフォトダイオ
ードがマトリクス状に配列・形成されると共に、各列方
向に配列されるフォトダイオード群に隣接して垂直電荷
転送路が形成されている。そして、これらのフォトダイ
オードの受光によって発生した画素信号を垂直電荷転送
路へフィールドシフトした後、例えば、４相駆動方式に
準じた走査読出しによる電荷転送によって読み出す。

【０００３】

【発明が解決しようとする課題】しかしながらこのよう
な従来の電荷結合型固体撮像装置にあっては、各画素に
対して垂直電荷転送路の転送ゲート電極が一対ずつ設け
られ、これらの転送ゲート電極を上記４相駆動方式のゲ
ート駆動信号により、画素信号を転送するので、１フレ
ーム画相当の画素信号をノンインターレース走査読出し
することができず、２回のフィールド走査読出しを行う
必要があった。このため、１フレーム画像を再生すると
、各フィールド走査読出しの時間的なずれに起因するス
メア成分の差によりフィールドフリッカが発生し、画質
の低下が問題となっていた。又、４相駆動方式によるノ
ンインターレース走査読出しを行おうとすると、各画素
に対して４個ずつの転送ゲート電極を設ける必要が生じ
るが、高垂直解像度を実現するために画素数を増やすと
、それに比例して転送ゲート電極数が極めて多くなるの
で、歩留まりが低下する等の問題があった。本発明はこ
のような課題に鑑みて成されたものであり、ノンインタ
ーレースの走査読出しを行うと共に、垂直解像度の向上
に適した構造を有する電荷結合型固体撮像装置を適用す
ることを目的とする。

【０００４】

【課題を解決するための手段】このような目的を達成す
るために本発明は、画素に相当する複数の光電変換素子
を行方向及び列方向にマトリクス状に配列形成し、列方
向に配列する各光電変換素子群に隣接して垂直電荷転送
路を形成して成る受光部を具備し、画素に発生した画素
信号を上記受光部の垂直電荷転送路へ転送した後、受光
部の垂直電荷転送路の転送ゲート電極に所定タイミング
のゲート信号を印加すると共に、水平電荷転送路によっ
て各行毎の画素信号を走査読出しする電荷結合型固体撮
像装置において、上記受光部の転送ゲート電極を各光電
変換素子に対応して２個ずつ設けると共に、垂直電荷転
送路群の終端に同期して水平電荷転送動作を行うを一対
の水平電荷転送路を設け、走査読出し時には、相互に隣
合う転送ゲート電極を所定数ずつ組にして、水平電荷転
送路側に最も近い側の組の転送ゲート電極から順番に所
定のタイミングのゲート信号を印加することによって、
一対の水平電荷転送路側に最も近い位置の２行ずつの画
素信号から順に垂直転送して、更に上記一対の水平電荷
転送へ転送して同時に水平電荷転送によって読出し、残
余の信号電荷も同様にして２行ずつ組み合わせて読出し
を繰り返すようにした。

【０００５】

【作用】このような構成を有する電荷結合型固体撮像デ
バイスによれば、垂直電荷転送路は、最も出力側の行に
位置する信号電荷から順番に所謂ドミノ倒しの如く転送
して読み出すので、転送ゲート電極数を低減することが
でき構造が簡素となる。この結果、半導体製造技術によ
って製造する場合に歩留まりを向上することができ、高
解像度化が容易となる。又、一対の水平電荷転送路によ
って２行分の画素信号を組み合わせて同時に読み出すの
で、例えば、カラー撮像用の電荷結合型固体撮像装置の
場合に、読み出した画素信号から輝度信号及び色差信号
を形成することが容易となる。

【０００６】

【実施例】以下、本発明による電荷結合型固体撮像装置
の一実施例を、図面と共に説明する。まず、この電荷結
合型固体撮像装置を適用した電子スチルカメラやカメラ
一体型ビデオテープレコーダの全体構造を第１図と共に
説明すると、第１図において、１は撮像レンズ等から成
る撮像光学系、２は機械式の絞り機構、３は本発明を適
用した電荷結合型固体撮像装置であり、夫々が撮像光学
系１の光軸に合わせて順番に配列されると共に、被写体
光学像を電荷結合型固体撮像装置３の受光領域に入射す
る構成となっている。更に、４は信号処理回路、５は記
録機構であり、電荷結合型固体撮像装置３から出力され
る画素信号を、信号処理回路４で色分離やγ補正や白バ
ランス調整等を行うと共に輝度信号と色差信号を形成し
、記録機構５においてこれらの輝度信号と色差信号に対
して記録可能な変調処理を行ってから磁気記録媒体等に
記録する。

【０００７】そして、同期制御回路６が、絞り機構２、
電荷結合型固体撮像装置３の読出しタイミング、信号処
理回路４及び記録機構５の動作を同期制御することによ
り、撮像から記録までの一連の動作を処理する。電荷結
合型固体撮像装置３は第２図に示す構成となっている。 即ち、被写体光学像を受光する為の受光領域７は、行方
向Ｙ及び列方向Ｘに沿ってマトリクス状に配列形成され
る画素に相当する複数のフォトダイオード（図中、Ｐで
示す部分）と、列方向Ｘに配列される各フォトダイオー
ド群に隣接して形成される垂直電荷転送路Ｌ１　〜Ｌｍ
　が設けられている。垂直電荷転送路Ｌ１　〜Ｌｍ　の
夫々の終端部に第１の水平電荷転送路８ａが形成され、
更に、転送ゲート電極ＧＳを介して第２の水平電荷転送
路８ｂが形成されている。そして、各水平電荷転送路８
ａ，８ｂの終端に出力アンプ９ａ，９ｂが形成されてい
る。

【０００８】尚、転送ゲート電極ＧＳに“Ｍ”レベルの
ゲート信号φＳＧを印加すると、第１の水平電荷転送路
８ａの各転送エレメントに存在する画素信号を第２の水
平電荷転送路８ｂの対応する各転送エレメントに転送し
、ゲート信号φＳＧが“Ｌ”レベルのときには、第１の
水平電荷転送路８ａと第２の水平電荷転送路８ｂが分離
され、独立の転送路になる構造となっている。更に、垂
直電荷転送路Ｌ１　〜Ｌｍ　と水平電荷転送路８ａ，８
ｂには、後述するように所定配置の転送ゲート電極が設
けられ、それらの上面には光の入射を阻止するための遮
光層が積層されている。垂直電荷転送路Ｌ１　〜Ｌｍ　
の転送ゲート電極には、垂直電荷転送路Ｌ１　〜Ｌｍ　
に所定タイミングに同期して電荷転送動作を行わせるた
めの駆動用ゲート信号が第１，第２，第３の駆動回路１
０，１１，１２から供給される。尚、夫々の駆動回路１
０，１１，１２に供給されるタイミング信号φＨ，ＶＬ
，φＧ，φＦＳ，　ＶＳ，φ１，φ２，φ３，φ４　と
スタートパルス信号φＩＮは同期制御回路６が発生する
。又、水平電荷転送路８ａ，８ｂの転送ゲート電極には
、出力アンプ９ａ，９ｂ側へ同期して信号電荷を水平転
送させるためのゲート信号α１　，　α２　が同期制御
回路６から供給される。

【０００９】次に、受光領域７の構造及びそれに接続す
る駆動回路１０，１１，１２の回路構成及び機能を第３
図〜第８図と共に詳述する。尚、第３図は第３の駆動回
路１２の回路図であり、第４図と第５図は第３の駆動回
路１２の動作を説明するタイミングチャート、第６図は
受光領域７の要部の構造及び第１の駆動回路１０と第２
の駆動回路１１の回路構成を示し、第７図は第６図中の
ｘ−ｘ線矢視縦断面図、第８図は第６図のｙ−ｙ線矢視
縦断面図である。まず第３図に基づいて第３の駆動回路
１２の回路構成を説明する。駆動回路１２は、第３図に
示すように、所定タイミングの駆動信号Ｓ１　，　Ｓ２
，Ｓ３　〜Ｓｎ　を出力するｎビット出力型のシフトレ
ジスタで形成されている。即ち、このシフトレジスタは
、第４図のタイミングに示す様に、スタートパルスの信
号φＩＮを２相のタイミング信号φＡ　とφＢ　に同期
して下位の出力ビットから上位の出力ビットへ転送する
ことによって、順次に論理値“Ｍ”の駆動信号を発生さ
せる構成となっている。そして、最初に最下位の駆動信
号Ｓ１　だけが“Ｍ”レベルで他の上位ビット出力は“
Ｌ”レベルとなり、次の周期では下位２ビットの駆動信
号Ｓ１　とＳ２　が“Ｍ”レベルで、残りの上位ビット
出力は“Ｌ”レベルとなり、更に、次の周期では下位２
ビットの駆動信号Ｓ１　とＳ２とＳ３　が“Ｍ”レベル
で、残りの上位ビット出力は“Ｌ”レベルとなるという
ようにして、駆動信号の“Ｍ”レベルの出力が順次に下
位ビットから上位ビットへ拡がるように変化する。

【００１０】又、第３図に示すように、ビット毎の回路
はセル構造を有し、ｎ個のセル構造の回路が従属に接続
することによってシフトレジスタを構成している。した
がって、第１ビット目の回路を代表して説明すると、一
方のタイミング信号φＢ　の信号線とアース端子間に、
ＭＯＳトランジスタｕ１１，ｕ１２がドレイン・ソース
路を直列として接続し、ＭＯＳトランジスタｕ１１のゲ
ート接点が入力接点θＩＮに接続し、ＭＯＳトランジス
タｕ１２のゲート接点が他方のタイミング信号φＡ　の
信号線に接続している。ＭＯＳトランジスタｕ１１のゲ
ート・ドレイン接点間には、ゲート酸化膜を利用したブ
ートストラップ用コンデンサε１１が接続し、更に、Ｍ
ＯＳトランジスタｕ１１のドレイン接点間がＭＯＳトラ
ンジスタｕ１３のソース・ドレイン路を介して中間接点
θｘ　に接続している。 又、信号ＶＭ　の信号線と信号ＶＬ　の信号線の間にＭ
ＯＳトランジスタｕ１４，ｕ１５がドレイン・ソース路
を直列として接続し、ＭＯＳトランジスタｕ１４のゲー
ト接点に信号ＶＭ　が印加され、ＭＯＳトランジスタｕ
１５のゲート接点が入力接点θＩＮに接続している。又
、中間接点θＸ　と信号ＶＬ　の信号線の間にＭＯＳド
ランジスタｕ１７が接続すると共に、ＭＯＳトランジス
タｕ１４とｕ１５の接続接点とＭＯＳトランジスタｕ１
７のゲート接点間に、ＭＯＳトランジスタｕ１６が接続
し、ＭＯＳトランジスタｕ１６のゲート接点に信号φＢ
　が印加される。

【００１１】又、ＭＯＳトランジスタｕ１１〜ｕ１７及
びコンデンサε１１から成る前段回路と同じ構成の後段
回路がＭＯＳトランジスタｕ２１〜ｕ２７及びコンデン
サε２１で構成されている。但し、ＭＯＳトランジスタ
ｕ１１に対応するトランジスタｕ２１、ＭＯＳトランジ
スタｕ１２に対応するトランジスタｕ２２、ＭＯＳトラ
ンジスタｕ１６に対応するトランジスタｕ２６の各ゲー
ト接点に印加される信号φＡ　とφＢ　は相互に逆の信
号が印加される関係に設定され、後段回路の入力接点が
中間接点θＸ　に接続し、トランジスタｕ２３の出力側
接点が第１ビット目の出力接点θＯ　となっている。そ
して、後段回路のＭＯＳトランジスタｕ２１のドレイン
接点に第１ビット目の駆動信号Ｓ１　が発生し、第６図
に示す第２駆動回路１１に供給するように配線されてい
る。そして、同様のセル構造の残りの回路の入力接点θ
ＩＮと出力接点θＯが従属に接続することにより、上位
ビットの回路も形成されている。尚、第１ビットの入力
接点θＩＮは、ゲート接点にタイミング信号φＡ　が印
加されるＭＯＳトランジスタｕ００を介してスタートパ
ルスの信号φＩＮが供給される。尚、第３図中の各接点
に発生する信号ν１　〜ν１７は、第５図に示すタイミ
ングとなり、特にこのシフトレジスタは、ブートストラ
ップ用コンデンサε１１，　ε２１の昇圧効果により、
内部を伝播する各信号の波形を整形するという効果を有
している。

【００１２】次に、第６図〜第８図において、ｎ形半導
体基板１３の表面側に、受光領域７を形成するためのｐ
ウェル層１４と、第１の駆動回路１０を形成するための
ｐウェル層１５、及び第２，第３の駆動回路１１，１２
を形成するためのｐウェル層１６が埋設され、これらの
ｐウェル層１４，１５，１６内に夫々所定の回路を形成
している。まず受光領域７は、ｐウェル層１４内にｎ＋
形不純物からなる複数の不純物層１７を行方向Ｘ及び列
方向Ｙに沿ってマトリクス状に配列形成することにより
、第２図中のＰで示すフォトダイオードが形成され、更
に、列方向Ｙに配列される各不純物層１７に隣接してｎ
形の不純物層（第６図中の点線で示す部分）１８を形成
することにより、第２図の垂直電荷転送路Ｌ１　〜Ｌｍ
　が形成されている。そして、第６図のＴｇ　で示す（
１カ所だけ代表して示す）トランスファゲートとなる部
分とフォトダイオードの部分及び垂直電荷転送路の部分
を除く周囲にｐ＋　形の不純物層１９を形成することで
、チャンネルストッパ領域（第６図の点線で囲む斜線部
分）を形成している。

【００１３】尚、第６図では、第２図中のフォトダイオ
ードＰを各行毎にＰ１，Ｐ２，Ｐ３，Ｐ４　……で示し
ている。 更に、第６図において、垂直電荷転送路Ｌ１　〜Ｌｍ　
の上面には、各行毎に配列されたフォトダイオードＰ１
，Ｐ２，Ｐ３，Ｐ４　……に隣接する領域に、夫々図示
するように、２本ずつの別個のポリシリコン層から成る
ゲート電極Ｇ１１〜Ｇ４１，　Ｇ１２〜Ｇ４１，　Ｇ１
３〜Ｇ４３，　……Ｇ１ｎ〜Ｇ４ｎが積層され、更に、
ゲート電極Ｇ１１を第１番目のゲート電極とすると、第
６図及び第７図に示すように、奇数番目のゲート電極Ｇ
１１，Ｇ３１，Ｇ１２，Ｇ３２，Ｇ１３，Ｇ３３，　…
…の幅Ｗ１を狭くし、偶数番目のゲート電極Ｇ２１，Ｇ
４１，Ｇ２２，Ｇ４２，　Ｇ２３，Ｇ４３……の幅Ｗ２
を広く形成してある。そして、各ゲート電極に、後述す
る所定タイミングのゲート信号φ１１，　φ２１，　φ
３１，　φ４１，　φ１２，　φ２２，　φ３２，　φ
４２を印加することにより、各ゲート電極下の垂直電荷
転送路に電荷転送のためのポテンシャル井戸（以下、転
送ピクセルという）とポテンシャル障壁を発生させる。 又、偶数番目のゲート電極Ｇ２１，Ｇ４１，Ｇ２２，Ｇ
４２，　Ｇ２３，Ｇ４３，　……に所定の高電圧の信号
を印加すると、トランスファゲートＴｇ　が導通状態と
なって、各フォトダイオードＰ１　，　Ｐ２　，　Ｐ３
　，　Ｐ４　…と夫々に隣接する偶数番目のゲート電極
Ｇ２１，Ｇ４１，Ｇ２２，Ｇ４２，　Ｇ２３，Ｇ４３…
…の下に発生する転送ピクセルが導通状態となり、フォ
トダイオードから転送ピクセルへ信号電荷をフィールド
シフトさせることができる構造となっている。更に、第
６図に示すように、垂直電荷転送路Ｌ１　〜Ｌｍ　の終
端部分に第１，第２の水平電荷転送路８ａ，８ｂが並設
され、２相駆動方式に準じた駆動信号α１，α２　のタ
イミングで信号電荷を水平方向へ転送するためのゲート
電極が共通に設けられている。

【００１４】次に、第１の駆動回路１０の回路構成を第
６図及び第８図と共に説明する。第１の水平電荷転送路
８ａに最も近いゲート電極Ｇ１１を第１番目のゲート電
極とすると、奇数番目のゲート電極Ｇ１１，Ｇ３１，Ｇ
１２，Ｇ３２，　Ｇ１３，Ｇ３３，　……の各先端部が
ＮＭＯＳトランジスタＭ１１，Ｍ３１，Ｍ１２，Ｍ３２
，　Ｍ１３，Ｍ３３，　……を介して、信号ＶＬ　の信
号線に接続し、偶数番目のゲート電極Ｇ２１，Ｇ４１，
Ｇ２２，Ｇ４２，　Ｇ２３，Ｇ４３，　……の各先端部
がＮＭＯＳトランジスタＭ２１，Ｍ４１，Ｍ２２，Ｍ４
２，　Ｍ２３，Ｍ４３，　……を介して、駆動信号φＨ
　の信号線に接続している。又、これらのトランジスタ
のゲート接点には、駆動信号φＧ　が供給される。更に
、偶数番目のゲート電極Ｇ２１，Ｇ４１，Ｇ２２，Ｇ４
２，　Ｇ２３，Ｇ４３，　……の各先端部には、ｎｐｎ
トランジスタＱ２１，Ｑ４１，Ｑ２２，Ｑ４２，　Ｑ２
３，Ｑ４３，　……の各エミッタ接点が接続し、各ｎｐ
ｎトランジスタのベース接点に駆動信号φＦＳ、コレク
タ接点には電圧ＶＳ　が印加される。

【００１５】そして、これらのＮＭＯＳトランジスタは
、第８図のｐウェル層１５内の構造に示すように、一対
のｎ＋　形不純物層２０，２１と、表面部分にゲート電
極を積層した構造から成り、ドレイン接点となるｎ＋　
形不純物層２０に駆動信号φＨ　が印加され、ソース接
点となるｎ＋　形不純物層２１が垂直電荷転送路上のゲ
ート電極に接続している。又、信号ＶＬ　はｐウェル層
１５に埋設されたｐ＋　形不純物層２２に印加される。 また、ｎｐｎトランジスタは、ｐウェル層１５に埋設さ
れたｐ＋　形不純物層２３とｎ＋　形不純物層２４及び
ｎ形の半導体基板１３からから成り、エミッタ接点とな
るｎ＋　形不純物層２４が各ゲート電極に接続し、ベー
ス接点となるｐウェル層１５及びｐ＋　形不純物層２３
にタイミング信号φＦＳが印加され、コレクタ接点とな
るｎ形の半導体基板１３には基板１３のバイアス電圧Ｖ
Ｓ　が印加される。

【００１６】次に、第２の駆動回路１１は、第６図に示
すように、同期制御回路６から供給されるタイミング信
号φ１　〜φ４　を第３の駆動回路１２からの駆動信号
Ｓ１，Ｓ２，Ｓ３，Ｓ４，　　〜Ｓｎ　に同期して切換
え動作するＮＭＯＳトランジスタｍ１１　，ｍ２１　，
ｍ３１　，ｍ４１……から成り、４個ずつのＮＭＯＳト
ランジスタを１組として、それらのゲート接点に順番に
第３の駆動回路１２の駆動信号Ｓ１　，　Ｓ２　，　Ｓ
３　，　Ｓ４　………が印加され、各組の第１番目のＮ
ＭＯＳトランジスタｍ１１　，ｍ１２　，ｍ１３　，ｍ
１４……のドレイン接点にタイミング信号φ１　、第２
番目のＮＭＯＳトランジスタｍ２１　，ｍ２２　，ｍ２
３　，ｍ２４……のドレイン接点にはタイミング信号φ
２　、第３番目のＮＭＯＳトランジスタｍ３１　，ｍ３
２　，ｍ３３　，ｍ３４……のドレイン接点にはタイミ
ング信号φ３　、第４番目のＮＭＯＳトランジスタｍ４
１　，ｍ４２　，ｍ４３　，ｍ４４……のドレイン接点
にタイミング信号φ４　が供給されている。尚、第６図
中、ＮＭＯＳトランジスタｍ１１，　ｍ２１，　ｍ３１
，　ｍ４１……の各ソース接点側の信号φ１１，　φ２
１，　φ３１，　φ４１……がタイミング信号φ１，φ
２，φ３，φ４　に対応した信号である。そして、最も
第１の水平電荷転送路８ａに近いゲート電極Ｇ１１から
順番に各ＮＯＭＳトランジスタのソース接点が接続して
いる。

【００１７】第３の駆動回路１２は、上述したように所
定タイミングの駆動信号Ｓ１　，　Ｓ２　，　Ｓ３　，
　Ｓ４　〜Ｓｎ　を出力するシフトレジスタで形成され
ている。尚、第２，第３の駆動回路１１，１２は、第８
図に示すｐウェル層１６中に形成したＮＭＯＳ構造のト
ランジスタ及び電子素子で形成される。尚、第８図のｐ
ウェル層１６中には、一例として、ＮＭＯＳトランジス
タを構成するｎ＋　形不純物層２５，２６及びゲート接
点を示している。 次に、かかる構造を有する電荷結合型固体撮像装置の撮
像動作を動画撮像の場合について説明する。まず、概略
動作を第１４図と共に説明する。尚、ＮＴＳＣ方式の周
期に対応してノンインターレース走査読出しを行う場合
を説明する。即ち、図中の１フレーム画の走査期間は１
／３０秒に設定され、期間ＴＶＢが垂直ブランキング期
間に相当し、期間ＴＨＢが水平ブランキング期間、期間
Ｔ１Ｈが水平走査期間である。

【００１８】まず、垂直ブランキング期間ＴＶＢにおい
て、全フォトダイオードの画素信号を同時に垂直電荷転
送路Ｌ１　〜Ｌｍ　の転送ピクセルへ転送し、次の水平
ブランキング期間に相当する期間ＴＨＢにおいて、最も
水平電荷転送路８ａ，８ｂに近い側の２行の転送ピクセ
ルの２個の画素信号を水平電荷転送路８ａ，８ｂへ転送
し、次に、水平走査期間に相当する期間Ｔ１Ｈにおいて
、水平電荷転送路８ａ，８ｂが同期して２行分の画素信
号を水平転送することによって第１行目と第２行目の画
素信号を読み出す。そして、次の水平ブランキング期間
に相当する期間ＴＨＢにおいて、垂直電荷転送路Ｌ１　
〜Ｌｍ　が次の２行、即ち第３行目と第４行目の画素信
号を水平電荷転送路８ａ，８ｂへ転送し、更に、次の水
平走査期間に相当する期間Ｔ１Ｈにおいて水平電荷転送
路８ａ，８ｂが同期して２行分の画素信号を水平転送す
ることによって第３行目と第４行目の画素信号を読み出
す。更に、次の水平ブランキング期間と水平走査期間に
相当する各期間ＴＨＢとＴ１Ｈにおいて第５行目と第６
行目の画素信号を読出す。そして、残りの行の画素信号
も同様の処理を繰り返すことによって順番に読出し、最
終的に１フレーム画に対応する全画素信号を読み出す（
時点ｔＦ　）。

【００１９】次に、第９図に示す各駆動信号及びタイミ
ング信号についてのタイミングチャートに基づいて走査
読出し動作を詳述する。尚、図中の符号“Ｈ”は１２ボ
ルト、“Ｍ”は０ボルト、“Ｌ”は−８ボルト、“ＨＨ
”は基板の電圧と等しい約１５〜２５ボルトの電圧レベ
ルを示す。まず、垂直ブランキング期間に対応する期間
ＴＶＢでは、タイミング信号φＨ　は所定の時点ｔ２　
で“Ｈ”レベルとなる外は“Ｍ”レベルとなり、タイミ
ング信号φＧ　は常に“Ｍ”レベルとなり、タイミング
信号φＦＳはタイミング信号φＨ　が“Ｈ”レベルとな
るのに同期して“Ｈ”レベルとなる外は“Ｌ”レベルと
なり、第３の駆動回路１２から出力される全ての駆動信
号Ｓ１　〜Ｓｎ　は常に“Ｌ”レベルとなる。したがっ
て、この期間ＴＶＢでは、“Ｍ”レベルのタイミング信
号φＧ　により、第１の駆動回路１０の全てのＮＭＯＳ
トランジスタが導通状態となり、一方、第３の駆動回路
１２の全ての駆動信号Ｓ１　，　Ｓ２　，　Ｓ３　〜Ｓ
ｎ　が“Ｌ”レベルとなるので、第２の駆動回路１１中
の全てのＮＭＯＳトランジスタは非導通状態となり、全
てのゲート電極Ｇ１１　，Ｇ２１　，Ｇ３１　，Ｇ４１
〜Ｇ１ｎ　，Ｇ２ｎ　，Ｇ３ｎ　，Ｇ４ｎは第１の駆動
回路１０によって制御される。

【００２０】即ち、タイミング信号φＨ　とφＦＳが“
Ｈ”レベルとならないときは、奇数番目のゲート電極Ｇ
１１　，Ｇ３１　，Ｇ１２　，Ｇ３２〜Ｇ１ｎ　，Ｇ３
ｎに印加されるゲート信号φ１１，φ３１　，φ１２　
，φ３２〜φ１ｎ　，φ３ｎは、“Ｌ”レベルの信号Ｖ
Ｌ　（この信号は常に−８ボルトに設定されている）と
等しくなり、これらのゲート電極下の垂直電荷転送路Ｌ
１　〜Ｌｍ　にはポテンシャル障壁が発生する。一方、
偶数番目のゲート電極Ｇ２１　，Ｇ４１　，Ｇ２２　，
Ｇ４２〜Ｇ２ｎ　，Ｇ４ｎに印加されるゲート信号φ２
１　，φ４１　，φ２２　，φ４２〜φ２ｎ　，φ４ｎ
は、“Ｍ”レベルの信号φＨ　と等しくなり、これらの
ゲート電極下の垂直電荷転送路Ｌ１　〜Ｌｍ　には転送
ピクセルが発生する。したがって、トランスファゲート
Ｔｇに隣接する部分（第６図参照）が全て転送ピクセル
となり、これらの転送ピクセルはポテンシャル障壁で分
離された状態となる。

【００２１】この様な状態で、所定時点ｔ２　において
、タイミング信号φＨ　とφＦＳが“Ｈ”レベルとなる
と、全てのｎｐｎトランジスタＱ２１　，Ｑ４１　，Ｑ
６１……が導通状態となり、偶数番目のゲート電極Ｇ２
１　，Ｇ４１　，Ｇ２２　，Ｇ４２〜Ｇ２ｎ　，Ｇ４ｎ
だけに約１５〜２５ボルトの“Ｈ”レベルの基板電圧Ｖ
Ｓ　がかかるので、全てのトランスファゲートＴｇが導
通状態となり、全てのフォトダイオードの画素信号は夫
々隣りの転送ピクセルへ転送される。このように、期間
ＴＶＢでは、所謂フィールドシフト動作が行われ、第１
３図中の時点ｔ２　に示すように、各画素信号（斜線の
部分が各画素信号を示す）が垂直転送路へ移される。尚
、第１３図は、或る１つの垂直電荷転送路の電荷転送動
作を示し、□で示す部分が空の転送エレメント又はポテ
ンシャル障壁、斜線で埋めた部分が信号電荷の存在する
転送エレメントを示す。次に、最初の水平ブランキング
期間に相当する期間ＴＨＢでは、タイミング信号φＧ　
が常時“Ｌ”レベルと成るので、第１の駆動回路１０中
の全てのＮＭＯＳトランジスタが非導通状態となり、全
てのゲート電極から分離される。

【００２２】次に、最初の水平ブランキング期間ＴＨＢ
（時点ｔ３　〜ｔ４　）において第３の駆動回路１２に
スタート信号φＳ　を供給し、タイミング信号φＡ　と
φＢ　に同期して２周期分のシフト動作を行う。尚、こ
のシフト動作では第３の駆動回路１２の出力Ｓ１　〜Ｓ
ｎ　は未だ“Ｌ”レベルのままであるので、垂直電荷転
送路Ｌ１　〜Ｌｍ　による信号電荷の転送は開始されな
い。次に、水平走査期間Ｔ１Ｈ（時点ｔ４　〜ｔ５）に
おいて、第１，第２の水平電荷転送路８ａ，８ｂがゲー
ト信号α１，α２　に同期して水平転送動作を行い、不
要な電荷を排出する。次に、時点ｔ５　〜ｔ６　の水平
ブランキング期間（ＴＨＢ）において、２回のシフト動
作を行う。従って、第３の駆動回路１２の最初の出力端
子の駆動信号Ｓ１　だけが“Ｍ”レベル、他の駆動信号
Ｓ２　〜Ｓｎ　が“Ｌ”レベルとなることにより、第２
の駆動回路１１中の駆動信号Ｓ１　に関わる第１組目の
ＮＭＯＳトランジスタｍ１１　，ｍ２１　，ｍ３１　，
ｍ４１だけが導通状態となる。

【００２３】そして、駆動信号Ｓ１　だけが“Ｍ”レベ
ルとなる期間中に、垂直電荷転送を行うための４相のタ
イミング信号φ１　，　φ２　，　φ３　，　φ４　が
２周期にわたって第２の駆動回路１１に入力するので、
第１〜第４番目の最初の組のゲート信号φ１１，φ２１
，　φ３１，　φ４１だけがタイミング信号φ１　，　
φ２　，　φ３　，　φ４　と等しくなり、最初の期間
ＴＬ１においてゲート電極ＧＳが導通することによって
第１行目の信号電荷が第２の水平電荷転送路８ｂへ転送
され、次の期間ＴＬ２において第２行目の信号電荷が第
１の水平電荷転送路８ａへ転送さる（この時点では、ゲ
ート電極ＧＳが非導通となる）。尚、この期間ＴＨＢ（
時点ｔ５　〜ｔ６　までの期間）の各信号波形を第１０
図に拡大して示す。即ち、上述したように第１３図に示
す信号電荷の移動で説明すれば、第１行目の信号電荷ｑ
１ｊは、第１０図のゲート信号φ１１，　φ２１，　φ
３１，　φ４１のタイミング（期間ＴＬ１の符号１，２
，３，４，５，６，７で示す）に合わせてまず第１の水
平電荷転送路８ａ側へ移されてから更に第２の水平電荷
転送路８ｂへ転送され、次に、第２行目の画素信号ｑ２
ｊも同様にして、第１０図のゲート信号φ１１，　φ２
１，　φ３１，　φ４１のタイミング（期間ＴＬ２の符
号１，２，３，４，５，６，７で示す）に合わせて第１
の水平電荷転送路８ａ側へ移される。 尚、符号ｊは或る特定の列の垂直転送路の位置を示すも
のとする。

【００２４】次に、時点ｔ６　〜ｔ７　の水平走査期間
に、水平電荷転送路８ａ，８ｂが２相駆動方式に準じた
所定タイミングのゲート信号α１　，α２　に同期して
水平転送を行うことにより、最初の２行分の画素信号を
同時に読み出す。次に、時点ｔ７　〜ｔ８　の期間にお
いて、時点ｔ５　〜ｔ６　と同様の動作を繰り返すこと
により、次の２行の画素信号の読出しを行う。但し、第
１１図に拡大して示すように、時点ｔ７　〜ｔ８　の水
平ブランキング期間ＴＨＢでは、第３の駆動回路１２の
駆動信号Ｓ１　とＳ２　が同時に“Ｍ”レベル、残りの
駆動信号Ｓ３　〜Ｓｎが“Ｌ”レベルとなる。尚、この
期間ＴＨＢでの各ゲート信号の波形を第１１図に拡大し
て示す。そして、時点ｔ８　〜ｔ９の水平走査期間Ｔ１
Ｈにおいて、水平電荷転送路８ａ，８ｂが第３行目と第
４行目の画素信号を同時に読み出す。このように、順次
に２行ずつ画素信号を読出していき、最後に、第３の駆
動回路１２の全ての出力Ｓ１　〜Ｓｎ　が“Ｍ”レベル
となる水平ブランキング期間（時点ｔ９　〜ｔ１０）で
、最後の２行分の画素信号が第１，第２の水平電荷転送
路８ａ，８ｂへ転送され、そして、最後の水平走査期間
（時点ｔ１０〜ｔＦ　）における水平電荷転送動作によ
って読み出される。尚、時点ｔ９　〜ｔ１０のタイミン
グを第１２図に拡大して示す。

【００２５】以上に説明した実施例によれば、各画素に
対して垂直電荷転送路の一対ずつの転送ゲート電極を設
け、これらの転送ゲート電極に、画素信号を所謂ドミノ
倒しのようにして電荷転送を行わせる新規なノンインタ
ーレース走査読出しを適用したので、高垂直解像度の電
荷結合型固体撮像装置を形成することができ、又、受光
領域の構造が簡素なので、歩留の向上を図ることができ
る。又、ゲート電極へゲート信号を供給する駆動回路を
、ＣＭＯＳ構造のトランジスタで形成せず、ＮＭＯＳ構
造のＭＯＳトランジスタ及びバイポーラ構造のトランジ
スタで形成することとしたので、高耐圧の駆動回路を実
現することができ、縦型オーバーフロードレインと電子
シャッター機能をもたせることができる。そして、縦型
オーバーフロードレイン構造を備えることでフォトダイ
オードの超過電荷を基板側へ廃棄してブルーミング等の
発生を無くし、又、基板抜き電子シャッターを可能にし
ている。

【００２６】

【発明の効果】以上説明したように本発明によれば、垂
直電荷転送路は、最も出力側の行に位置する信号電荷か
ら順番に所謂ドミノ倒しの如く転送して読み出すので、
転送ゲート電極数を低減することができ構造が簡素とな
る。この結果、半導体製造技術によって製造する場合に
歩留まりを向上することができ、高解像度化が容易とな
る。又、一対の水平電荷転送路によって２行分の画素信
号を組み合わせて同時に読み出すので、例えば、カラー
撮像用の電荷結合型固体撮像装置の場合に、読み出した
画素信号から輝度信号及び色差信号を形成することが容
易となる。

【図面の簡単な説明】

【図１】本発明の一実施例の電荷結合型固体撮像装置を
適用したカメラの概略構成図である。

【図２】一実施例の電荷結合型固体撮像装置の概略構成
図である。

【図３】一実施例の第３の駆動回路の構成を示す回路図
である。

【図４】第３図に示す駆動回路の動作を示すタイミング
チャートである。

【図５】第３図に示す駆動回路の動作を示すタイミング
チャートである。

【図６】一実施例における受光部の要部構造及び周辺回
路構成を示す説明図である。

【図７】第６図中のｘ−ｘ線矢視縦断面図である。

【図８】第６図中のｙ−ｙ線矢視縦断面図である。

【図９】一実施例の走査読出し動作を詳細に示したタイ
ミングチャートである。

【図１０】第９図中の要部タイミングを拡大して示した
タイミングチャートである。

【図１１】第９図中の要部タイミングを拡大して示した
タイミングチャートである。

【図１２】第９図中の要部タイミングを拡大して示した
タイミングチャートである。

【図１３】第１０に示すタイミングに対応する走査読出
し時の電荷転送動作を概念的に示した図である。

【図１４】一実施例の走査読出し動作を概略的に示す説
明図である。

【符号の説明】

１；撮像光学系 ２；機械式の絞り機構 ３；電荷結合型固体撮像装置 ４；信号処理回路 ５；記録機構 ６；同期制御回路 ７；受光部 ８ａ；第１の水平電荷転送路 ８ｂ；第２の水平電荷転送路 ＧＳ；ゲート電極 １０，１１，１２；駆動回路 Ｌ１　〜Ｌｍ　；垂直電荷転送路

Claims (1)

【特許請求の範囲】
1. 【請求項１】画素に相当する複数の光電変換素子を行方
   向及び列方向にマトリクス状に配列形成し、列方向に配
   列する各光電変換素子群に隣接して垂直電荷転送路を形
   成して成る受光部を具備し、画素に発生した画素信号を
   上記受光部の垂直電荷転送路へ転送した後、受光部の垂
   直電荷転送路の転送ゲート電極に所定タイミングのゲー
   ト信号を印加すると共に、水平電荷転送路によって各行
   毎の画素信号を走査読出しする電荷結合型固体撮像装置
   において、前記受光部の転送ゲート電極を各光電変換素
   子に対応して２個ずつ設けると共に、垂直電荷転送路群
   の終端に同期して水平電荷転送動作を行うを一対の水平
   電荷転送路を設け、走査読出し時には、相互に隣合う転
   送ゲート電極を所定数ずつ組にして、水平電荷転送路側
   に最も近い側の組の転送ゲート電極から順番に所定のタ
   イミングのゲート信号を印加することによって、一対の
   水平電荷転送路側に最も近い位置の２行ずつの画素信号
   から順に垂直転送して、更に上記一対の水平電荷転送へ
   転送して同時に水平電荷転送によって読出し、残余の画
   素信号も２行ずつ組にして読出しを繰り返すことによっ
   て、１フレーム分の走査読出しをノンインターレース走
   査読出しを行うことを特徴とする電荷結合型固体撮像装
   置。