JPH04282824A - 処理方法および処理装置 - Google Patents

処理方法および処理装置

Info

Publication number
JPH04282824A
JPH04282824A JP3045316A JP4531691A JPH04282824A JP H04282824 A JPH04282824 A JP H04282824A JP 3045316 A JP3045316 A JP 3045316A JP 4531691 A JP4531691 A JP 4531691A JP H04282824 A JPH04282824 A JP H04282824A
Authority
JP
Japan
Prior art keywords
processing
lot
semiconductor wafer
processed
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3045316A
Other languages
English (en)
Inventor
Yoshihiko Okamoto
好彦 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP3045316A priority Critical patent/JPH04282824A/ja
Publication of JPH04282824A publication Critical patent/JPH04282824A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electron Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、処理技術に関し、特に
、多品種少量の被処理物の製造や検査などに適用して有
効な技術に関する。
【0002】
【従来の技術】半導体集積回路の高集積化に伴って、A
SIC(特定用途向け集積回路)用LSIは、必要とす
る品種数が増加し、逆に数量が減少している。このため
、ASIC用LSIでは、製造する品種数と数量などに
より、ゲートアレイ、マスタスライスなどの標準化手法
が採用されている。
【0003】一方、半導体集積回路の製造プロセスでは
、後述の電子線露光技術などが用いられ、半導体ウェハ
上に複数の品種の半導体チップパターンを露光すること
が行なわれている。
【0004】すなわち、半導体集積回路等の製造プロセ
スにおいて、半導体基板に目的の集積回路パターンを転
写する露光工程では、光による露光技術に代えて、株式
会社工業調査会、昭和61年11月18日発行、「電子
材料」1986年11月号別冊P110〜P114に記
載されているように、電子線によるパターンの描画によ
って、半導体基板に塗布されているレジストを露光させ
る電子線露光技術が用いられている。露光後、レジスト
を現像し、それをマスクにして半導体基板を加工するも
のである。
【0005】上記の電子線露光技術では、従来の光によ
る露光で必要としたマスクを作成することなく、直接半
導体ウェハ上に複数の品種の半導体チップパターンを描
画することができる。
【0006】また、半導体ウェハ上に加工した識別記号
を読み取り、複数のウェハの仕分け集約を目的としたウ
ェハロット編成装置は、実現されている。
【0007】
【発明が解決しようとする課題】上記の従来技術におい
ては、下記のような課題が顕在化してきた。
【0008】すなわち、半導体集積回路の高集積化に伴
って、ASIC用LSIは、必要とする品種数の増加と
数量の減少が顕著となってきた。特に、大型計算機用の
LSIでは、製造する品種数が多く、数量が少なくなり
、必要とするLSI品種の大部分は、計算機一台あたり
一個しか使わないようになっている。このような場合、
同一の半導体ウェハ上に複数の品種を混載するので、半
導体ウェハの枚数が5枚程度と少なくなっている。
【0009】一方、従来では、上記のウェハの組合せや
ウェハ上に加工するパターンの品種に対応して、ウェハ
ロットを変えることが行なわれている。これは、品種が
異なれば製造プロセスの条件が異なることが多いことか
ら、ウェハロットを変えて対応するものである。このた
め、上記のようなASIC用LSIの製造ラインでは、
ウェハロット数が増加し、逆にロット内のウェハ枚数が
少なくなり、ウェハロットの管理や処理作業の煩雑化を
きたしている。
【0010】上記のASIC用LSIの製造ラインの内
、特に露光工程では、半導体チップ上の素子間配線を変
えることで必要とする品種を得ており、配線パターンを
該当する品種に応じて変えるだけでなく、ロット内のウ
ェハ枚数が少ないため、各ロットの切り替え時における
描画データの転送や露光用マスクの交換などの段取り作
業のために、露光装置に作業者が長時間拘束されるとと
もに、段取り作業が露光作業の所要時間の大半を占めて
スループットの低下を招き、また、作業ミスが発生しや
すくなっている。
【0011】被加工物であるウェハの加工、検査等の処
理に際して、少量多品種品であることによる処理能力が
低下する場合には、被加工物に識別記号を設け、これを
読み取り、加工部、検査部にその情報を送ることで処理
能力の向上を図るようにするためには、このような生産
管理情報を大型計算機に蓄えて、そこから各装置に指示
を出すアイデアがあるが、大型計算機側の制御システム
だけでなく、各製造プロセス装置側の制御システムの対
応が必要となり、実現上問題が多い。
【0012】したがって、本発明の目的は、比較的少量
で多品種の被処理物の処理効率を向上させることが可能
な処理方法を提供することにある。
【0013】本発明の他の目的は、比較的少量で多品種
の被処理物の処理効率を向上させることが可能な処理装
置を提供することにある。
【0014】本発明の上記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0015】
【課題を解決するための手段】本願に於いて開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記の通りである。
【0016】すなわち、本発明の処理方法は、被処理物
に対して、所与の処理情報または処理手段を用いて所望
の処理を施す処理方法であって、複数の被処理物の各々
に記された識別情報を読み取って1または2以上の被処
理物からなるロットを編成する第1の段階と、ロットの
編成情報に基づいて、処理情報または処理手段の使用順
序を決定する第2の段階と、使用順序に基づいて管理さ
れる処理情報または処理手段を用いて、ロットを構成す
る個々の被処理物に対する処理を遂行する第3の段階と
を経ることによって処理を遂行するものである。
【0017】また、本発明になる処理装置は、被処理物
の各々に記された識別情報を読み取る読取手段と、識別
情報に基づいて、1または2以上の被処理物からなるロ
ットを編成するロット制御部と、識別情報および被処理
物のロット編成情報が格納される第1の記憶手段とを備
えたロット編成部と、処理情報および処理手段の少なく
とも一方を用いて被処理物に対する所望の処理を行う処
理機構と、ロット制御部から得られるロット編成情報に
基づいて、処理情報および処理手段の少なくとも一方の
使用順序を決定する処理制御部と、処理情報および処理
手段の管理情報が格納される第2の記憶手段とを備えた
処理部とからなるものである。
【0018】
【作用】上記した本発明の処理方法によれば、たとえば
、被処理物が多品種少量の場合でも、個々の被処理物の
識別情報に基づいて最適なロット編成を行い、このロッ
ト編成情報に基づいて、各種の被処理物の処理に必要な
処理情報や処理手段の使用順序を決定するので、被処理
物の品種の切り替えなどに伴う処理情報や処理手段の設
定などの段取り作業を作業者を煩わすことなく自動的に
遂行することができ、多品種の被処理物の処理効率が向
上するとともに、処理作業をより的確に遂行することが
できる。
【0019】また、本発明になる処理装置によれば、た
とえば、被処理物が多品種少量の場合でも、ロット編成
部において、個々の被処理物の識別情報に基づいて最適
なロット編成を行い、処理部では、このロット編成情報
に基づいて、処理制御部が各種の被処理物の処理に必要
な処理情報や処理手段の使用順序を決定するので、被処
理物の品種の切り替えに伴う処理情報や処理手段の設定
などの段取り作業を作業者を煩わすことなく自動的に遂
行することができ、多品種の被処理物の処理効率が向上
するとともに、処理作業をより的確に遂行することがで
きる。
【0020】
【実施例】以下、図面を参照しながら本発明の一実施例
である処理方法および装置について詳細に説明する。
【0021】図1は、本発明の処理方法および処理装置
を、電子線描画に適用した場合の構成の一例の要部を示
すブロック図であり、図2は、その作用の一例を示す説
明図である。
【0022】電子線描画部Aは、X−Yテーブルなどか
らなり、半導体ウェハWが載置される試料台1と、この
試料台1の直上方に設けられ、試料台1上の半導体ウェ
ハWに対して電子線2を照射する電子線源3と、電子線
源3と試料台1との間における電子線2の経路に配置さ
れ、当該電子線2の制御を行う電子光学系4とを備えて
いる。なお、特に図示しないが、試料台1,電子光学系
4,電子線源3などは、真空チャンバ内に収容されてお
り、半導体ウェハWの出し入れは図示しないロードロッ
ク室を介して行われる。
【0023】電子光学系4は、描画制御部5によって制
御されており、この描画制御部5には、半導体メモリな
どからなり、描画データなどが格納されるバッファメモ
リ6が設けられている。
【0024】さらに、描画制御部5は、入出力制御部(
I/O)7を介して、全体の制御を司る制御計算機8お
よび、複数の品種の半導体ウェハWに関する描画データ
が格納されている、大容量のハードディスク装置などか
らなるデータ記憶部9に接続されている。制御計算機8
は、中央処理装置(CPU)8aおよびディスプレイや
制御卓などからなる制御ターミナル8bなどによって構
成されている。
【0025】電子線描画部Aは、インターフェイス制御
部(I/O)10を介して、ロット編成部Bに接続され
ている。
【0026】一方、ロット編成部Bは、光源11a,光
学系11b,センサ11cなどからなる読取部11と、
判定基準データなどが格納されているメモリ12a,比
較器12bなどからなる信号処理部12と、全体の制御
を行うロット編成制御計算機(CPU)13と、ロット
データ記憶部14と、電子線描画部Aとの間におけるイ
ンターフェイス制御を司るインターフェイス制御部15
とを備えている。ロット編成制御計算機13は中央処理
装置(CPU)13aおよびディスプレイや制御卓など
からなる制御ターミナル13bなどによって構成されて
いる。
【0027】読取部11は、半導体ウェハWの一部に記
載されている、英数字やバーコードなどからなる識別情
報Waを光学的に読み取り、センサ11cに得られた画
像データを信号処理部12に送出し、信号処理部12は
、比較器12bにおいて、メモリ12aに格納されてい
る基準データと照合することにより、当該半導体ウェハ
Wの品種などの識別情報Waを認識してロット編成制御
計算機13に伝達する動作を行う。
【0028】ロット編成制御計算機13は、読取部11
および信号処理部12を介して得られた個々の半導体ウ
ェハWの識別情報Waに基づいて、一つまたは複数の半
導体ウェハWからなる最適なロット編成を算出し、得ら
れたロット編成データをロットデータ記憶部14に格納
する動作を行う。ロット編成部Bは、インターフェイス
制御部15を介して電子線描画部Aと接続されており、
後述のような情報の授受動作が可能になっている。
【0029】以下、本実施例における処理方法および処
理装置の作用の一例を説明する。
【0030】本実施例の場合には、たとえば図3に例示
されるようなプロセスフロー中における電子線描画処理
を行う場合について説明する。
【0031】まず、ロット編成部Bにおいては、レジス
ト塗布工程以前などにおいて任意のロットk1,k2を
なして、図示しないカセットなどに装填されて到来する
複数の半導体ウェハWの識別情報Waを、読取部11お
よび信号処理部12において読み取り、個々の半導体ウ
ェハWの識別情報Waの内容に応じて、後の電子線描画
処理に都合の良い組み合わせを決定し、1枚または複数
枚の半導体ウェハWからなる新たなロットkを編成する
とともに、この新たなロットkの情報はロットデータ記
憶部14に格納される。
【0032】そして、ロットkに編成された半導体ウェ
ハWは、目的の電子線描画部Aに搬送される。
【0033】一方、電子線描画部Aにおいては、前述の
ロット編成部Bにおいて新たに編成されたロットkが到
来すると、当該ロットkに関する情報を、インターフェ
イス制御部10,15を介して、ロット編成部Bのロッ
トデータ記憶部14から読み出す。そして、この読み出
されたデータに基づいて、必要な描画データD1および
描画データD2を、付属のデータ記憶部9から読み出し
て、半導体メモリなどからなるバッファメモリ6にまと
めて転送する。この描画データの転送と同時に、試料台
1における図示しないロードロック室には、ロットkを
構成する半導体ウェハWが纏めて装填される。
【0034】そして、半導体ウェハWは、順次自動的に
試料台1に載置され、描画制御部5は、前述のようにし
てすでにバッファメモリ6に転送されている描画データ
D1を用いて、電子線源3や電子光学系4を適宜制御し
、目的のパターンを当該半導体ウェハW(#11)に描
画した後、次の半導体ウェハW(#12)と入れ替えて
、描画動作を継続し、この動作を繰り返すことにより、
異なる描画データD1およびD2を用いる複数種の半導
体ウェハW(#11〜#23)を、ロードロック室を介
した出し入れ操作無しに、連続して処理する。この様子
を図2の(a)に示す。
【0035】すなわち、従来のように、それ以前の任意
の工程において編成されたロットk1およびロットk2
をそのまま受け入れて描画処理を行う場合には、たとえ
ば描画パターンが共通な場合でも、異なる品種は別々の
ロットに属することになるため、同図(b)に示される
ように、個々の半導体ウェハW毎に、ロードロック室に
おける真空破壊および真空回復動作を伴う冗長な出し入
れが必要となり、また、その都度、描画データD1,D
2の転送を行うので、各ロットが小さい場合には、作業
者が長時間にわたって拘束されることになる。
【0036】これに対して、本実施例の場合には、ロッ
ト編成部Bにおいて、予め、電子線描画部Aにおける描
画処理に適したロットkが編成されているため、半導体
ウェハWの出し入れや、データ記憶部9からバッファメ
モリ6への描画データの転送の時間や労力が確実に減少
し、多品種の半導体ウェハWに対する電子線描画処理に
おける所要時間や、作業者の拘束時間が確実に減少する
。このため、単位時間当たりに描画処理される半導体ウ
ェハWの枚数(スループット)を増大させることができ
る。また作業者の錯誤などによる処理不良の発生が確実
に減少する。
【0037】図4は、本発明の他の実施例である処理方
法および処理装置の構成の一例を示すブロック図である
【0038】この図4の実施例の場合には、マスクまた
はレチクルを用いた露光処理を行う露光工程に適用した
ものである。
【0039】すなわち、複数の露光装置Pの各々は、マ
スク(レチクル)Mを用いて半導体ウェハWに対する露
光処理を行う露光部20と、記憶部22に格納された情
報に基づいて、この露光部20の動作を制御する露光制
御部21と、当該露光装置Pの全体を制御する制御計算
機(CPU)23とを備えている。特に図示しないが、
制御計算機23は、作業者が操作する操作卓やディスプ
レイなどを備えている。
【0040】一方、各露光装置Pにおいて使用される各
種のマスクMは、マスク保管部30に格納されている。 このマスク保管部30の動作は、マスク保管制御部31
および、図示しない操作卓やディスプレイなどを備えた
制御計算機(CPU)32によって制御されている。す
なわち、複数の露光装置Pの制御計算機23は、マスク
保管部30を制御する制御計算機32に接続されており
、露光装置Pの側からの要求に応じて、当該要求のあっ
たマスクMを露光装置Pに供給したり、用済のマスクM
の回収動作などを行うものである。
【0041】これらの複数の露光装置Pには、前記図1
の実施例の場合と同様なロット編成部Bが設けられてお
り、外部から、それ以前の工程における任意のロットk
1,k2..をなして到来する複数の半導体ウェハWを
、各露光装置Pにおける露光作業が効率良く遂行可能な
ように、新たなロットkを編成し、各々の露光装置Pに
供給する動作を行うようになっている。
【0042】以下、この図5の実施例の動作の一例を説
明する。
【0043】まず、任意のロットk1,k2でロット編
成部Bに到来する複数の半導体ウェハWは、複数の露光
装置Pの各々における露光処理の効率が最適となる組み
合わせに編成しなおされるとともに、このロットkの編
成に関する情報は、ロット編成部Bのロットデータ記憶
部14に格納される。
【0044】新たなロットkとして、複数の半導体ウェ
ハWを受け取った各露光装置Pは、当該ロットkに関す
る情報を、制御計算機23を介して、ロット編成部Bの
ロットデータ記憶部14から読み出し、記憶部22に格
納する。
【0045】そして、露光制御部21は、この記憶部2
2に格納されている情報に基づいて、必要なマスクMを
マスク保管部30に要求して受け取り、到来するロット
kの半導体ウェハWに対して、当該マスクMを用いた露
光処理を遂行する。
【0046】このように、本実施例の場合には、各露光
装置Pの各々における露光処理の効率が最適となるよう
に複数の半導体ウェハWのロット編成が行われるととも
に、当該ロット編成に応じて、必要なマスクMの供給が
自動的に行われるので、到来する各半導体ウェハWに応
じたマスクMの選択や装填などの段取り作業に作業者が
その都度煩わされることが無くなるとともに、段取りに
要する時間を短縮することができる。この結果、各露光
装置Pにおいて単位時間当たりに処理される半導体ウェ
ハWの数量を向上させることができる。
【0047】図5は、本発明のさらに他の実施例である
処理方法および処理装置を、半導体ウェハWの検査工程
に適用した場合について例示したものである。
【0048】各検査装置Tは、所定の試験データやプロ
グラムを用いて半導体ウェハWに形成されている個々の
図示しない半導体素子の機能検査などを行う検査部40
と、記憶部42に格納された試験データやプログラムに
基づいて、この検査部40の動作を制御する検査制御部
41と、当該露光装置Pの全体を制御する制御計算機(
CPU)43とを備えている。特に図示しないが、制御
計算機43は、作業者が操作する操作卓やディスプレイ
などを備えている。
【0049】このような構成の複数の検査装置Tは、ロ
ーカルエリア網Lを介してホスト計算機(CPU)Hに
接続されており、当該ホスト計算機Hの配下に設けられ
ているデータ保管部Dに格納されている、各種試験デー
タや試験プログラムなどの情報を、必要に応じて記憶部
42に転送して使用することが可能になっている。
【0050】複数の検査装置Tには、前述の各実施例の
場合と同様な構成のロット編成部Bが接続されている。 この場合のロット編成部Bは、外部からそれ以前の工程
による任意のロットk1,k2で到来する複数の半導体
ウェハWを、各検査装置Tにおける半導体ウェハWの検
査処理の効率が高くなるようなロット編成にして、当該
検査装置Tに供給するという動作を行うとともに、当該
ロット編成に関する情報をロットデータ記憶部14に格
納して、各検査装置にアクセスさせる。
【0051】すなわち、複数の検査装置Tにおいては、
ロット編成部Bから到来するロットkに対応した、ロッ
ト編成情報を、ロット編成部Bのロットデータ記憶部1
4から読み出し、必要な試験データやプログラムなどを
データ保管部Dに要求して、記憶部42に転送させるこ
とにより、必要以上に頻繁に、データ保管部Dからデー
タ転送を行うことく、当該試験データやプログラムなど
に基づいて各ロットkを構成する複数の半導体ウェハW
に対する試験処理を効率良く行うことができる。
【0052】このため、試験の所要時間が短縮され、単
位時間当たりに試験処理される半導体ウェハWの枚数を
増加させることができる。また、データ転送の管理など
のために、その都度、作業者を煩わす必要もなく、試験
工程における所要工数の削減も可能となる。
【0053】以上、本発明者によってなされた発明を実
地例を基に具体的に説明したが、本発明は、前記実地例
に限定されるものではなく、その趣旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【0054】たとえば、被処理物としては、半導体ウェ
ハに限らず、プリント基板の加工、検査に用いても良い
。本質的には、被処理物の加工、検査等の処理に際して
、少量多品種品であることによる処理能力が低下する場
合には、被処理物に識別情報を付与し、これを読み取り
、ロットを編成し、加工部、検査部にその情報を送るこ
とで処理能力の向上を図ることができる。
【0055】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【0056】すなわち、本発明の処理方法によれば比較
的少量で多品種の被処理物の処理効率および処理作業の
正確さを向上させることができるという効果が得られる
【0057】また、本発明の処理装置によれば、比較的
少量で多品種の被処理物の処理効率および処理作業の正
確さを向上させることができるという効果が得られる。
【図面の簡単な説明】
【図1】本発明の処理方法および処理装置を、電子線描
画に適用した場合の構成の一例の要部を示すブロック図
である。
【図2】本発明の一実施例である処理方法および処理装
置の作用の一例を示すタイムチャートである。
【図3】被処理物の一例である半導体ウェハによる半導
体集積回路装置の製造プロセスの一例を示すフローチャ
ートである。
【図4】本発明の他の実施例である処理方法および処理
装置の構成の一例を示すブロック図である。
【図5】本発明のさらに他の実施例である処理方法およ
び処理装置を、半導体ウェハの検査装置に適用した場合
の構成の一例を示すブロック図である。
【符号の説明】
1  試料台 2  電子線 3  電子線源 4  電子光学系 5  描画制御部 6  バッファメモリ 7  入出力制御部(I/O) 8  制御計算機 8a  中央処理装置(CPU) 8b  制御ターミナル 9  データ記憶部 10  インターフェイス制御部(I/O)11  読
取部 11a  光源 11b  光学系 11c  センサ 12  信号処理部 12a  メモリ 12b  比較器 13  ロット編成制御計算機(CPU)13a  中
央処理装置(CPU) 13b  制御ターミナル 14  ロットデータ記憶部 15  インターフェイス制御部 20  露光部 21  露光制御部 22  記憶部 23  制御計算機(CPU) 30  マスク保管部 31  マスク保管制御部 32  制御計算機(CPU) 40  検査部 41  検査制御部 42  記憶部 43  制御計算機(CPU) A  電子線描画部 B  ロット編成部 P  露光装置 T  検査装置 D  データ保管部 D1  描画データ D2  描画データ H  ホスト計算機(CPU) L  ローカルエリア網 M  マスク(レチクル) W  半導体ウェハ Wa  識別情報 k  ロット k1  ロット k2  ロット

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】  被処理物に対して、所与の処理情報ま
    たは処理手段を用いて所望の処理を施す処理方法であっ
    て、複数の前記被処理物の各々に記された識別情報を読
    み取って1または2以上の前記被処理物からなるロット
    を編成する第1の段階と、前記ロットの編成情報に基づ
    いて、前記処理情報または処理手段の使用順序を決定す
    る第2の段階と、前記使用順序に基づいて管理される前
    記処理情報または前記処理手段を用いて、前記ロットを
    構成する個々の前記被処理物に対する前記処理を遂行す
    る第3の段階とからなることを特徴とする処理方法。
  2. 【請求項2】  前記被処理物が半導体ウェハであり、
    前記処理情報が前記半導体ウェハに転写すべきパターン
    の描画データおよび描画条件であり、前記処理が、前記
    描画データに基づいて制御される電子線またはレーザを
    用いたパターン描画処理であることを特徴とする請求項
    1記載の処理方法。
  3. 【請求項3】  前記被処理物が半導体ウェハであり、
    前記処理手段がマスクまたはレチクルであり、前記処理
    が前記マスクまたはレチクルを用いた前記半導体ウェハ
    の露光処理であることを特徴とする請求項1記載の処理
    方法。
  4. 【請求項4】  前記被処理物が半導体ウェハであり、
    前記処理情報が、前記半導体ウェハの検査に用いられる
    検査データであり、前記処理が前記検査データを用いた
    前記半導体ウェハの検査であることを特徴とする請求項
    1記載の処理方法。
  5. 【請求項5】  被処理物の各々に記された識別情報を
    読み取る読取手段と、前記識別情報に基づいて、1また
    は2以上の前記被処理物からなるロットを編成するロッ
    ト制御部と、前記識別情報および前記被処理物のロット
    編成情報が格納される第1の記憶手段とを備えたロット
    編成部と、処理情報および処理手段の少なくとも一方を
    用いて前記被処理物に対する所望の処理を行う処理機構
    と、前記ロット制御部から得られる前記ロット編成情報
    に基づいて、前記処理情報および処理手段の少なくとも
    一方の使用順序を決定する処理制御部と、前記処理情報
    および前記処理手段の管理情報が格納される第2の記憶
    手段とを備えた処理部とからなることを特徴とする処理
    装置。
  6. 【請求項6】  前記被処理物が半導体ウェハであり、
    前記処理情報が前記半導体ウェハに転写すべきパターン
    の描画データおよび描画条件であり、前記処理部は、前
    記描画データに基づいて制御される電子線またはレーザ
    を用いて前記半導体ウェハに対するパターン描画処理を
    行うパターン描画装置であることを特徴とする請求項5
    記載の処理装置。
  7. 【請求項7】  前記被処理物が半導体ウェハであり、
    前記処理手段がレチクルであり、前記処理部は前記レチ
    クルを用いて前記半導体ウェハの露光処理を行う露光装
    置であることを特徴とする請求項5記載の処理装置。
  8. 【請求項8】  前記被処理物が半導体ウェハであり、
    前記処理情報が、前記半導体ウェハの検査に用いられる
    検査データであり、前記処理が前記検査データを用いて
    前記半導体ウェハの検査を行う検査装置であることを特
    徴とする請求項5記載の処理装置。
JP3045316A 1991-03-12 1991-03-12 処理方法および処理装置 Pending JPH04282824A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3045316A JPH04282824A (ja) 1991-03-12 1991-03-12 処理方法および処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3045316A JPH04282824A (ja) 1991-03-12 1991-03-12 処理方法および処理装置

Publications (1)

Publication Number Publication Date
JPH04282824A true JPH04282824A (ja) 1992-10-07

Family

ID=12715899

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3045316A Pending JPH04282824A (ja) 1991-03-12 1991-03-12 処理方法および処理装置

Country Status (1)

Country Link
JP (1) JPH04282824A (ja)

Similar Documents

Publication Publication Date Title
US6529789B1 (en) Method and apparatus for automatic routing for reentrant processes
US6473664B1 (en) Manufacturing process automation system using a file server and its control method
CN101802978B (zh) 基板处理方法和基板处理系统
US6351684B1 (en) Mask identification database server
US6403905B1 (en) Reticle stocking and sorting management system
US6320402B1 (en) Parallel inspection of semiconductor wafers by a plurality of different inspection stations to maximize throughput
IL150691A (en) A device for measuring a critical dimension of at least one characteristic in a semiconductor wafer
JPH04282824A (ja) 処理方法および処理装置
JP2006019622A (ja) 基板処理装置
US6759256B2 (en) Semiconductor fabricating method employing parallel processing and inspection techniques
JPH11288990A (ja) プロセス処理方法およびその装置並びに半導体製造ラインおよびそれにおける被処理基板の搬送方法
JPH04369851A (ja) 半導体装置の製造方法および製造装置
JP3883636B2 (ja) 半導体製造装置
JP3136780B2 (ja) 半導体製造装置および半導体装置の製造方法
JP2004241697A (ja) 半導体ウェハの製造管理装置
KR100393867B1 (ko) 검사 및 수리 시스템, 제품 제조 시스템, 부재 검사 장치,데이터 처리 장치, 부재 수리 장치 및 정보 저장 매체
KR100597595B1 (ko) 반도체 제조를 위한 사진공정에서의 샘플 웨이퍼 처리 방법
JP3909223B2 (ja) 電子デバイスの製造工程管理システム
JPS5918651A (ja) 半導体ウエハ製造方法
US6620636B2 (en) Semiconductor manufacturing method and semiconductor manufacturing apparatus
CN113673840A (zh) 第三代半导体光罩作业方法
JP6719950B2 (ja) データ送信方法、プログラム、データ送信装置、リソグラフィ装置、及び物品の製造方法
CN111929994A (zh) 晶圆曝光机及晶圆曝光方法
JPH1012702A (ja) 基板の搬送エラー復帰処理方法
JP2926577B1 (ja) レーザーリペア方法および装置