JPH04282731A - 非同期制御ユニットにおけるエラー回復方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、データ処理システムに
関し、より詳細には、非同期様式で動作するＤＡＳＤ周
辺データ処理システムの制御に関するものである。

【０００２】

【従来の技術】データ処理システムはしばしば、直接ア
クセス記憶デバイス（ＤＡＳＤ）等の大規模記憶デバイ
スを備えており、これは、ホストコンピュータの外部に
置かれてあり、そしてある時にはそのホストコンピュー
タからかなりの距離のところに配置されている。このホ
ストコンピュータからそのＤＡＳＤへの通信は、そのＤ
ＡＳＤとこれの制御ユニットとの間に延設されていてこ
れらをホストプロセッサに接続する信号ケーブル（チャ
ンネルと呼ぶ）を通して実現している。

【０００３】現行の技術では、同一のスピンドルで全て
が回転する別々の幾つかのディスクをもったＤＡＳＤユ
ニットが提供されている。それらのディスク（又はプラ
ッタ）には、各ディスクの片面へのアクセスを与える変
換ヘッドをもったヘッドディスク・アセンブリによって
アクセスするようになっている。例えば、１つのディス
クドライブに９個のプラッタがあって、１６個の使用可
能の面を与え、そしてその内の１つの面を、正確なトラ
ッキング能力を維持するのに用いるようになったものが
ある。このようなユニットにおいては、データ用の１５
個の使用可能面があり、そしてそれらのヘッドを全て配
置したときには、１つのシリンダを成す１５個の物理的
な記録用トラックにアクセスすることができる。ＤＡＳ
Ｄユニットではしばしば、カウント・キー・データ・ア
ーキテクチャ（ＣＫＤ）を用いており、このアーキテク
チャでは、記録用トラックに書き込んだレコードに、カ
ウント・フィールド（ＩＤ）、キー・フィールド及びデ
ータ・フィールドを設けるようにしている。

【０００４】これらのフィールドをある１つの記録用ト
ラックに沿って書き込む際、それらフィールドの各々の
間にギャップを設けるようになっている。そして、これ
らのギャップは、ＤＡＳＤ制御ユニットとホストチャン
ネルとが互いに通信することが可能な期間を与えるのに
利用している。このギャップ時間中に、その制御ユニッ
トは、これが受けたコマンドに応答して情報をそのチャ
ンネルに戻し、そしてレコードの探索、検索又は書込み
のための次の動作を開始するために次のコマンドを得る
のである。このプロセスは、ギャップ同期と呼ぶもので
ある。即ち、ＤＡＳＤデバイスが現在働きかけている特
定のレコードが、チャンネルが働きかけを要求したのと
同一のレコードとなっており、これにより、それらチャ
ンネルとデバイスとは、これらが同一のレコードに対し
（その読み出しあるいは書き込みのいずれかのため）働
きかけているという意味で、互いに同期しているのであ
る。

【０００５】

【発明が解決しようとする課題】システムが高速になる
につれて、そのようなギャップによって生ずる遅延ある
いはギャップ期間内で諸々の機能の実行によって生ずる
遅延は、それらの機能を十分に実施できなくなるような
程度にまで短縮しなければならなくなっている。このこ
とは、データバースト速度が銅線のチャンネルの場合の
バースト速度の数倍である光フィイバチャンネルの場合
に、特にそうである。

【０００６】チャンネルとデバイスとがデータを互いに
独立して転送できるようになった、非同期記憶サブシス
テムが開発されている。この独立転送を可能にするため
、バッファをデバイスとチャンネルの間のデータ経路に
挿入しており、そしてチャンネルとデバイス（この各々
は別々のプロセッサの制御下にある）に対し別々のデー
タ経路がある。このようにすると、そのデバイスのプロ
セッサは、そのバッファの一部の中にあるレコードに対
し、そのバッファの別の部分をチャンネルのプロセッサ
が使用している間に、アクセスすることができる。チャ
ンネルのプログラムの実行は、１つのコマンドの実行を
終了させそして次のコマンドへ進むのに要するチャンネ
ル及び記憶制御の活動を、２つの隣接したフィールド間
のレコード間ギャップの間で行う必要がないようにして
、行うことができる。

【０００７】ある同期システムにおいて、デバイス及び
チャンネルは、同一のレコードに働きかけ、これにより
、そのデバイスが上記のバッファに転送するデータが、
チャンネルの所望するデータと同じデータとなるように
している。このようなシステムのための制御ユニットに
おいては、チャンネル・プロセッサとデバイス・プロセ
ッサとの間のインターフェースを実現するのに、共有式
の変数が必要なだけである。それらチャンネル・プロセ
ッサとデバイス・プロセッサは常に同一フィールドに対
し同一の動作を実施しているため、その単純な共有式変
数で十分なのである。しかしながら、ある非同期システ
ムでは、デバイスは読出し動作の期間中、チャンネルよ
りも有意な程先に動作することがある。即ち、デバイス
・プロセッサがデバイスからデータをバッファに転送し
ている最中にある一方、チャンネル・プロセッサがその
データをチャンネルに送るためにそのデータにアクセス
している最中にある、ということがある。従って、デバ
イス・プロセッサは充填又は先導の活動となっており、
一方チャンネル・プロセッサは追跡又は遅延の活動とな
っている。書込み動作期間中にはこれと逆になり、チャ
ンネル・プロセッサがチャンネルからのデータをバッフ
ァに充填し、そしてその後に、デバイス・プロセッサが
、そのデータをデバイスに送ってそのレコードを記憶デ
ィスク上に書込むためにそのデータにアクセスすること
になる。この例においては、チャンネル・プロセッサは
先導又は充填活動となり、一方デバイス・プロセッサは
追跡又は空白化の活動となる。ある非同期制御ユニット
ではチャンネル・プロセッサとデバイス・プロセッサと
が異なったフィールドに対し異なった動作を実行してい
ることが可能であるため、それら２つの間のより精巧な
通信システムが必要であり、これについては、本明細書
において開示する。

【０００８】非同期制御ユニットにおけるエラー回復で
はまた、同期制御ユニットにはないような事柄を考慮し
なければならない。同期動作においては、上記のチャン
ネル・インターフェース・プロセッサ及びデバイス・イ
ンターフェース・プロセッサは、同一のフィールドに対
し働きかけているため、エラーが生じた場合、それら２
つのプロセッサは、多分同一のエラーに気づくことにな
る。非同期動作においては、２つの互いに独立したエラ
ーが同時には生じないと仮定することは、依然として妥
当なものである。にもかかわらず、チャンネル・インタ
ーフェース・プロセッサ（ＣＨＩＰ）とデバイス・イン
ターフェース・プロセッサ（ＤＩＰ）とが同じ時刻に同
一フィールドに対し働きかけていないため、その独立エ
ラーの非同時発生の可能性はより高くなる。例えば、Ｄ
ＩＰは読出し動作においてＣＨＩＰよりかなり先を走行
していて、データ検査に入ることがある。遅れて続くＣ
ＨＩＰは、データ・オーバーランに入ることがある。こ
れら２つのエラーは互いに独立しているため、このよう
な事態を取り扱いそしてこれらエラー両者から回復する
何らかの方法がなければならない。また、そのような事
態においては、デバイスがチャンネルよりもかなり先に
行っているため、そのデバイスが遭遇するエラーは、チ
ャンネルがその動作を完了するためには必要としないよ
うなレコードに関するものである、ということもある。 このようなことが生ずるのは、デバイス・プロセッサが
諸チャンネル・コマンド・ワード（ＣＣＷ）のコマンド
連鎖によって要求された第１のレコードから始まる一連
のレコードをバッファに読み込むように働くからである
。その最初の要求レコードをＤＩＰが知っている間、こ
のＤＩＰは、ＣＨＩＰよりも先を動作しており、従って
チャンネルがその最初のレコードに続くどのレコードを
要求するのかについては知っていない。結果として、Ｃ
ＨＩＰは、これがＤＩＰがエラーを発見したレコードに
到達する前に、その読出し動作に必要なレコードの終り
に達することがある。このような場合、チャンネル・プ
ログラムは、その先導側プロセッサが気づいたエラーに
注意を払わずとも首尾よく完了することができる。

【０００９】従って、本発明の目的は、単一エラーから
可能な限り最も効率的な方法で回復する、非同期制御ユ
ニットのためのエラー回復方法を提供することにある。

【００１０】本発明の別の目的は、可能な限り最も効率
的な方法で多重エラーから回復することにある。

【００１１】別の目的は、多重エラーを可能な限り単一
エラーとして取り扱うエラー回復方法を提供することに
ある。

【００１２】

【課題を解決するための手段】本発明は、非同期形式（
即ち、制御ユニット内のチャンネル・プロセスが、その
制御ユニット内のデバイス・プロセスとは異なったフィ
ールドに対し作用することができる形式）で動作するＤ
ＡＳＤ制御ユニットのためのエラー回復プロセスである
。このエラー回復プロセスの一般的な規則は、追跡側プ
ロセスが報告するリトライ可能エラーからの回復の後、
先導側プロセスが報告したエラーを取り扱う前に、その
追跡側プロセスを再始動させ、そして先導側プロセスに
追いつくことができるようにする、ということである。 この一般的規則には、以降に説明するような例外がある
。

【００１３】

【実施例】次に、本発明の実施例について、図面を参照
して説明する。

【００１４】非同期的に動作するため、拡張形ＣＫＤア
ーキテクチャ（ＥＣＫＤ）を開発して、チャンネル・プ
ログラムが、ある１つのデータ転送の性質及び範囲につ
いて、その第１のデータ転送コマンドを実行する前に記
述できるようにしている。このＥＣＫＤは、レコード位
置指定（ＬＯＣＡＴＥ　　ＲＥＣＯＲＤ）拡張形コマン
ドを含んでおり、これは、後続の１つのチャンネル・コ
マンド・ワード（ＣＣＷ）連鎖のための動作領域を定め
るために可変長パラメータ・リストを用いるものである
。 これらのパラメータは、実行すべき動作、処理するべき
レコード又はトラックのロケーションと数、並びに転送
長係数を指定するものである。このようにして、記憶サ
ブシステムには、実行するべきデータ転送のタイプ、働
きかけるべきレコードの数、並びにデータ転送を始動さ
せるに先立ちデバイスが位置しなければならないトラッ
クセクタ及びレコードのＩＤの通知を受けることになる
。

【００１５】非同期動作は、チャンネル動作とデバイス
動作とが時間的にどの位離れていなければならないかに
ついて定めておらず、またそれらがどれ位離れられるに
ついても制限していない。読出し動作の期間中、そのデ
バイス制御装置は、第１の読出しコマンドを実行する前
に、数バイト、１つのフィールド、１つのレコード、又
は幾つかのレコードまでバッファに読み込むことができ
る。書込み動作においては、チャンネル制御装置は、第
１のフィールドをデハイスに書き込む前に、１つ又はそ
れ以上の書込みコマンドを受けそしてそれに関連のデー
タをバッファに転送することができる。

【００１６】ＥＣＫＤは、周知のＣＫＤ法と同じトラッ
ク・アドレス指定法を用いるものである。トラックは、
デバイス上の直接アドレス指定することが可能な最小の
スペースであり、そして各トラックは、インデックスと
呼ぶある任意の開始点を有している。トラック・フォー
マットは、ＥＣＫＤでもＣＫＤのものと同じである。ト
ラック上の最初の領域は、そのトラックを識別するホー
ムアドレスであり、そしてその後に、このトラックのそ
のアドレスを含むレコード・ゼロと呼ぶ特別のレコード
が続いている。このレコード・ゼロの後には、ユーザ・
レコードを含むデータ領域が続くようになっている。

【００１７】データ転送を開始することができるように
なる前に、デバイス制御装置を指向させなければならな
い。デバイス制御装置はこれを、上記のインデックス点
かあるいはレコード・ゼロ以外のカウント開始領域のど
ちらかを検出することによって行う。そのカウント領域
又はインデックスを一旦検出すると、デバイス制御装置
は、そのトラックを下ることにより、チャンネルが命じ
た動作を実行することができる。

【００１８】レコード位置指定（ＬＯＣＡＴＥ　　ＲＥ
ＣＯＲＤ）パラメータを有効にした後、本制御ユニット
は、デバイスに命じて第１の指定したトラックをシーク
させ、デバイスをその指定したセクタに位置決めし、そ
して探索動作を開始してそれ自身を更にそのトラック上
のある特定のレコード領域に位置決めする。

【００１９】図１は、本発明を包含したデータ処理シス
テムの簡易ブロック図を示したものである。ホストプロ
セッサ１０は、チャンネル１１で制御ユニット１２に接
続している。この制御ユニット１２とＤＡＳＤ１３とは
、このＤＡＳＤにおける記憶活動を管理するための周辺
データ処理サブシステムを構成している。尚、図１は簡
略化したものである。実際は、幾つかのチャンネル１１
を制御ユニット１２に接続するようにできる。現時点で
は、よくある構成形態の１つは、１６個のチャンネルを
１つの制御ユニットに接続したものである。結果として
、１つの制御ユニットには１６個までのホストプロセッ
サを接続することができる（但し、冗長要求が、概して
ホストプロセッサの数を制限する）。この同じ構成形態
においては、制御ユニットは、６４個のＤＡＳＤに接続
できるが、本発明の目的にとっては、制御ユニットに幾
つのチャンネル又は幾つのＤＡＳＤを接続しようとも殆
んど差がなく、従って図１に示した簡略化配置は、本発
明の周囲情況を説明するのには十分である。

【００２０】制御ユニット１２は、それらのチャンネル
とＤＡＳＤとの間のデータ転送を管理するため、これに
必要な電子回路、マイクロプロセッサ及びマイクロコー
ドを全て備えている。そのようなデバイスは周知であり
、従って制御ユニット１２内のそれら回路の１部分のみ
を図１に示してある。この図１は、制御記憶装置１４を
示しており、この制御記憶装置１４は、制御レジスタ１
５とデータバッファ１６を含んでいる。これら制御記憶
装置１４、及びその中の種々のバッファ及びレジスタは
、チャンネル・インターフェース・プロセッサ１７、デ
バイス・インターフェース・プロセッサ１８及び非常事
態プロセッサ１９に接続しており、そしてこれらによっ
て制御されるようになっている。チャンネル・プロセッ
サ１７とデバイス・プロセッサ１８とは両方共、データ
・バッファ１６に対するアクセス手段を有しており、ま
た図１には示していないキャシュ記憶装置等の他の記憶
領域に対するアクセス手段ももつようにできる。ここで
注意すべきことは、デバイス・プロセッサ１８とチャン
ネル・プロセッサ１７とは、別々のプロセッサとしたり
、あるいは同一のプロセッサ２０上で動作する別々のプ
ロセスとして実現したりすることができる、ということ
である。別々のプロセッサとしてあるいは同一プロセッ
サ上での別々のマイクロコード・モジュールとしての実
現は、主に速度及びコストを考慮して定まる選択の問題
である。「デバイス・インターフェース・プロセッサ」
及び「デバイス・インターフェース・プロセス」の用語
は、本明細書では同義語として用い、同様に「チャンネ
ル・インターフェース・プロセス」と「チャンネル・イ
ンターフェース・プロセッサ」の類似の用語も同じであ
る。

【００２１】図２は、データ・バッファ領域１６のレイ
アウトについて示している。この図２に示した実現例に
おいては、データ・バッファは、６４Ｋバイトを含み、
そしてその第１の１．０Ｋ領域は、１．０Ｋと２．０Ｋ
との間にある領域から離して区別してあり、そしてこの
第２の領域は、２．０Ｋから６４Ｋまで延びているバッ
ファの主要な部分から離して区別してある。このように
して、ある特定の別々の活動が、バッファのそれら３つ
の別々の部分の中で進行できるようになっている。例え
ば、部分３０においては、制御コマンドをその保護領域
に置くことができる一方、キャッシュ及びチャンネル・
データ転送はそのラップ領域３１内で起きることが可能
である。領域３２は、エラー訂正に使うことができる。

【００２２】バッファの主６２Ｋ部分は、デバイスとチ
ャンネルとの間でデータを転送するのに利用するバッフ
ァ部分である。書込み動作時のカウント・フィールド（
及びキー・フィールドを更新しない時の分枝操作でのそ
のキー・フィールド）は、保護領域３３に配置するよう
にすることができ、一方データは、残りの６１．５Ｋ領
域３４（以下、ラップ領域と呼ぶ）に入る。この図２に
は、デバイス及びチャンネルへ又はデバイス及びチャン
ネルから転送する種々のレコードを示してある。図示の
ように、デバイス１３は、レコード２のデータ・フィー
ルドを現在アクセス中であり、そしてデバイス・バッフ
ァ・ポインタ（ＤＢＰ）３５は、そのレコード２のデー
タ・フィールド内の特定のロケーションを指している。 これと同様に、図２は、チャンネル１１が現在レコード
１からデータをアクセス中であり、またチャンネル・バ
ッファ・ポインタ（ＣＢＰ）３６がそのレコード１内の
ラップ・データ・フィールドのアドレスを含んでいるこ
と、を示している。これは、デバイス１３及びチャンネ
ル１１が異なったレコードに対し作用中となることがあ
るという事実を、非同期動作においてグラフ的に示した
ものである。

【００２３】また、この図２は、非同期動作における幾
つかの通信問題を説明するのに使うことができる。例え
ば、読出し動作が進行中であると仮定する。従って、デ
バイス・プロセス１８は、チャンネル・プロセス１７に
先行している。この図２を参照して説明すると、レコー
ド１はバッファへの転送を完了しており、またデバイス
・プロセスは、現在レコード２をデバイスからバッファ
へ転送中である。チャンネル・プロセス１７は、現在そ
のレコード１データをそのバッファからチャンネルに転
送中である。何らかの理由により追跡側のチャンネル・
プロセス１７が先導側のデバイス・プロセス１８に追い
つきそしてこれを通り越したとすると、その時、チャン
ネル１１は、意味のないデータを受けることになる。同
様にして、先導側デバイス・プロセスがそのバッファの
終端に到達しそしてラップして戻って２．５Ｋの頭から
始まるバッファに更にレコードを読み込むとすると、こ
のデバイス・プロセスは、最終的にチャンネル・プロセ
スを追い抜きそしてこれを通り超すことがあり、この場
合、チャンネルは、これが発生したその読出しコマンド
に関するレコードを全て受け取ることにはならなくなっ
てしまう。これは、そのような状況が起きないよう防止
する通信機構を、システム内に設置しなければならない
、ということを示している。

【００２４】チャンネル・プロセス又はチャンネル・プ
ロセッサ（ＣＨＩＰ）とデバイス・プロセス又はデバイ
ス・プロセッサ（ＤＩＰ）との間の適切な通信のために
、ある定まった機構がある。これらの機構は、２つのト
ラック・ポインタと２つのバッファ・ポインタとを含ん
でいる。

【００２５】それら２つのトラック・ポインタは、チャ
ンネル・オリエンテーション・レコード／フィールド（
ＣＯＲＦ）並びにデバイス・オリエンテーション・レコ
ード／フィールド（ＤＯＲＥ）と呼ぶものである。ＣＯ
ＲＦは、チャンネル・プロセス（ＣＨＩＰ）に対しトラ
ック上の意図した動作位置を指示し、一方ＤＯＲＦは、
ＤＩＰがそのトラック上のどこにいるのかを指示する。 これら２つのポインタを比較することにより、チャンネ
ル・プログラムとデバイスとの相対的位置を確認するこ
とができる。

【００２６】ＣＯＲＦ及びＤＯＲＦは、それぞれ２つの
要素からなっている。即ち、（１）レコード・カウント
（ＣＯＲＦ．Ｒ及びＤＯＲＦ．Ｒ）と、（２）フィール
ド識別子（ＣＯＲＦ．Ｆ及びＤＯＲＦ．Ｆ）とである。 これらのパラメータは、記憶制御レジスタ１５内に維持
しており、ただしＤＰＲＦ．Ｒは、読出し動作のために
レコードと共にデータ・バッファ１６にも記憶する。

【００２７】１又は２のレコード・カウントは、これに
関連のプロセスがそれぞれホームアドレスあるいはレコ
ード・ゼロに対し働きかけていること、を示している。 このレコード・カウントの他の値は、ＣＨＩＰ及びＤＩ
Ｐの相対的位置を判定するのに有用であるが、これらは
、必ずしもトラック上の特定のレコードに関係したもの
ではない。

【００２８】制御レジスタ１５内に位置した上記のＤＯ
ＲＦフィールド識別子（ＤＯＲＦ．Ｆ）は、ＤＩＰが頂
度働きかけている最中のフィールドを指示している。通
常は、このパラメータは、ＤＩＰが変更するが、データ
・フィールドにエラーが生じたときには、これらのエラ
ーを非常事態プロセッサ１９が訂正した後、このプロセ
ッサ１９がそのＤＯＲＦ．Ｆをある特別な値に変えるこ
とになり、これにより、そのデータ・フィールドが有効
でありまたＤＩＰが次のレコードに進むのを待つべきで
はないということを、チャンネル・プロセスに対し指示
するようにする。もしそのデータがコマンド連鎖内の最
後のＣＣＷに対してのものである場合には、ＤＩＰがそ
のレコードに対し再指向するのを待つのに費やすであろ
う時間が節約できる。

【００２９】そのＤＯＲＦ．ＦパラメータがＤＩＰが頂
度働きかけているフィールドを指示するのに対し、ＤＯ
ＲＦ．Ｆパラメータは、ＣＨＩＰが働きかけるのが望ま
しい次のフィールドを指示する。

【００３０】また、チャンネル・バッファ・レコード・
ポインタ（ＣＢＵＦ）及びデバイス・バッファ・レコー
ド・ポインタ（ＤＢＵＦ）と呼ぶ２つのバッファ・ポイ
ンタがある。そのＣＢＵＦはＣＨＩＰが現在処理中のレ
コードのバッファ・アドレスを指示するよう、ＣＨＩＰ
によって設定される。ＤＢＵＦは、ＤＩＰが現在処理中
のレコードのバッファ・アドレスを指示するよう、ＤＩ
Ｐによって設定される。これら２つのポインタは、バッ
ファ・ラップ・アラウンド（ＷＲＡＰ）パラメータと共
に、ＣＨＩＰとＤＩＰの両方が用いて充填プロセス及び
空白化プロセスを制御し、これによりそれら２つのプロ
セスが互いに重ならないようにする。以上のＣＢＵＦ及
びＤＢＵＦ並びにＷＲＡＰは、制御記憶レジスタ１５内
に維持するようになっている。図２を参照すると判るよ
うに、ポインタＤＢＵＦは、ＤＩＰが処理中のレコード
、即ちレコードＲ２の開始点のロケーションを指し、一
方ＣＢＵＦは、ＣＨＩＰが処理中のレコード、即ちレコ
ードＲ１の開始点のアドレスを指している。ここで注意
すべき点は、本バッファは１ページ２５６バイトのペー
ジに分割してあり、そしてこのバッファ内に置く各レコ
ードがページ境界から始まる、ということである。従っ
て、レコードＲ１は、ページ１０から始まり、レコード
Ｒ２はページ１６から始まっている。ＣＢＵＦ及びＤＢ
ＵＦは常に、ページ境界におけるバッファのアドレスを
指しており、一方、デバイス・バッファ・ポインタ（Ｄ
ＢＰ）３５及びチャンネル・バッファ・ポインタ（ＣＢ
Ｐ）３６は、そのレコード内のデバイスのロケーション
又はチャンネルのロケーションを指している。

【００３１】上記のように、それら２つのプロセスがバ
ッファ内のデータを処理する上で互いに重ならないよう
に、ＤＩＰとＣＨＩＰとの間で通信を行う機構が必要と
なる。本バッファは、２５６バイトのページに分割して
、これによりページ・アドレスを１バイト・レジスタに
含むことができるようにしている。各レコードは、ペー
ジ境界上で始まる。ＣＨＩＰが働きかけている最中のペ
ージ・アドレスは、ＣＢＵＦレジスタ内に置く。ＤＩＰ
が働きかけている最中のページ・アドレスは、ＤＢＵＦ
レジスタに置いている。これら２つのレジスタは、それ
ら２つのプロセスが干渉しないよう、本バッファ内のス
ペースを割り当てるのに用いる。

【００３２】書込み動作の場合、ＣＨＩＰは、各レコー
ドに関するデータ転送の完了時にＣＢＵＦを進めるよう
にする。読出し動作の場合には、ＣＨＩＰは、新たなレ
コードに対する次のＣＣＷを受けた時にＣＢＵＦを進め
る。一方、ＤＩＰは、読出し動作及び書込み動作の両方
に対してデータ・フィールドを転送し終った時に、ＤＢ
ＵＦを進めるようにする。

【００３３】ＣＨＩＰ又はＤＩＰがＣＢＵＦ又はＤＢＵ
Ｆを本バッファの始めまでラップさせる度に、ＷＲＡＰ
パラメータをトグルする。ゼロのＷＲＡＰ値は、ＣＨＩ
ＰとＤＩＰが本バッファを通る同じパス上にあることを
示している。１のＷＲＡＰ値は、充填側プロセスが本バ
ッファの終端から前端までラップしており、そして空白
化側プロセスがラップしていないことを示している。

【００３４】読出し動作においては、ＤＩＰは、レコー
ドを本バッファに記憶させ、そしてＤＢＵＦを進める。 ＤＩＰがバッファに記憶するレコードに対して、ＤＩＰ
はそのレコードと共にＤＯＲＦ．Ｒを記憶する。ＣＨＩ
Ｐがこれが所望するレコードを探索する時、ＣＨＩＰは
、ＣＯＲＦ．Ｒをそのレコードに関するバッファ内のＣ
ＯＲＦ．Ｒと比較する。もし比較の結果が等しかった場
合、ＣＨＩＰは、そのレコードをチャンネルに転送し、
等しくなかった場合には、ＣＨＩＰはＣＢＵＦを次のレ
コードに進め、そして一致又はインデックスを見い出す
まで再び比較を行う。

【００３５】読出し動作において、ＤＩＰはバッファ充
填器であり、ＣＨＩＰはバッファ空白化器である。ＣＢ
ＵＦ、ＤＢＵＦ及びＷＲＡＰは、ＣＨＩＰが依然として
要求するバッファ内のレコードにＤＩＰが重ならないよ
う防止するために、図３の表１に説明するように使用す
る。この表１は、ＷＲＡＰビットがゼロの場合、ＤＩＰ
が進行しても大丈夫であることを示している。しかしな
がら、ＷＲＡＰビットが１の場合、ＤＢＵＦをＣＢＵＦ
と比較しなければならず、そしてＤＢＵＦがＣＢＵＦよ
りも小さい場合、これは、ＤＩＰがＣＨＩＰが既に処理
したページに対してＤＩＰが作用中であることを示して
いるため、ＤＩＰは進行しても大丈夫である。しかしな
がら、ＷＲＡＰが１であり、且つＤＢＵＦがＣＢＵＦに
等しいかあるいはこのＣＢＵＦよりも大きくなろうとし
ている場合、ＤＩＰは処理を停止する必要がある。この
時、デバイスが再指向することが必要となる。即ち、無
駄な回転が生じることになる。

【００３６】書込み動作について、表１は、ＷＲＡＰビ
ットがゼロの場合、ＣＨＩＰはバッファの充填を進めて
も大丈夫である、と示している。ＷＲＡＰビットが１で
且つＣＢＵＦがＤＢＵＦよりも小さい場合、ＣＨＩＰは
バッファの充填を進めても良い。しかしながら、ＷＲＡ
Ｐビットが１で且つＣＢＵＦがＤＢＵＦに等しいかある
いはＤＢＵＦよりも大きくなろうとしている場合、ＣＨ
ＩＰは、このバッファ・スペースに次のレコードを充填
する前に、ＤＩＰがその書込み動作を完了するのを待機
しなければならない。

【００３７】図３の表２は、バッファからデータを取り
出す際の規則を示したものである。この場合、読出し動
作において、ＷＲＡＰビットが１である場合、ＣＨＩＰ
は、バッファの終端までのレコードを全て取り出すのに
進むことができる。しかしながら、このＷＲＡＰビット
が読出し動作においてゼロの場合、且つＤＢＵＦがＣＢ
ＵＦより大きい時には、ＣＨＩＰはレコードの取り出し
に進むことができるが、ＣＢＵＦがＤＢＵＦに等しい場
合、ＣＨＩＰは待機しなければならない。この表２はカ
ウント・フィールド、キー・フィールド、及びデータ・
フィールドを読出すのに待機するための特定の実施規則
について示している。

【００３８】書込み動作において、表２は、ＷＲＡＰが
１の場合、ＤＩＰがレコードをバッファの終端まで書き
込むのに進んでも良い、と示している。ＷＲＡＰビット
がゼロの場合、ＤＩＰは、ＣＢＵＦがＤＢＵＦよりも大
きな時に進行しても大丈夫である。しかしながら、ＣＢ
ＵＦがＤＢＵＦに等しい時には、ＤＩＰは、進行する前
に、次動作フィールド有効（ＮＯＦＶＡＬ）ビットが１
に等しくなるのを待機しなければならない。ＷＲＡＰビ
ットがゼロで且つＣＢＵＦがＤＢＵＦより小さい場合、
ＤＩＰは待機しなければならない。

【００３９】ここで、上記制御ビットＮＯＦＶＡＬは、
セットされた時には、ＣＨＩＰが、カウント・フィール
ドを完了し、バッファ内の次動作フィールド（ＮＯＦ）
をセットアップし、そしてデータ転送の間デバイス・バ
ッファ・ポインタ（ＤＢＰ）３５をブロックするためチ
ャンネル・バッファ・ポインタ（ＣＢＰ）３６のロード
をし終ったということを示している。

【００４０】要約すると、読出し動作の際、ＤＩＰはレ
コードをバッファ内に入れてトラックイメージを築くよ
うにバッファを通る。ＤＩＰがバッファの終端に至ると
、ＤＩＰは前端までラップ（巻き込み）し、そして進行
を続ける。ＣＨＩＰは、その後からついて行く。ＣＢＵ
ＦとＤＢＵＦとは、それらＣＨＩＰとＤＩＰの間での調
整に用いる。

【００４１】書込み動作を実施すべき時、レコード位置
指定命令は、その領域に書き込むべきレコードの数を制
御ユニット１２に通知するが、制御ユニットは、それら
レコード用のカウント・フィールドがどんなものである
かは知ることはない。それらのレコードは、同一トラッ
ク上にあるかあるいは異なったトラック上にあるかもし
れない。チャンネル・インターフェース・プロセッサは
、それらレコードをチャンネルからバッファに転送する
ことを開始し、一方デバイス・インターフェース・プロ
セッサは、デバイスを指向させて転送すべきそれらレコ
ードの最初ものを書き込ませる。ＤＩＰが指向している
最中の間、ＣＨＩＰは先に進んでレコードをバッファに
転送するが、ＣＨＩＰは、ＤＩＰが指向を完了する前に
、幾つかのレコードのデータ転送全体を行うことがある
。ＤＩＰが指向されると、ＤＩＰは、ＮＯＦを検査し、
何をすべきか見い出し、そしてバッファを段階的に下っ
てデータをデバイスに書き込む。ＤＩＰが書き込むべき
最後のレコードに到達すると、その領域のための目標カ
ウントは１に等しくなり、従ってＤＩＰがこれがその書
き込みを完了した時にＣＨＩＰに通知できるようにする
。また、ＤＩＰは、エラー回復が必要な場合に、非常事
態プロセッサに通知することができる。非同期動作の場
合、ＤＩＰが中間のレコードの１つについてエラーに遭
遇しようとも、連続書込み動作は、最後までＣＨＩＰが
実行する。上記の目標カウントは、そのようなエラーが
生じた時に、デバイスにまだ書き込むべきレコードの数
を示すことになる。

【００４２】ある成功した書込み動作の終りにおいて、
書込み領域完了バイトをセットして、書込み動作が首尾
良くいったこと、またＣＨＩＰが他の仕事に進むことが
できること、をＣＨＩＰに通知する。ＤＩＰが行う次の
事は、即座に読出しモードに切り換わることである。こ
れは、完全に連動形式で行って、ＤＩＰを書込み動作か
ら読出し動作に切り換える上でタイミングの問題が生じ
ないようにする。

【００４３】ここで、注意すべきように、図２には、付
加的な衝突回避機構ＣＢＰ３６及びＤＢＰ３５を示して
ある。ＣＨＩＰ及びＤＩＰが同一レコードに対し作用し
ている場合、これら２つのポインタは、これらが互いに
交差しないように実現する。従って、追跡側プロセスは
、先導側プロセスが先行してこれら２つのプロセスが単
純に互いに追跡できるような時間ができるまで、停止す
る。

【００４４】また、書込み動作の期間中、ＤＩＰは、キ
ー・フィールド及びデータ・フィールドのサイズを知る
必要がある。カウント・フィールドは、ＤＩＰが図２の
３３で示した保護領域にコピーしてある。バッファ・ペ
ージ汎用レジスタ・ポインタ（ＢＦＰＧＲ）は、その保
護領域内のカウント・フィールドのある場所を指示する
ように設定されている。従って、書込みコマンド時に、
そのＢＦＰＧＲは、その保護領域を指し、一方ＤＢＵＦ
は、そのデータ・フィールドがある場所ならばどこでも
指す。ＤＢＵＦはバッファをラップアラウンドするのに
対し、ＢＦＰＧＲは、常にその保護領域の１スポットを
指すようになっている。

【００４５】非同期システムにおけるデバイスとチャン
ネル間の別の重要な通信要素は、デバイスが再指向中、
即ち、デバイス内の正しいレコード・ロケーションを探
索している時は必ず、ＤＩＰがセットする再指向ビット
と呼ぶビットである。デバイスが正しいレコードに指向
するのに数ミリ秒要することがあるため、ＣＨＩＰが、
それがＤＩＰがバッファ内を進行するのを待機する点ま
で到達すると、ＣＨＩＰはその再指向ビットを検査し、
そしてこのビットがセットされている場合、ＣＨＩＰは
、ＤＩＰが再指向中の状態にあることを認知する。その
数ミリ秒はチャンネルがアイドルに留まるには非常に長
い時間であるため、ＣＨＩＰは、チャンネルを他の仕事
に解放する。ＤＩＰが最終的に再指向して再指向ビット
をオフにした時には、ＣＨＩＰはチャンネルを戻しそし
てこのプロセスが進行する。

【００４６】この通信要素はまた、エラー回復のために
非常事態プロセッサが用いる。ＤＩＰが問題を持つと、
このＤＩＰは停止して、エラー信号をセットして待機す
る。これが生じた時、ＣＨＩＰは、最終的には、再指向
時の状態と同様にＤＩＰ内へ進むことがある。しかしな
がら、ＣＨＩＰがバッファ内のＤＩＰ内へ入り込む前に
その動作を完了する場合には、ＤＩＰがエラーの状態に
あるというだけでＣＨＩＰを停止させる理由はない。従
って、ＣＨＩＰは進行して、そのプロセスを完了し、そ
してチャンネルを他の仕事に解放する。ＤＩＰがエラー
の状態にあるという事実は、チャンネルにとっては透明
である。

【００４７】非常事態プロセッサ（ＵＳＵＲＰ）１９は
、エラー回復状態において何をすべきかを決定しなけれ
ばならず、従ってコマンド・リトライが必要であると決
定した場合には、プロセッサ１９はその状態をＣＨＩＰ
及びＤＩＰに通知する。このリトライが開始すると、Ｃ
ＨＩＰは再び開始し、そしてＤＩＰは再指向に進み、こ
れにより再指向が完了するまで再指向ビットをセットす
る。それが完了した時、再指向ビットをオフにして、動
作を再始動させる。

【００４８】上記のように、非常事態ユティリティ及び
回復プロセス（ＵＳＵＲＰ）１９の主な目的は、ＣＨＩ
Ｐ又はＤＩＰのどちらかが検出したエラーから回復する
ことである。ＤＩＰがエラーを検出した時には、ＤＩＰ
は、エラー分析のために、殆んど即座にＵＳＵＲＰ１９
へ出る。これは、ＤＩＰが、エラーがあることをＣＨＩ
Ｐに通知し、且つＣＨＩＰがＵＳＵＲＰ１９に対しＤＩ
Ｐがエラー状態にあることを通知することにより、行な
う。この技法は、ＤＩＰのみが観察したエラーにＣＨＩ
Ｐが応答できるようにするのに使用する。ＣＨＩＰがエ
ラーを検出して時には、ＣＨＩＰもまたＵＳＵＲＰ１９
へ出る。

【００４９】エラーは、３つの基本的なカテゴリに分か
れる。リトライ可能なエラーは、データ完全性の問題を
生じることなく制御ユニットがリトライすることのでき
るエラーである。例えば、オーバーラン、データ検査、
又はシーク検査である。非リトライ可能エラーは、装置
検査、非有効シーケンス等の制御ユニットがリトライで
きないエラーである。この非リトライ可能エラーを発見
すると、諸プロセッサは、最終的には停止する。第３の
カテゴリは、実際にはエラーではなく、むしろ「補助」
である。補助は、ＣＨＩＰ又はＤＩＰの正常能力外にあ
る例外的な作用を必要とする特別な状態である。補助を
ＣＨＩＰ又はＤＩＰが必要とする時、ＵＳＵＲＰ１９は
、その必要な支援を提供する。これは、シリンダ交差及
び欠陥／代替トラック置換等の活動に対して生ずること
になる。

【００５０】上記のように、ＵＳＵＲＰ１９の基本的設
計は、ＣＨＩＰ及びＤＩＰが報告した全てのエラーの取
り扱いを完了するまで、１度に１つのエラーを取り扱う
ことである。全てのプロセッサが静止した後、もし１つ
のプロセスだけがエラーを報告した場合、ＵＳＵＲＰ１
９はこのエラーをただちに取り扱う。もしＣＨＩＰとＤ
ＩＰの両方がエラーを報告した場合、ＵＳＵＲＰ１９は
、一方のエラーを取り扱い、他方のエラーを延期するよ
う試みる。可能な時はいつでも、ＵＳＵＲＰ１９は、追
跡側プロセスが呈示したエラーを取り扱い、先導側プロ
セスが報告したエラーについては延期する。その目標は
、追跡側プロセスが先導側プロセスに追いつけるように
し、また取り扱うべきその１つのエラーのみで終了でき
るようにし、先導側プロセスが報告したエラーをこの時
点まで延期することである。

【００５１】しかしながら、エラーのあるものは延期す
ることができない。例えば、先導側プロセスが報告する
チェック２エラーは、追跡側プロセスもまたエラーを報
告していても、取り扱わなければならない。そのような
チェック２エラーは、ただちに取り扱うが、その理由は
、これらタイプのエラーがＣＨＩＰとＤＩＰの両方に影
響し従ってどちらも続行できるようになる前に取り扱わ
なければならないために、他のエラーとは区別されるも
のであるからである。従って、チェック２エラーは、た
とえ先導側プロセスがこのエラーを検出した唯一のプロ
セスであっても、先ずＵＳＵＲＰ１９によるサービスを
受けることになる。

【００５２】先導側プロセスのエラーを先ず最初に検討
しなければならない別の場合は、読出し動作を実施中で
あり、且つ追跡側プロセスであるＣＨＩＰが補助を要求
する一方、先導側プロセス即ちＤＩＰがデバイス・エラ
ーを検出した時である。このような場合、そのデバイス
・エラーは、ＣＨＩＰの補助要求に応答する前に、先ず
取り扱わなければならない。ここで再び繰り返すと、補
助はエラーとしてみなしてはいけないが、それらをＵＳ
ＵＲＰ１９はエラーと同じ形式で取り扱うことになる。

【００５３】追跡側プロセスからのエラーを先ず最初に
取り扱うという一般的な規則に対する更に別の、少なく
とも部分的な例外は、両方のプロセスが補助を報告する
ような状況である。このような状況においては、ＵＳＵ
ＲＰ１９は、それら２つの補助を一緒に扱うことになる
。これは、読出し動作時に生じ、そしてこれを行うこと
により、各シリンダ交差における余分な回転を節約する
（さもなければ、そのような余分な回転が、先ず追跡側
プロセスの補助を最初にそして次に先導側プロセスを取
り扱うときの再接続及び分断の時間の故に生じたであろ
う）。

【００５４】上記一般的な規則に対する更に別の部分的
な例外は、両方のプロセスがチェック２エラーを検出し
た時に、これらのエラーは、チェック２を追跡側プロセ
スに割り当てることにより一緒に取り扱う、ということ
である。先導側プロセスのエラー・コードは、そのエラ
ーを既に１回取り扱ったことになるため、リセットとな
る。

【００５５】エラーの報告を、同期制御ユニット実現例
と非同期制御ユニット実現例との間で一貫性のあるもの
とするよう、試みてきた。これを行うためには、非同期
報告方法では、多数の回復データ検査及び多数の読み出
しバイト数を用いて、エラー報告を制御するようにする
。例えば、ＤＩＰがエラーを報告しているフィールドを
ＣＨＩＰが要求しないような読出し動作の場合は、報告
制御ブロックを依然として築くようにする。ＵＳＵＲＰ
１９が制御をＤＩＰに戻すと、ＤＩＰはそのフィールド
をクロックするのを許されるようになり、そしてその結
果、そのエラーは回復されたものとして扱われることに
なる。従って、チャンネルが関与していないフィールド
に関するリトライ可能エラーは、回復したものとして扱
われる。これは、デバイスから読み出した全てのバイト
をカウントする作用と結び付いて、エラーレート報告を
、同期実現例の場合と等価なものにする。

【００５６】上記のように、非同期制御ユニットが、エ
ラー処理に関して同期制御ユニットに近似するようにす
ることが望ましい。これを行うためには、１つのプロセ
スがエラーによって停止したとき、ＵＳＵＲＰ１９は、
エラー回復を開始する前に、他方のプロセスも停止する
まで待機する。かくして、ＣＨＩＰ１７がＵＳＵＲＰ１
９へ出た時には必ず、ＵＳＵＲＰは、ＤＩＰ１８が既に
エラーによって停止しているということを見い出すか、
あるいはＤＩＰを完了まで（書込みにおいてバッファを
空にする）ランさせるかあるいはＤＩＰに命令して次の
機会（読出し時）において停止させるようにする。ＤＩ
Ｐが一旦停止すると、ＵＳＵＲＰ１９は回復動作を開始
する。このアプローチを実現するために、ＣＨＩＰがエ
ラーを検出し且つＤＩＰがランしている最中のとき、Ｕ
ＳＵＲＰ１９は、ＤＩＰに通知して、ＦＩＮＩＳＨＤＩ
Ｐ信号又はＳＴＯＰＤＩＰ信号のどちらかを通して停止
させるようにする。これらの信号は、制御記憶装置１４
に位置する。

【００５７】上記のＦＩＮＩＳＨＤＩＰは、書込み動作
に対して用いて、ＤＩＰに対し停止するよう通知する。 しかしながら、ＤＩＰは、即座に停止せず、むしろそれ
がアイドル状態に入る前にバッファを空にする。

【００５８】読出し動作においては、ＵＳＵＲＰ１９は
、ＣＨＩＰがエラーを検出した時ＳＴＯＰＤＩＰをセッ
トして、ＤＩＰが停止するのを待機する。そのＳＴＯＰ
ＤＩＰについて、ＤＩＰができる限り早く試験するのを
期待する。

【００５９】ＤＩＰがエラーでＵＳＵＲＰ１９へ出た時
、ＣＨＩＰには、ＤＩＰがエラー状態で停止したことを
通知する。ＣＨＩＰは、ＤＩＰが更に進行するのを必要
とするまで、レコードの処理を続行することができる。 そして、その必要となった時、ＣＨＩＰは、ＵＳＵＲＰ
１９へ出る。もし読出し動作が進行中の場合、ＣＨＩＰ
は、これがＤＩＰに追いつく前に、ＣＨＩＰが必要とす
るレコード全ての読出しを完了することが可能である。 上記のように、ＤＩＰに追いついた時には、ＤＩＰのエ
ラーを取り扱うことになる。ＣＨＩＰとＤＩＰとは、異
なったレコード又はフィールド上で停止することがある
。それらは、一方が、他方がそれ自身のエラーを検出し
た後ランし続けて新たなエラーに遭遇したために、２つ
の異なったエラーを有することがある。これらのエラー
が両方共リトライ可能てある場合、各々は、異なった組
の回復作用を必要とすることになるであろう。 一般的な規則は、追跡側プロセスのエラーがリトライ可
能である場合、ＵＳＵＲＰ１９は、そのエラーを取り扱
い、そして追跡側プロセスを再始動させそして動作が更
に進むことができなくなるまで先導側プロセスが報告し
たエラーの取扱いを延期する、ということである。その
更に進むことができなくなった時点で、その単一エラー
を、同期システムにおけるエラーの取り扱いと殆んど同
じ形式で取り扱うことができるようになる。このプロセ
スは、次に図４、図５、図６及び図７でより、詳細に説
明する。

【００６０】図４は、単一エラーのみが報告される場合
のリトライ可能エラーに関するエラー回復プロセスにつ
いて示してある。この図４は、読出し／書込み動作の間
、ステップ１００においてそのエラーの報告を示してい
る。ＤＩＰがエラーに出会い、そしてＳＴＯＰＤＩＰ又
はＦＩＮＩＳＨＤＩＰを検出するかあるいは補助を要求
した時、制御はＵＳＵＲＰ１９に渡してそのエラー信号
をセットし、これによりそれらの状態を示す。ＣＨＩＰ
がエラーに出会い、ＤＩＰがエラー状態にあるのを検出
し、ＤＩＰを待機するのをタイムアウトするか、あるい
は補助を要求した時、制御はＵＳＵＲＰ１９に渡してエ
ラー信号をセットし、それによりそれらの状態を示す。 次に、ＵＳＵＲＰは制御を引き受け、そしてステップ１
０１に示すように、ＣＨＩＰ及びＤＩＰの一方が依然と
してランしている場合は、ＣＨＩＰ及びＤＩＰを停止さ
せる。次に、ＵＳＵＲＰ１９は、段階１０２において、
エラーの数を試験する。２つ以上のエラーに気づいた場
合、図５に示すプロセスへ分岐する。１つのみのエラー
の場合、ＵＳＵＲＰ１９は、このエラーをステップ１０
３に示すように取り扱う。回復が不成功であった場合、
ステップ１１２において終了動作を実行する。ステップ
１０４において回復が成功であった場合、ＵＳＵＲＰ１
９は、ステップ１０５において、ＤＩＰ及びＣＨＩＰが
同期して動作しているか、即ち追跡側プロセスが先導側
プロセスに追いついた（この場合同期状態にある）か否
かを判定する。その追跡側プロセスが追いついていない
場合、追跡側プロセスのみをステップ１０６において再
始動させる。追跡側プロセスがバッファを空にして先導
側プロセスを捕らえた場合（ステップ１０７）、あるい
はそれら２つのプロセスがステップ１０５において同期
していると判った場合、回復に成功したそのエラーがデ
ータ検査であったか否か判定をする。そのデータ検査で
あった場合、バッファ内のデータ・フィールドは現在訂
正されて有効となっている。この場合、追跡側プロセス
のみをステップ１１３において再始動させるが、これは
、ＤＩＰを再始動させずとも読出し動作に関するコマン
ド連鎖が要求したデータ転送を完了することが今や可能
となっているからである。この特徴については、ＤＯＲ
Ｆ．Ｆをある特別な値にセットして訂正済みのデータ検
査エラーを示す、ということに関して上に述べた通りで
ある。その特別な値は、ステップ１１４において質問す
るようになっている。もしその訂正済みのエラーがステ
ップ１１４での判定のときデータ検査でなかった場合、
先導側プロセスは、通常の読出し又は書込み動作の再始
動のために、追跡側プロセスと共に再始動させる。 これは、ステップ１０８及び１０９において示してある
。ステップ１０６に戻って説明すると、追跡側プロセス
を再始動させた後、この追跡側プロセスが、先導側プロ
セスに追いつく前にエラーに遭遇するか、あるいは追い
つく前に動作を完了することがある。ステップ１１０に
おいて、エラーに遭遇した時、そのエラーを取り扱いそ
して上記で述べた形式でもって追跡側プロセスを再始動
させるために、ステップ１０３に戻る。しかし、エラー
に遭遇せず、しかも動作がステップ１１１に示すように
首尾よく完了した場合には、ここから出ることになる。

【００６１】図５に示したプロセスは、ＣＨＩＰとＤＩ
Ｐの両方がエラーをＵＳＵＲＰに報告し、そしてこのＵ
ＳＵＲＰがそれらのエラーが両方共ステップ１２０にお
いてリトライ可能であると判定する場合のエラー回復プ
ロセスである。ここで注意すべきように、その報告され
たエラーの一方又は両方がチェック２エラーである場合
、このようなエラーの全てが実際にはリトライできるわ
けではないが、ステップ１２０においては、リトライ可
能であると仮定する。それらのエラーの一方がリトライ
可能でない場合、図８に示すプロセスへ分岐する。２つ
のエラーが報告されそして両方共リトライ可能である場
合、ＵＳＵＲＰ１９は、ステップ１２２において、それ
らエラーが関連しているかあるいは関連していないかの
いずれかを判定する。もしそれらのエラーが関連してい
る場合、あるいは一方又は両方が補助である場合、図６
に示すエラー回復プロセスへ分岐する。一方、それらの
エラーが関連していない場合、ＵＳＵＲＰは、ステップ
１３２において、いずれのプロセスがチェック２エラー
を報告しているかについて判定する。もし先導側プロセ
スがそのチェック２エラーを報告している場合、一般的
規則に対する例外が生じて、そのチェック２エラーを、
ステップ１３３において取り扱う。これを行うのは、チ
ェック２エラーが存在している間、ＣＨＩＰとＤＩＰの
どちらも進行できないためである。もしその回復が成功
した場合、追跡側プロセスが報告したエラーを、ステッ
プ１２３において取り扱う。また、ステップ１３４にお
いて、ＵＳＵＲＰが、そのチェック２エラーを追跡側プ
ロセスが報告したと判定した場合、あるいはチェック２
エラーがステップ１３２において何も報告されなかった
場合、追跡側プロセスからのエラーをステップ１２３に
おいて取り扱い、そしてステップ１２４において回復が
成功であった場合、追跡側プロセスのみをステップ１２
５において再始動させる。これにより追跡側プロセスは
先導側プロセスに追いつくことができ、そして追いつい
た時（ステップ１２６）、図４のステップ１２３に戻っ
て、残りのエラー、即ち先導側プロセスが報告したエラ
ーを取り扱うようにする。もしその先導側プロセスのエ
ラーをステップ１３３において取り扱いを完了していた
場合には、ステップ１０３及び１０４はその回復に気づ
き、従って、本プロセスは、ステップ１０８においてＣ
ＨＩＰ及びＤＩＰの両方を再始動させる。しかしながら
、ステップ１２９において、万一、追跡側プロセスが先
導側プロセスに追いつく前に読出し／書込み動作を完了
した場合、先導側プロセスが気づいたエラーは、ステッ
プ１３０において取り扱い、そして動作は首尾よく終了
する。また、追跡側プロセスがステップ１３１において
示すように先導側プロセスに追いつく前にエラーに遭遇
した場合、この新たなエラーを取り扱いそしてこのプロ
セスを継続するために、ステップ１２０へ分岐を行う。

【００６２】図６は、２つのエラーが関連している場合
のエラー回復プロセスについて示している。先ず、ステ
ップ１４０において、ＵＳＵＲＰは、どちらかのプロセ
スが補助を報告しているかどうか判定する。もし補助が
要求されている場合、図７に示すプロセスへ分岐する。 これら２つの関連エラーに補助が何も要求されていない
場合、これらはチェック２エラーを含むことになるが、
これは、チェック２エラーが両方のプロセッサに影響を
与えるタイプのエラーであるからである。チェック２エ
ラーは、ステップ１４１において取り扱い、そしてステ
ップ１４２において、回復成功の場合、追跡側プロセス
のみを、ステップ１４３において示すように再始動させ
る。この追跡側プロセスが、ステップ１４４において、
先導側プロセスに一旦追いつくと、これら２つのプロセ
スは同期状態となる。そして、ＣＨＩＰ及びＤＩＰを両
方共、ステップ１４５において再始動させる。これは、
この時点において先導側プロセスからのエラーを取扱う
ことを含む。関連したチェック２エラーは既に訂正され
ているため、このステップは、単にＣＨＩＰ及びＤＩＰ
を開始させることに関するものである。このようにして
、一度に１つのみのエラーを取り扱うという目標を実現
できる。再び、ステップ１４４において、追跡側プロセ
スがまだ先導側プロセスに追いついていない場合には、
ステップ１４７において、動作が首尾良く終了すること
がある。しかしながら、この追跡側プロセスが、ステッ
プ１４６に示すように、先導側プロセスに追いつく前に
エラーに遭遇した場合、この新たなエラーを取り扱いそ
して続行するために、図５のステップ１２０へ分岐を行
なう。

【００６３】上記の２つのエラーが、ステップ１４０に
おいて、補助を含むと判った場合、補助を取り扱うため
に、図７に示すプロセスへ分岐を行なう。ステップ１６
０において、ＵＳＵＲＰは、２つの補助が要求されてい
るかどうか判定する。もしそのように２つ要求されてい
る場合、両方の補助は、ステップ１６１において取り扱
い、そして両方のプロセスをステップ１６２において再
始動させる。ステップ１６０での判定が、１つの補助が
要求されているというものである場合、他方のプロセス
はエラーを検知していることになる。このエラーが、ス
テップ１６３において示すように、デバイス・エラーで
ある場合、このデバイス・エラーを、補助の取り扱いの
前にステップ１６４において取り扱わなければならない
。これは、先導側プロセスがそのデバイス・エラーの故
に停止したプロセスである場合には、一般的規則に対す
る例外となる。ステップ１６５においてデバイス・エラ
ーからの回復が成功した場合、ステップ１６６において
ＤＩＰを再始動させそしてすぐに停止させる。これは、
デバイス・エラーの後全てのＤＩＰ問題及びパラメータ
が落ち着くのを保償するのに行なう。次に、上記の２つ
の未解決の補助を取り扱うために、ステップ１６０へ分
岐する。ステップ１６３に戻って説明すると、もしエラ
ーがステップ１６３において示すようなデバイス・エラ
ーでないと判った場合、そのエラーと補助とは、通常の
形式で処理する。即ち、図５のステップ１２３へ分岐し
、そして追跡側プロセスからのエラー又は補助を取り扱
い、追跡側プロセスを再始動させ、そして先導側プロセ
スは、追跡側プロセスがその補助又はエラーが取り扱わ
れる前に追いつくのを待機する。

【００６４】図８は、２つの報告されたエラーの少なく
とも一方がリトライ可能でない、即ち末期（ｔｅｒｍｉ
ｎａｌ）である場合のエラー回復プロセスについて示し
ている。ステップ１７０において、ＵＳＵＲＰは、書込
み動作が進行中であるかどうか判定する。もし進行中の
場合で、しかも末期エラーがＤＩＰによって報告されて
いるとステップ１７１で判定した場合、このエラーをス
テップ１７２において取り扱い、そして本動作を終了さ
せる。一方、その末期エラーがＤＩＰによって報告され
ていない場合には、ＤＩＰの非末期エラーを取り扱うた
めにステップ１２３へ戻る。ＣＨＩＰの末期エラーは、
最終的には、ＤＩＰがＣＨＩＰに追いついた時に取り扱
い、そしてこれはまた、本プロセスの終了をもたらす。

【００６５】ステップ１７０においてその動作を読出し
であると判定した場合、ＵＳＵＲＰは、ＣＨＩＰのエラ
ー（追跡側プロセス）が末期であるかどうかをステップ
１７３において判定する。もし末期でない場合、ＣＨＩ
Ｐのそのエラーを取り扱うために、図５のステップ１２
３へ戻る。そのエラーから回復した時には、図５に示し
たようにＣＨＩＰを再始動させ、動作を続行する。ＣＨ
ＩＰは、その末期エラーをもったまま、ＤＩＰに追いつ
く前にその読出し動作を首尾良く完了する可能性がある
。

【００６６】ステップ１７３において、ＣＨＩＰによっ
て報告されたエラーを末期であると判定した場合、ステ
ップ１７４においてＵＳＵＲＰは、ＤＩＰのエラーが補
助に対する要求であるかどうか判定する。もしそのよう
な要求であった場合、ＤＩＰの補助要求は無視し、そし
てＣＨＩＰの末期エラーをステップ１７５において取り
扱って、本プロセスを終了する。しかし、ＤＩＰが補助
でなくエラーを報告している場合には、そのエラーをス
テップ１７６において取り扱い、そして次にＣＨＩＰの
末期エラーを取り扱って、本プロセスを終了する。

【００６７】

【発明の効果】以上に説明したように、本発明では、非
同期ＤＡＳＤ制御ユニットのためのエラー回復プロセス
を提供している。制御ユニット内のチャンネル・プロセ
スは、その制御ユニット内のデバイス・プロセスとは異
なったフィールドに対し働きかけることができる。また
、独立したエラーは、それら各プロセスが検知すること
ができる。本エラー回復プロセスでは、可能な時はいつ
でも、追跡側プロセスのみを再始動させて、先導側プロ
セスが検知したエラーの取扱いの延期を行うようになっ
ている。

【００６８】以上に、本発明の好ましい実施例について
例示し説明したが、理解されるように、本発明を開示し
たその構成そのものに限定するものではなく、従って特
許請求の範囲に定める本発明の範囲内に入るような全て
の変更、修正等を包含するものである。

【図面の簡単な説明】

【図１】本発明を包含したデータ処理システムの簡易ブ
ロック図である。

【図２】図１に示したバッファのレイアウトを示す図で
ある。

【図３】データをそのバッファに記憶しまたデータをそ
のバッファから取り出すための規則を示す表１及び表２
を示す図である。

【図４】単一エラーが検知した時の本発明のエラー回復
プロセスを示す図である。

【図５】互いに非関連の多重エラーを検知した時の本発
明のエラー回復プロセスを示す図である。

【図６】互いに関連したエラーをＣＨＩＰとＤＩＰの両
者が検知した時の本発明のエラー回復プロセスを示す図
である。

【図７】ＣＨＩＰ又はＤＩＰに１つの補助（又は２つの
補助）を提供するよう要求された時の本発明のエラー回
復プロセスを示す図である。

【図８】２つの報告されたエラーの内の１つが末期であ
る時の本発明のエラー回復プロセスを示す図である。

【符号の説明】

１０　　ホストプロセッサ １１　　チャンネル １２　　制御ユニット １３　　ＤＡＳＤ（直接アクセス記憶デバイス）１４　
　制御記憶装置 １５　　制御レジスタ １６　　データバッファ １７　　チャンネル・インターフェース・プロセッサ１
８　　デバイス・インターフェース・プロセッサ１９　
　非常事態プロセッサ ２０　　プロセッサ

Claims (8)

【特許請求の範囲】
1. 【請求項１】　　直接アクセス記憶デバイスＤＡＳＤ周
   辺データ記憶システムを作動するマシン実施形作動方法
   であって、前記システムが、デバイス・インターフェー
   ス・プロセッサＤＩＰ、ＤＡＳＤ、チャンネル・インタ
   ーフェース・プロセッサＣＨＩＰ、チャンネル、非常事
   態ユティリティ回復プロセッサＵＳＵＲＰ、制御レジス
   タ、及びバッファ記憶装置を含んでおり、前記ＤＩＰが
   、前記ＤＡＳＤ上の記録用トラックと前記バッファとの
   間のデータの転送を制御し、前記ＣＨＩＰが、前記ＤＩ
   Ｐが実行する前記データ転送と非同期の方法でチャンネ
   ルと前記バッファとの間のデータの転送を制御し、前記
   ＵＳＵＲＰが、エラー回復動作を制御し、前記ＣＨＩＰ
   が、書込み動作時に先導側プロセスとして動作してデー
   タを前記バッファ内に置き、一方、前記ＤＩＰが、追跡
   側プロセスとして動作してデータを前記バッファから取
   り出し、前記ＤＩＰが、読出し動作時に先導側プロセス
   として動作してデータを前記バッファ内に置き、一方、
   前記ＣＨＩＰが、追跡側プロセスとして動作して前記バ
   ッファからデータを取り出すようになっており、前記マ
   シン実施形作動方法が、 イ）エラー状態を検知してエラー信号をセットする段階
   、 ロ）前記のＣＨＩＰとＤＩＰの両方が動作を停止するの
   を待機する段階、 ハ）前記エラーがリトライ可能であるかどうか判定し、
   もしリトライ可能である場合、１つのエラーのみを前記
   のＣＨＩＰ又はＤＩＰのどちらかが検知したかどうかを
   判定し、もし検知した場合、前記エラーを取り扱い、そ
   してその回復した時に、前記ＣＨＩＰ及びＤＩＰが同期
   している場合、ＣＨＩＰとＤＩＰの両方を再始動させる
   段階、及び ニ）前記ＣＨＩＰ及びＤＩＰが同期していない場合、前
   記追跡側プロセスのみを再始動させる段階、を含むこと
   を特徴とするマシン実施形作動方法。
2. 【請求項２】　　前記追跡側プロセスの再始動を完了し
   ており、更に、前記追跡側プロセスが、１）前記バッフ
   ァ内で前記先導側プロセスに追いつき、前記先導側プロ
   セスを再始動させると共に前記追跡側プロセスの動作を
   継続させるようになるまで、あるいは、２）前記先導側
   プロセスに追いつく前に必要なデータ転送を全て首尾良
   く完了するまで、あるいは、３）前記先導側プロセスに
   追いつく前にエラーを検知するまで、前記追跡側プロセ
   スの動作を通してデータを転送する、マシン実行形段階
   を更に含むこと、を特徴とする請求項１の方法。
3. 【請求項３】　　前記先導側プロセスに追いつく前にエ
   ラーを前記追跡側プロセスが検知しており、更に、前記
   追跡側プロセスの前記データ転送を停止させ、前記エラ
   ーがリトライ可能であるかどうか判定し、そしてもしリ
   トライ可能である場合、前記エラーから回復し、そして
   回復した時に、前記追跡側プロセスを再始動させ、そし
   て次に請求項２の段階を反復する、段階を更に含むこと
   、を特徴とする請求項２の方法。
4. 【請求項４】　　前記先導側プロセスと追跡側プロセス
   が両方共、エラー状態を検知していると判定しており、
   前記の両方のエラーがリトライ可能であることを判定し
   、前記エラーが関連していないことを判定し、前記先導
   側プロセスが前記追跡側プロセスの動作の継続と干渉す
   る場合にのみ、前記先導側プロセスからのエラーを取り
   扱い、前記追跡側プロセスからのエラーを取り扱い、そ
   して回復した時、前記追跡側プロセスのみを再始動させ
   、前記先導側プロセスをエラー状態で停止したままにす
   る、マシン実行形段階を更に含むこと、を特徴とする請
   求項１の方法。
5. 【請求項５】　　読出し動作の場合、前記の再始動させ
   た追跡側プロセス（ＣＨＩＰ）が、前記バッファ内での
   データ処理において前記先導側プロセス（ＤＩＰ）に追
   いつき、次に前記先導側プロセスからのエラーを取り扱
   い、そしてこのエラーが前記データ・フィールドにおい
   て生じたものであった場合、前記フィールドの訂正時に
   、前記データ・フィールドが有効であることを前記ＣＨ
   ＩＰに指示し、前記の訂正データ・フィールドが前記の
   読出し動作において必要な最後のフィールドであるかど
   うかを判定し、そして最後のフィールドである場合、前
   記追跡側プロセスのみを再始動させて、これによりＤＩ
   Ｐを再始動させる必要を回避する、マシン実行形段階を
   更に含むこと、を特徴とする請求項４の方法。
6. 【請求項６】　　前記の再始動させた追跡側プロセスが
   前記バッファ内でのデータ処理において前記先導側プロ
   セスに追いつき、次に前記先導側プロセスからの前記エ
   ラーを取り扱い、そして回復時に前記のＣＨＩＰとＤＩ
   Ｐの両方を再始動させる、ことを特徴とする請求項４の
   方法。
7. 【請求項７】　　前記の再始動させた追跡側プロセスが
   、前記先導側プロセスに追いつく前に全ての要求された
   データ転送を首尾良く完了し、更に、前記先導側プロセ
   スからの前記エラーを取り扱う、マシン実行形段階を更
   に含むこと、を特徴とする請求項４の方法。
8. 【請求項８】　　両方のエラーがリトライ可能であり且
   つこれらのエラーが関連している、と判定しており、次
   に、前記のエラーを取り扱い、そして回復した時に、前
   記追跡側プロセスのみを再始動させ、これにより前記追
   跡側プロセスが前記先導側プロセスに追いつけるように
   し、次に前記先導側プロセスを再始動させると共に前記
   追跡側プロセスの動作を継続させる、ことを特徴とする
   請求項４の方法。