JPH04275426A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH04275426A JPH04275426A JP3725191A JP3725191A JPH04275426A JP H04275426 A JPH04275426 A JP H04275426A JP 3725191 A JP3725191 A JP 3725191A JP 3725191 A JP3725191 A JP 3725191A JP H04275426 A JPH04275426 A JP H04275426A
- Authority
- JP
- Japan
- Prior art keywords
- polyimide
- semiconductor device
- precursor
- chip
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 229920001721 polyimide Polymers 0.000 claims abstract description 55
- 239000004642 Polyimide Substances 0.000 claims abstract description 54
- 239000002243 precursor Substances 0.000 claims abstract description 21
- 230000001681 protective effect Effects 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 7
- 238000000206 photolithography Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 7
- 239000002904 solvent Substances 0.000 abstract description 2
- 238000010438 heat treatment Methods 0.000 abstract 1
- 238000006358 imidation reaction Methods 0.000 abstract 1
- 230000002040 relaxant effect Effects 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 7
- 230000035882 stress Effects 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- SECXISVLQFMRJM-UHFFFAOYSA-N N-Methylpyrrolidone Chemical compound CN1CCCC1=O SECXISVLQFMRJM-UHFFFAOYSA-N 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000008094 contradictory effect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 229940079593 drug Drugs 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000006355 external stress Effects 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板上の保護膜
として用いるポリイミド保護膜を二種類の積層膜とした
高性能，高信頼性の半導体装置およびその製造方法に関
する。
として用いるポリイミド保護膜を二種類の積層膜とした
高性能，高信頼性の半導体装置およびその製造方法に関
する。
【０００２】
【従来の技術】近年、汎用メモリーデバイスにおいて、
パッケージに占めるチップの面積比が急激に増加してい
る。さらに、そのパッケージの実装方法もパッケージを
プリント基板に直接挿入し、その状態で半田浸積や、Ｉ
Ｒリフローを通す方式が広く採用されている。このため
、チップに加わる外部からのストレスは、今までになく
厳しいものになっている。さらに、エポキシ樹脂中のシ
リカ（フィラー）によるチップ表面保護膜損傷という問
題も生じてきた。そのためチップに加わる応力を緩和し
、かつチップ表面を保護するため、ポリイミド膜が広く
採用されている。
パッケージに占めるチップの面積比が急激に増加してい
る。さらに、そのパッケージの実装方法もパッケージを
プリント基板に直接挿入し、その状態で半田浸積や、Ｉ
Ｒリフローを通す方式が広く採用されている。このため
、チップに加わる外部からのストレスは、今までになく
厳しいものになっている。さらに、エポキシ樹脂中のシ
リカ（フィラー）によるチップ表面保護膜損傷という問
題も生じてきた。そのためチップに加わる応力を緩和し
、かつチップ表面を保護するため、ポリイミド膜が広く
採用されている。
【０００３】図２は、半導体装置にポリイミドを採用し
た場合の、一般的な断面図である。図２において、１は
単結晶シリコン基板、２は二酸化硅素膜、３はアルミニ
ウム膜、４は窒化硅素膜、５はポリイミド保護膜である
。ここで、アルミニウム膜３はボンディングパッドであ
り、その領域以外の所を、窒化硅素膜４が保護している
。さらにその上のポリイミド保護膜５が、エポキシ樹脂
中のシリカによる表面保護膜損傷防止およびチップに加
わる応力緩和の役目を果たしている。
た場合の、一般的な断面図である。図２において、１は
単結晶シリコン基板、２は二酸化硅素膜、３はアルミニ
ウム膜、４は窒化硅素膜、５はポリイミド保護膜である
。ここで、アルミニウム膜３はボンディングパッドであ
り、その領域以外の所を、窒化硅素膜４が保護している
。さらにその上のポリイミド保護膜５が、エポキシ樹脂
中のシリカによる表面保護膜損傷防止およびチップに加
わる応力緩和の役目を果たしている。
【０００４】以上の構造においては、ポリイミドの種類
が一つのため、チップに加わるストレスを緩和する作用
と、エポキシ樹脂中のシリカ（フィラー）からチップを
守る作用とのポリイミドの特性では相反する二つの作用
の両方を考慮して選ばなくてはならないため、完全な効
果が期待できなかった。
が一つのため、チップに加わるストレスを緩和する作用
と、エポキシ樹脂中のシリカ（フィラー）からチップを
守る作用とのポリイミドの特性では相反する二つの作用
の両方を考慮して選ばなくてはならないため、完全な効
果が期待できなかった。
【０００５】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、チップに加わるストレス緩和と、チップ
の表面保護をするための、二つの役目を完全に果たすポ
リイミドが形成できず、素子の性能および信頼性で課題
があった。
来の構成では、チップに加わるストレス緩和と、チップ
の表面保護をするための、二つの役目を完全に果たすポ
リイミドが形成できず、素子の性能および信頼性で課題
があった。
【０００６】本発明は、このような課題を解決するもの
で、チップに加わるストレスが緩和でき、かつチップ表
面の保護も十分行なうことができるポリイミド保護膜を
有する半導体装置を提供することを目的としている。
で、チップに加わるストレスが緩和でき、かつチップ表
面の保護も十分行なうことができるポリイミド保護膜を
有する半導体装置を提供することを目的としている。
【０００７】
【課題を解決するための手段】本発明は上記目的を達成
するために、ポリイミド保護膜が少なくとも二種類のポ
リイミド保護膜の積層膜である構成で、例えば一方を低
ヤング率、他方を高ヤング率にしたものである。
するために、ポリイミド保護膜が少なくとも二種類のポ
リイミド保護膜の積層膜である構成で、例えば一方を低
ヤング率、他方を高ヤング率にしたものである。
【０００８】
【作用】この構成によって、少なくとも二種類のポリイ
ミドを採用することで、チップの表面保護と、ストレス
緩和という一種類のポリイミドの特性では相反する効果
を持たせることができ、半導体装置の高性能，高信頼性
化をはかったものである。
ミドを採用することで、チップの表面保護と、ストレス
緩和という一種類のポリイミドの特性では相反する効果
を持たせることができ、半導体装置の高性能，高信頼性
化をはかったものである。
【０００９】
【実施例】本発明の半導体装置の製造方法の一実施例を
図１〜図３を参照して説明する。
図１〜図３を参照して説明する。
【００１０】まず図１（ａ）に示すように、単結晶シリ
コン基板１上に、９００〜１０００℃の熱酸化によって
、二酸化硅素膜２を１０００〜１００００Å堆積する。 その後、スパッタ法によりアルミニウム膜３を５０００
〜１００００Å堆積する。このときのスパッタ条件は、
パワー１〜１０ｋＷ、圧力３〜１０ｍＴｏｒｒ程度で行
ない、必要に応じてシリコン，銅等が微量入ったターゲ
ットを用いる。次に、フォトリソ法により、所定の場所
のみレジストを残し（図示せず）ドライエッチ法により
、レジストで覆われていない領域のアルミニウム膜３を
除去する。その後、酸素プラズマでレジストを除去し、
水洗，乾燥後、Ｈ２雰囲気中、３５０〜４３０℃でシン
タリングを行なう。次に、窒化硅素膜４をプラズマ法な
どで全面に堆積し、フォトリソ法，ドライエッチ法によ
りアルミニウム膜３の上部のみ窒化硅素膜４を除去する
。 酸素プラズマによるレジスト除去後、水洗，乾燥をし、
３５０〜４００℃でシンタリングを行なう。
コン基板１上に、９００〜１０００℃の熱酸化によって
、二酸化硅素膜２を１０００〜１００００Å堆積する。 その後、スパッタ法によりアルミニウム膜３を５０００
〜１００００Å堆積する。このときのスパッタ条件は、
パワー１〜１０ｋＷ、圧力３〜１０ｍＴｏｒｒ程度で行
ない、必要に応じてシリコン，銅等が微量入ったターゲ
ットを用いる。次に、フォトリソ法により、所定の場所
のみレジストを残し（図示せず）ドライエッチ法により
、レジストで覆われていない領域のアルミニウム膜３を
除去する。その後、酸素プラズマでレジストを除去し、
水洗，乾燥後、Ｈ２雰囲気中、３５０〜４３０℃でシン
タリングを行なう。次に、窒化硅素膜４をプラズマ法な
どで全面に堆積し、フォトリソ法，ドライエッチ法によ
りアルミニウム膜３の上部のみ窒化硅素膜４を除去する
。 酸素プラズマによるレジスト除去後、水洗，乾燥をし、
３５０〜４００℃でシンタリングを行なう。
【００１１】次に、図１（ｂ）に示すように、例えば低
ヤング率ポリイミド保護膜となるポリイミド前駆体１１
を全面に２〜１０μｍ塗布する。この時、塗布はスピン
コート法で行ない、その時の回転数および回転時間は、
ポリイミド前駆体１１の粘度に合わせて変える。次に、
例えば高ヤング率ポリイミド保護膜となるポリイミド前
駆体１２をスピンコート法で全面に２〜１０μｍ塗布す
るこの時の塗布条件も先の場合と同様、粘度に合わせて
変更する。
ヤング率ポリイミド保護膜となるポリイミド前駆体１１
を全面に２〜１０μｍ塗布する。この時、塗布はスピン
コート法で行ない、その時の回転数および回転時間は、
ポリイミド前駆体１１の粘度に合わせて変える。次に、
例えば高ヤング率ポリイミド保護膜となるポリイミド前
駆体１２をスピンコート法で全面に２〜１０μｍ塗布す
るこの時の塗布条件も先の場合と同様、粘度に合わせて
変更する。
【００１２】次に図３（ｃ）に示すように、アルミニウ
ム膜３上のみ光が当たらないようにして露光を行なう。 この時の露光時間は、ポリイミドの種類，膜厚によって
変える。露光後、Ｎ−メチル−２−ピロリドン（ＮＭＰ
）を生成分とした現像液によって光の当たらなかった領
域のポリイミド前駆体１１およびポリイミド前駆体１２
を除去する。その後、硬化温度３００〜４００℃でポリ
イミド前駆体１１，１２から感光基および溶剤等を除去
し、イミド化させてポリイミドにする。最終膜厚は、ポ
リイミド前駆体１１およびポリイミド前駆体１２とも塗
布膜厚の１／２〜２／３になる。
ム膜３上のみ光が当たらないようにして露光を行なう。 この時の露光時間は、ポリイミドの種類，膜厚によって
変える。露光後、Ｎ−メチル−２−ピロリドン（ＮＭＰ
）を生成分とした現像液によって光の当たらなかった領
域のポリイミド前駆体１１およびポリイミド前駆体１２
を除去する。その後、硬化温度３００〜４００℃でポリ
イミド前駆体１１，１２から感光基および溶剤等を除去
し、イミド化させてポリイミドにする。最終膜厚は、ポ
リイミド前駆体１１およびポリイミド前駆体１２とも塗
布膜厚の１／２〜２／３になる。
【００１３】今回はポリイミドの種類がネガ型感光性の
場合について限定して述べたが、ポリイミドの種類がポ
ジ型感光性および非感光性であっても良いことは言うま
でもない。
場合について限定して述べたが、ポリイミドの種類がポ
ジ型感光性および非感光性であっても良いことは言うま
でもない。
【００１４】以上の構造においては、ヤング率の異なる
二種類のポリイミド保護膜について述べたが、その他種
々の目的に合った組合せが可能になる。
二種類のポリイミド保護膜について述べたが、その他種
々の目的に合った組合せが可能になる。
【００１５】
【発明の効果】以上のように本発明は、少なくとも二種
類のポリイミド保護膜を採用するため、チップの表面保
護とストレス緩和という一種類のポリイミドの特性では
相反する効果を得ることができ、高性能，高信頼性の半
導体装置およびその製造方法を提供できる。
類のポリイミド保護膜を採用するため、チップの表面保
護とストレス緩和という一種類のポリイミドの特性では
相反する効果を得ることができ、高性能，高信頼性の半
導体装置およびその製造方法を提供できる。
【図１】本発明の一実施例の半導体装置の製造工程断面
図
図
【図２】従来の半導体装置の断面図
１ 単結晶シリコン基板（半導体基板）２ 二酸化
硅素膜 ３ アルミニウム膜（ボンディングパッド）４ 窒
化硅素膜
硅素膜 ３ アルミニウム膜（ボンディングパッド）４ 窒
化硅素膜
Claims (4)
- 【請求項１】半導体基板上にボンディングパッド，ポリ
イミド保護膜を有する半導体装置において、前記ポリイ
ミド保護膜が少なくとも二種類のポリイミド保護膜の積
層膜であることを特徴とする半導体装置。 - 【請求項２】二種類のポリイミド保護膜の積層膜が、低
ヤング率ポリイミド保護膜と高ヤング率ポリイミド保護
膜の積層膜であることを特徴とする請求項１記載の半導
体装置。 - 【請求項３】ボンディングパッドを有する半導体基板上
に第１のポリイミド前駆体を塗布する工程と、第２のポ
リイミド前駆体を塗布する工程と、前記ボンディングパ
ッド上の前記第１および第２のポリイミド前駆体を写真
食刻法により除去する工程と、前記第１および第２のポ
リイミド前駆体を硬化しポリイミドに変える工程とを少
なくとも有することを特徴とする半導体装置の製造方法
。 - 【請求項４】第１のポリイミド前駆体を低ヤング率ポリ
イミド前駆体、第２のポリイミド前駆体を高ヤング率ポ
リイミド前駆体としたことを特徴とする請求項３記載の
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3725191A JPH04275426A (ja) | 1991-03-04 | 1991-03-04 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3725191A JPH04275426A (ja) | 1991-03-04 | 1991-03-04 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04275426A true JPH04275426A (ja) | 1992-10-01 |
Family
ID=12492423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3725191A Pending JPH04275426A (ja) | 1991-03-04 | 1991-03-04 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04275426A (ja) |
-
1991
- 1991-03-04 JP JP3725191A patent/JPH04275426A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4328262A (en) | Method of manufacturing semiconductor devices having photoresist film as a permanent layer | |
| US4152195A (en) | Method of improving the adherence of metallic conductive lines on polyimide layers | |
| US4606998A (en) | Barrierless high-temperature lift-off process | |
| US3700497A (en) | Method of making a semiconductor device including a polyimide resist film | |
| US4172907A (en) | Method of protecting bumped semiconductor chips | |
| JPH0148655B2 (ja) | ||
| KR0142136B1 (ko) | 반도체장치의 제조방법 | |
| JPH08124919A (ja) | 半導体保護膜材料およびこれを用いた半導体装置 | |
| JP2597396B2 (ja) | シリコーンゴム膜のパターン形成方法 | |
| JPH04275426A (ja) | 半導体装置およびその製造方法 | |
| US6803327B1 (en) | Cost effective polymide process to solve passivation extrusion or damage and SOG delminates | |
| JPS59232424A (ja) | 半導体装置とその製造法 | |
| JP2901211B2 (ja) | 半導体装置の製造方法 | |
| JPH0428231A (ja) | 半導体装置の製造方法 | |
| JPH04275442A (ja) | 半導体装置の製造方法 | |
| JP4193314B2 (ja) | 半導体装置の製造方法 | |
| JPH038581B2 (ja) | ||
| JPH04323854A (ja) | 半導体装置 | |
| JP2004063729A (ja) | 電極構造及びその形成方法 | |
| JPS6239025A (ja) | 半導体装置の製造方法 | |
| JPH06236920A (ja) | 半導体チップ | |
| JPH0443641A (ja) | 半導体素子の製造方法 | |
| JPH04257238A (ja) | 半導体装置の製造方法 | |
| JPS63137433A (ja) | 半導体装置の製造方法 | |
| JPH0430533A (ja) | 半導体装置の製造方法 |