JPH04275442A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04275442A JPH04275442A JP3037250A JP3725091A JPH04275442A JP H04275442 A JPH04275442 A JP H04275442A JP 3037250 A JP3037250 A JP 3037250A JP 3725091 A JP3725091 A JP 3725091A JP H04275442 A JPH04275442 A JP H04275442A
- Authority
- JP
- Japan
- Prior art keywords
- polyimide
- carbon
- aluminum film
- polyimide precursor
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 229920001721 polyimide Polymers 0.000 claims abstract description 40
- 239000004642 Polyimide Substances 0.000 claims abstract description 38
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 18
- 239000002243 precursor Substances 0.000 claims abstract description 13
- 238000003825 pressing Methods 0.000 claims abstract description 6
- 239000000523 sample Substances 0.000 claims abstract description 5
- 239000002344 surface layer Substances 0.000 claims abstract description 5
- 238000010438 heat treatment Methods 0.000 claims abstract 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 8
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 4
- 238000000206 photolithography Methods 0.000 claims description 3
- 238000000053 physical method Methods 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 16
- 229910052782 aluminium Inorganic materials 0.000 abstract description 16
- 239000003599 detergent Substances 0.000 abstract 1
- 238000001039 wet etching Methods 0.000 abstract 1
- 230000001681 protective effect Effects 0.000 description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- SECXISVLQFMRJM-UHFFFAOYSA-N N-Methylpyrrolidone Chemical compound CN1CCCC1=O SECXISVLQFMRJM-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 230000035882 stress Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 2
- LZYIDMKXGSDQMT-UHFFFAOYSA-N arsenic dioxide Chemical compound [O][As]=O LZYIDMKXGSDQMT-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000011874 heated mixture Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006355 external stress Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05073—Single internal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Cleaning Or Drying Semiconductors (AREA)
- Weting (AREA)
- Wire Bonding (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、ポリイミド保護膜等を
有する高性能，高信頼性の半導体装置の製造方法に関す
る。
有する高性能，高信頼性の半導体装置の製造方法に関す
る。
【０００２】
【従来の技術】近年、汎用メモリーデバイスにおいて、
パッケージに占めるチップの面積比が急激に増加してい
る。さらに、そのパッケージの実装方法もパッケージを
プリント基板に直接挿入し、その状態で半田浸漬や、Ｉ
Ｒリフローを通す方式が広く採用されている。このため
、チップに加わる外部からのストレスは、今までになく
厳しいものになっている。さらに、エポキシ樹脂中のシ
リカ（フィラー）によるチップ表面保護膜損傷の問題も
生じてきた。そこで、チップに加わる応力を緩和し、か
つチップ表面を保護するため、ポリイミド膜が広く採用
されている。
パッケージに占めるチップの面積比が急激に増加してい
る。さらに、そのパッケージの実装方法もパッケージを
プリント基板に直接挿入し、その状態で半田浸漬や、Ｉ
Ｒリフローを通す方式が広く採用されている。このため
、チップに加わる外部からのストレスは、今までになく
厳しいものになっている。さらに、エポキシ樹脂中のシ
リカ（フィラー）によるチップ表面保護膜損傷の問題も
生じてきた。そこで、チップに加わる応力を緩和し、か
つチップ表面を保護するため、ポリイミド膜が広く採用
されている。
【０００３】図２は、半導体装置にポリイミド保護膜を
採用した場合の、一般的な断面図である。図２において
、１は単結晶シリコン基板、２は二酸化砒素膜、３はア
ルミニウム膜、４は窒化硅素膜、５はポリイミド保護膜
、６はポリイミド変質層である。ここで、アルミニウム
膜３はボンディングパッドであり、その領域以外の所を
、窒化膜４が保護している。さらにその上のポリイミド
保護膜５が、エポキシ樹脂中のシリカによる表面保護膜
損傷防止およびチップに加わる応力緩和の役目を果たし
ている。
採用した場合の、一般的な断面図である。図２において
、１は単結晶シリコン基板、２は二酸化砒素膜、３はア
ルミニウム膜、４は窒化硅素膜、５はポリイミド保護膜
、６はポリイミド変質層である。ここで、アルミニウム
膜３はボンディングパッドであり、その領域以外の所を
、窒化膜４が保護している。さらにその上のポリイミド
保護膜５が、エポキシ樹脂中のシリカによる表面保護膜
損傷防止およびチップに加わる応力緩和の役目を果たし
ている。
【０００４】以上の構造においては、ポリイミド保護膜
５の硬化後に、その硬化のときにアルミニウム膜３上に
付着する炭素系堆積物を除去する目的で、オゾンアッシ
ング等が必要であった。そのため、ポリイミド保護膜５
表面にポリイミド変質層６ができてしまっていた。また
、炭素系堆積物を除去しなければ、ワイヤーの密着強度
が落ちるという問題があった。
５の硬化後に、その硬化のときにアルミニウム膜３上に
付着する炭素系堆積物を除去する目的で、オゾンアッシ
ング等が必要であった。そのため、ポリイミド保護膜５
表面にポリイミド変質層６ができてしまっていた。また
、炭素系堆積物を除去しなければ、ワイヤーの密着強度
が落ちるという問題があった。
【０００５】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、ポリイミド保護膜５の硬化後のオゾンア
ッシングの時に、ポリイミド保護膜５の表面に変質層６
が生じていた。そしてその後のパッケージング，ストレ
ス印加でポリイミド保護膜５とエポキシ樹脂間に剥離が
生じ、素子の性能および信頼性で問題があった。
来の構成では、ポリイミド保護膜５の硬化後のオゾンア
ッシングの時に、ポリイミド保護膜５の表面に変質層６
が生じていた。そしてその後のパッケージング，ストレ
ス印加でポリイミド保護膜５とエポキシ樹脂間に剥離が
生じ、素子の性能および信頼性で問題があった。
【０００６】本発明は、このような課題を解決するもの
で、アルミニウムパッド上の炭素系堆積物を、ポリイミ
ド保護膜の表面に損傷を与えることなく除去する半導体
装置の製造方法を提供することを目的とする。
で、アルミニウムパッド上の炭素系堆積物を、ポリイミ
ド保護膜の表面に損傷を与えることなく除去する半導体
装置の製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は上記目的を達成
するために、ポリイミド前駆体を硬化してポリイミドに
変える工程で発生するボンディングパッド上の炭素系堆
積物を除去するために、その炭素系堆積物上にプローブ
押し付けなどの物理的手法で圧力を加え、その圧力で破
壊された炭素系堆積物を過酸化水素水と硫酸の混合液を
加熱した溶液で、ボンディングパッドの表面層とともに
除去する構成よりなる。
するために、ポリイミド前駆体を硬化してポリイミドに
変える工程で発生するボンディングパッド上の炭素系堆
積物を除去するために、その炭素系堆積物上にプローブ
押し付けなどの物理的手法で圧力を加え、その圧力で破
壊された炭素系堆積物を過酸化水素水と硫酸の混合液を
加熱した溶液で、ボンディングパッドの表面層とともに
除去する構成よりなる。
【０００８】
【作用】この構成によって、半導体装置にポリイミド膜
を形成する際にポリイミド硬化後のボンディングパッド
上の炭素系堆積物のみ選択的に除去でき、ポリイミド保
護膜上に変質層が発生せず、その結果そのポリイミド保
護膜上のエポキシ樹脂との間に剥離が生じない。
を形成する際にポリイミド硬化後のボンディングパッド
上の炭素系堆積物のみ選択的に除去でき、ポリイミド保
護膜上に変質層が発生せず、その結果そのポリイミド保
護膜上のエポキシ樹脂との間に剥離が生じない。
【０００９】
【実施例】本発明の半導体装置の製造方法の一実施例を
図１を参照して説明する。
図１を参照して説明する。
【００１０】まず、図１（ａ）に示すように、従来例の
図２と同様に単結晶シリコン基板１上に、９００〜１０
００℃の熱酸化によって、二酸化硅素膜２を１０００〜
１００００Å堆積する。その後、スパッタ法によりアル
ミニウム膜３を５０００〜１００００Å堆積する。この
ときのスパッタ条件は、パワー１〜１０ｋｗ，圧力３〜
１０ｍＴｏｒｒ程度で行ない、必要に応じてシリコン，
銅等が微量入ったターゲットを用いる。次に、フォトリ
ソ法により、所定の場所のみレジストを残し（図示せず
）ドライエッチ法により、レジストで覆われていない領
域のアルミニウム膜３を除去する。その後、酸素プラズ
マでレジストを除去し、水洗，乾燥後、Ｈ２雰囲気中、
３５０〜４３０℃でシンタリングを行なう、次に、窒化
硅素膜４をプラズマ法などで全面に堆積し、フォトリソ
法、ドライエッチ法によりアルミニウム膜３の上部のみ
窒化硅素４を除去する。酸素プラズマによるレジスト除
去後、水洗，乾燥をし、３５０〜４００℃でシンタリン
グを行なう。
図２と同様に単結晶シリコン基板１上に、９００〜１０
００℃の熱酸化によって、二酸化硅素膜２を１０００〜
１００００Å堆積する。その後、スパッタ法によりアル
ミニウム膜３を５０００〜１００００Å堆積する。この
ときのスパッタ条件は、パワー１〜１０ｋｗ，圧力３〜
１０ｍＴｏｒｒ程度で行ない、必要に応じてシリコン，
銅等が微量入ったターゲットを用いる。次に、フォトリ
ソ法により、所定の場所のみレジストを残し（図示せず
）ドライエッチ法により、レジストで覆われていない領
域のアルミニウム膜３を除去する。その後、酸素プラズ
マでレジストを除去し、水洗，乾燥後、Ｈ２雰囲気中、
３５０〜４３０℃でシンタリングを行なう、次に、窒化
硅素膜４をプラズマ法などで全面に堆積し、フォトリソ
法、ドライエッチ法によりアルミニウム膜３の上部のみ
窒化硅素４を除去する。酸素プラズマによるレジスト除
去後、水洗，乾燥をし、３５０〜４００℃でシンタリン
グを行なう。
【００１１】次に、図１（ｂ）に示すように、ポリイミ
ド前駆体５を全面に４〜２０μｍ塗布する。この時の塗
布はスピンコート法で行ない、その時の回転数および回
転時間は、ポリイミド前駆体５の粘度に合わせて変える
。次に、アルミニウム膜３上のみ光が当たらないように
して露光を行なう。この時の露光時間は塗布膜厚によっ
て変えるが、塗布膜厚１０μｍで７００〜１５００ｍｓ
ｅｃ程度である。露光後、Ｎ−メチル−２−ピロリドン
（ＮＭＰ）を主成分とした現像液によって光の当たらな
かった領域のポリイミド前駆体５を除去する。その後窒
素または空気雰囲気中で、硬化温度３００〜４００℃で
ポリイミド前駆体５から感光基および溶剤等を除去し、
イミド化させてポリイミドにする。この時、アルミニウ
ム膜３上に炭素系堆積物７が堆積する。
ド前駆体５を全面に４〜２０μｍ塗布する。この時の塗
布はスピンコート法で行ない、その時の回転数および回
転時間は、ポリイミド前駆体５の粘度に合わせて変える
。次に、アルミニウム膜３上のみ光が当たらないように
して露光を行なう。この時の露光時間は塗布膜厚によっ
て変えるが、塗布膜厚１０μｍで７００〜１５００ｍｓ
ｅｃ程度である。露光後、Ｎ−メチル−２−ピロリドン
（ＮＭＰ）を主成分とした現像液によって光の当たらな
かった領域のポリイミド前駆体５を除去する。その後窒
素または空気雰囲気中で、硬化温度３００〜４００℃で
ポリイミド前駆体５から感光基および溶剤等を除去し、
イミド化させてポリイミドにする。この時、アルミニウ
ム膜３上に炭素系堆積物７が堆積する。
【００１２】つぎに本発明の特徴とする工程に入る。す
なわち図１（ｃ）に示すようにアルミニウム膜３上にプ
ローブ押し付けなどの物理的力を加えることで、炭素系
堆積物７に穴をあける。次に、過酸化水素水と硫酸の混
合液を１００〜１５０℃にし、その溶液中でアルミニウ
ム膜３の表面層といっしょに炭素系堆積物７を除去する
。
なわち図１（ｃ）に示すようにアルミニウム膜３上にプ
ローブ押し付けなどの物理的力を加えることで、炭素系
堆積物７に穴をあける。次に、過酸化水素水と硫酸の混
合液を１００〜１５０℃にし、その溶液中でアルミニウ
ム膜３の表面層といっしょに炭素系堆積物７を除去する
。
【００１３】以上の構造においては、ポリイミド前駆体
５に損傷を与えることなく、炭素系堆積物７を除去する
ことが可能になる。
５に損傷を与えることなく、炭素系堆積物７を除去する
ことが可能になる。
【００１４】ポリイミドの堆積がネガ型発行性の場合に
ついて限定して述べたが、ポリイミド堆積がネジ型感光
性および非感光性であっても良いことは言うまでもない
。
ついて限定して述べたが、ポリイミド堆積がネジ型感光
性および非感光性であっても良いことは言うまでもない
。
【００１５】
【発明の効果】以上のように本発明は、ポリイミド前駆
体を硬化してポリイミドに変える工程で発生するボンデ
ィングパッド上の炭素系堆積物を除去するために、その
炭素系堆積物上にプローブ押し付けなどの物理的手法で
圧力を加え、その圧力で破壊された炭素系堆積物を過酸
化水素水と硫酸の混合液を加熱した溶液で、ボンディン
グパッドの表面層とともに除去する構成よりなるので、
ポリイミド保護膜の表面に損傷を与えることなく、アル
ミニウム膜上の炭素系堆積物を除去することができ、高
性能，高信頼性の半導体装置を提供できる。
体を硬化してポリイミドに変える工程で発生するボンデ
ィングパッド上の炭素系堆積物を除去するために、その
炭素系堆積物上にプローブ押し付けなどの物理的手法で
圧力を加え、その圧力で破壊された炭素系堆積物を過酸
化水素水と硫酸の混合液を加熱した溶液で、ボンディン
グパッドの表面層とともに除去する構成よりなるので、
ポリイミド保護膜の表面に損傷を与えることなく、アル
ミニウム膜上の炭素系堆積物を除去することができ、高
性能，高信頼性の半導体装置を提供できる。
【図１】本発明の一実施例の半導体装置の製造方法の工
程断面図
程断面図
【図２】従来の半導体装置の断面図
１ 単結晶シリコン基板（半導体基板）２ 二酸化
硅素膜 ３ アルミニウム膜（ボンディングパッド）４ 窒
化硅素膜 ５ ポリイミド前駆体 ７ 炭素系堆積物
硅素膜 ３ アルミニウム膜（ボンディングパッド）４ 窒
化硅素膜 ５ ポリイミド前駆体 ７ 炭素系堆積物
Claims (1)
- 【請求項１】ボンディングパッドを有する半導体基板上
にポリイミド前駆体を塗布し前記ボンディングパッド上
の前記ポリイミド前駆体を写真食刻法により除去する工
程と、前記ポリイミド前駆体を硬化しポリイミドに変え
る工程と、前記ボンデングパッド上の炭素系堆積物にプ
ローブ押し付けなどの物理的手法で圧力を加える工程と
、その圧力で破壊された前記炭素系堆積物を過酸化水素
水と硫酸の混合液を加熱した溶液により前記ボンディン
グパットの表面層とともに除去する工程とを少なくとも
有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3037250A JPH04275442A (ja) | 1991-03-04 | 1991-03-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3037250A JPH04275442A (ja) | 1991-03-04 | 1991-03-04 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04275442A true JPH04275442A (ja) | 1992-10-01 |
Family
ID=12492393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3037250A Pending JPH04275442A (ja) | 1991-03-04 | 1991-03-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04275442A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09289224A (ja) * | 1995-12-30 | 1997-11-04 | Samsung Electron Co Ltd | 半導体チップ、その製造方法及びワイヤボンディング方法 |
-
1991
- 1991-03-04 JP JP3037250A patent/JPH04275442A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09289224A (ja) * | 1995-12-30 | 1997-11-04 | Samsung Electron Co Ltd | 半導体チップ、その製造方法及びワイヤボンディング方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6586323B1 (en) | Method for dual-layer polyimide processing on bumping technology | |
| US4606998A (en) | Barrierless high-temperature lift-off process | |
| US4328262A (en) | Method of manufacturing semiconductor devices having photoresist film as a permanent layer | |
| JP2000124265A (ja) | Ｉｃチップを支持基板に接合する方法 | |
| JPH029198A (ja) | 基板上に金属層を付着する方法 | |
| US6008061A (en) | Method of manufacturing semiconductor device having a test pad | |
| JPH08293492A (ja) | 半導体装置の製造方法 | |
| JP3178417B2 (ja) | 半導体キャリアおよびその製造方法 | |
| JP2597396B2 (ja) | シリコーンゴム膜のパターン形成方法 | |
| JPH04275442A (ja) | 半導体装置の製造方法 | |
| JPS59232424A (ja) | 半導体装置とその製造法 | |
| JPH04275426A (ja) | 半導体装置およびその製造方法 | |
| JPH0428231A (ja) | 半導体装置の製造方法 | |
| CN112702846B (zh) | 一种精细线路刻蚀方法 | |
| JPH0582509A (ja) | 半導体装置の製造方法 | |
| JPH11204576A (ja) | 半導体配線の構造 | |
| JP3326779B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR950005270B1 (ko) | 표면실장형 반도체 패키지의 범퍼형성방법 | |
| KR100588892B1 (ko) | 반도체 소자의 패드 산화 방지방법 | |
| JP3129281B2 (ja) | 半導体装置の製造方法 | |
| JPH04257238A (ja) | 半導体装置の製造方法 | |
| JPH04179124A (ja) | 半導体装置の製造方法 | |
| JPH0443641A (ja) | 半導体素子の製造方法 | |
| JPH04316339A (ja) | 半導体装置の製造方法 | |
| JPH06236920A (ja) | 半導体チップ |