JPH04274287A - 画像表示用メモリ - Google Patents

画像表示用メモリ

Info

Publication number
JPH04274287A
JPH04274287A JP3058420A JP5842091A JPH04274287A JP H04274287 A JPH04274287 A JP H04274287A JP 3058420 A JP3058420 A JP 3058420A JP 5842091 A JP5842091 A JP 5842091A JP H04274287 A JPH04274287 A JP H04274287A
Authority
JP
Japan
Prior art keywords
display
data
image data
memory
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3058420A
Other languages
English (en)
Other versions
JP3251027B2 (ja
Inventor
Koji Matsuoka
浩司 松岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP05842091A priority Critical patent/JP3251027B2/ja
Publication of JPH04274287A publication Critical patent/JPH04274287A/ja
Application granted granted Critical
Publication of JP3251027B2 publication Critical patent/JP3251027B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)
  • Image Input (AREA)
  • Digital Computer Display Output (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、領域分割画像生成を行
なうマルチプロセッサシステムにおける画像表示効率を
高める画像表示用メモリに関する。
【0002】
【従来の技術】エンジニアリングワークステーションで
は、高品質の画像情報を表示するためにビットマップデ
ィスプレイが採用されている。商用機として、当然、高
いコストパフォーマンスが要求され、ビットマップディ
スプレイを実現するための画像表示用メモリが商品化さ
れている。エンジニアリングワークステーションでは一
般的に1280X1024といったビット構成のビット
マップディスプレイが採用される。商用化されている画
像表示用メモリは、同じく、1280X1024の、2
の巾乗倍のビット構成を持ち、簡単にビットマップディ
スプレイを実現することを可能ならしめている。更に、
内部的にパラレルリードされたデータ、つまり、画像情
報を、1画素の表示時間と同じ周期を有するクロックに
よって、シーケンシャルに出力する機能を有する点が特
徴となっている。
【0003】
【発明が解決しようとする課題】画像生成では、1つ1
つの画素について複雑な処理が要求され、非常に大きな
計算パワーが必要とされる。一般的に画像生成では、生
成後の領域は互いに独立しており、画面を複数の領域に
分割し、各領域を複数用意したプロセッサに割り当て、
並列に処理を行なうことによって処理能力を飛躍的に高
めることができる。特に、動画生成などでは処理能力の
向上が、実時間性、もしくは、生成画像の質の向上とい
った課題に対して必須である。
【0004】ところが、従来の画像表示用メモリを用い
た画像表示装置では、画面を構成する画像表示用メモリ
を1まとまりとして管理していて、同時には1つのプロ
セッサしか画面にアクセスできないため、プロセッサを
複数個用意して計算パワーを強化しても、複数のプロセ
ッサから画面へのアクセスが集中すると待ちが生じてし
まい、システムの性能は向上しない。画像表示装置がボ
トルネックとなるのである。
【0005】
【課題を解決するための手段】システムの性能を向上さ
せるためには、画像表示装置が複数のプロセッサからの
独立した出力を受けとることができるようにすれば良い
。本発明の画像表示用メモリでは、表示出力の合成を走
査線上で行なうことにより、プロセッサが画像表示用メ
モリを占有する形で、閉塞することなくアクセスするこ
とを可能ならしめた点に特徴がある。図4は、従来の画
像表示用メモリを用いたシステムと本発明の画像表示用
メモリを用いたシステムの違いを示す図である。図4に
おいて、(a)は従来の画像表示用メモリ126を用い
たシステムである。このシステムでは、画像表示装置1
25が画像表示用メモリ126を集中的に管理している
。画像の重ね合わせなどを処理するため、画像処理装置
は、プロセッサを有する場合が多い。図4(b)は、本
発明の画像表示用メモリを用いたシステムである。各画
像表示用メモリは、各プロセッサが占有し、画像情報が
流れるパスによってシーケンシャルに接続されている。 各プロセッサが出力した表示出力は、画像データがシー
ケンシャルに接続された画像生成用メモリ上を左から右
に流れる間に、所定の位置に埋め込まれ、走査線上で合
成される。
【0006】画面を構成する1つ以上の画像表示用メモ
リからの表示出力を走査線上で合成するために、本発明
の画像表示用メモリは、下記(A)〜(O)の手段を有
する。 (A)データメモリ、(B)データメモリアクセス手段
、(C)表示選択情報保持手段、(D)表示選択情報ア
クセス手段、(E)画像データ入力、(F)画像データ
出力、(G)表示選択信号入力、(H)表示選択信号出
力、(I)同期信号入力、(J)同期信号出力、(K)
前記同期信号入力から入力された同期信号から、表示画
面上における現在の表示位置を求める表示位置予測手段
、(L)前記表示位置予測手段の指示に従い、前記デー
タメモリから1つ以上の表示データを読み出す表示デー
タ読み出し手段、(M)前記表示選択信号入力から入力
された同期信号に同期した表示選択信号によって、前記
表示選択情報保持手段に保持された表示選択情報を検索
し、現在の表示位置に表示する表示データを前記表示デ
ータ読み出し手段によって読み出された1つ以上の表示
データから選択するか又は表示しないことを決定する表
示データ選択手段、(N)前記表示位置予測手段の指示
にしたがい、前記表示データ選択手段で選択された表示
データを、前記画像データ入力から入力され同期信号に
同期した画像データの所定位置に埋め込む表示データ埋
め込み手段、(O)前記表示データ埋め込み手段によっ
て合成された画像データと、前記表示選択信号入力から
入力された表示選択信号と、前記同期信号入力から入力
された同期信号とを、それぞれ、前記画像データ出力と
、前記表示選択信号出力と、前記同期信号出力に同期し
て出力する画像データ同期転送手段、
【0007】
【作用】次に、本発明の作用について図面を参照して説
明する。図1は本発明の構成を示す図である。図1にお
いて、1はデータメモリ、2はデータメモリアクセス手
段、3は表示選択情報保持手段、4は表示選択情報アク
セス手段、5は表示位置予測手段、6は表示データ読み
出し手段、7は表示データ選択手段、8は表示データ埋
め込み手段、9は画像データ同期転送手段、10は画像
データ入力、11は画像データ出力、12は表示選択信
号入力、13は表示選択信号出力、14は同期信号入力
、15は同期信号出力である。
【0008】本発明の画像表示用メモリは、1つ以上の
部分画面に対する画像データを保持するようになってい
る。データメモリ1は、保持する部分画面と同じ数の部
分に物理的に分割されており、各部分データメモリは1
つの部分画面に対する画像データを保持するようになっ
ている。各部分データメモリからは、表示データ読み出
し手段6によって画面上に表示する候補となる表示デー
タが同時に読み出される。なお、表示データ読み出し手
段6は、表示した表示データ数をカウントし、表示デー
タの部分データメモリ上におけるアドレスを求めるよう
になっている。
【0009】画像データに同期して入力される、画素に
対応する表示選択信号は、論理画面番号を有している。 つまり、表示選択信号は画面上で同期信号との時間関係
で決まる位置に表示すべき画面を指定する。また、前記
部分データメモリに対応して1つの表示選択情報が表示
選択情報保持手段3に保持されている。この画面選択情
報も、また、論理画面番号を有している。これによって
、部分データメモリと論理画面の関係を規定する。画素
の表示は、まず、画素に対応する表示選択信号の論理画
面番号によって、表示選択情報保持手段3に保持された
表示選択情報を検索し、論理画面番号が一致する部分デ
ータメモリを選ぶ。表示情報選択手段7は、表示データ
読み出し手段6によって、各部分データメモリから読み
出された表示データを、検索結果によって選択する。 表示データ埋め込み手段8は、表示データ選択手段7に
よって選択された表示データを、画像データ入力から入
力された画像データの所定位置に埋め込み、画面の合成
を行なう。検索の結果論理画面番号が一致する部分デー
タメモリが無い場合には、画像データ入力から入力され
た画像データをそのまま出力する。
【0010】画像データ同期転送手段9は、前記画像の
埋め込みに要する動作遅延だけ、表示選択信号と同期信
号を遅らせて、表示データ埋め込み手段8によって合成
された画像データと、表示信号と、同期信号とを、それ
ぞれ、前記画像データ出力11と、前記表示選択信号出
力12と、同期信号出力13とに同期して出力する。
【0011】本発明の画像表示用メモリを占有するプロ
セッサは、データメモリアクセス手段2を介して、任意
の部分データメモリの任意の場所にアクセスすることが
できる。さらに、プロセッサは、表示選択情報アクセス
手段を介して、表示選択情報をアクセスすることができ
、特定の論理画面番号によって指定する部分データメモ
リを変更することができるようになっている。さらに、
各画素に対し設定される表示選択信号を変更することに
よって、部分画面の表示画面上における位置を変更でき
るようになっている。
【0012】
【実施例】次に本発明の実施例について図面を参照して
説明する。図2は、本発明の画像表示用メモリの一実施
例を示す図である。本実施例では、内部に有するメモリ
のアクセスタイムが画素の表示時間に対して長いため、
画面上水平方向に連続する8個の画素から構成されるセ
グメントを管理対象としている。つまり、メモリに対し
てはセグメント分の情報を一度に読み書きするようにな
っている。
【0013】図2において、1はデータメモリで、4つ
の部分データメモリから構成されている。30は連想メ
モリで表示選択情報保持手段3に対応する。連想メモリ
30は、セグメント長と同じ数のつまり8つの連想メモ
リプレーン31から構成されている。連想メモリ30は
、さらに、プレーンカウンタ32、多重書き込み制御部
33、表示選択情報ライトバッファ34を有している。 40はインターフェース部でデータメモリアクセス手段
2と表示選択情報アクセス手段4に対応する。5は表示
位置予測手段で、スタートアップカウンタ51を有して
いる。6は画像データ読み出し手段で、部分データメモ
リと同じ数、つまり、4つのセグメントレジスタ61と
表示アドレスレジスタ62を有している。7は表示デー
タ選択手段、8は画像埋め込み手段、9は画像データ同
期転送手段で、同期/表示選択信号レジスタ91を有し
ている。10は画像データ入力、11は画像データ出力
、101は同期/表示選択信号入力で、表示選択信号1
2と同期信号入力14に対応する。102は同期/表示
選択信号出力で、表示選択信号出力13と同期信号出力
15に対応する。
【0014】本実施例では、同期信号は符号化されてい
て、表示選択信号と一緒に扱われる。図3は、本実施例
における同期/表示選択信号パターンを示す図である。 同期信号の検出は同期信号を示すパターンとの一致比較
によって行なわれる。
【0015】表示位置予測手段5は、垂直同期信号の開
始を検出すると、垂直同期時間と、水平同期時間と、表
示位置予測から画像データの埋め込みに要する動作遅延
時間から定まる負のオフセット値をスタートアップカウ
ンタ51にセットし、クロックによるスタートアップア
ドレスカウンタ51のインクリメントを開始する。次に
、表示位置予測手段5は、スタートアップカウンタ51
の値が0になると、表示データ読み出し手段6によるデ
ータメモリ1からのセグメントの読み出しを起動する。 さらに、表示位置予測手段5は、スタートアップカウン
タ51の値が、垂直同期時間と、水平同期時間と、対応
する表示選択信号からの画像データの遅れと、表示位置
予測から表示データ選択手段7に連想メモリ30の連想
結果が得られるまでに要する動作時間から定まる連想メ
モリ起動値になると、連想メモリ30を起動する。 なお、画像データに同期して入力される表示選択信号は
、表示選択信号の持つ論理画面番号によって指定される
論理画面の画像データが、内部に有する1つ以上の部分
データメモリに保持されているかどうかを検索し、検索
結果により1つ以上の部分データメモリから読み出され
た表示データを選択する時間だけ、画像データに先行し
て与えられるようになっている。
【0016】表示データ読み出し手段6は、表示位置予
測手段5からセグメント読み出しが指示されると、各表
示アドレスカウンタ62をクリアし、各部分データメモ
リから1つのセグメントを同時に読み出し、対応するセ
グメントレジスタ61にセットする。このセグメントの
読み出しは8クロック未満に完了するようになっている
。次に、表示データ読み出し手段6は、セグメントのセ
グメントレジスタ61への読み出しが完了すると、表示
アドレスレジスタ62の下位3ビットにより指定される
、セグメント内の表示データを出力する。また、表示デ
ータ読み出し手段6は、表示アドレスカウンタ62の下
位3ビットの値が0となると、表示アドレスカウンタの
上位ビットを指定して、部分データメモリからセグメン
トを読み出しセグメントレジスタ61にセットするよう
になっていて、第1のセグメントの読み出しが完了した
時点で、第2のセグメントの読み出しが起動される。 前記セグメントレジスタ61は、ダブルバッファ化され
ており、表示アドレスカウンタ62の下位3ビットの指
定による表示データの出力中に、次のセグメントの入力
があっても問題なく動作するようになっている。
【0017】連想メモリ30は、表示位置予測手段5に
よって起動されるとプレーンカウンタ32をクリアし、
第1の連想メモリプレーン31における、表示選択信号
の持つ論理画面番号による表示選択情報の検索を開始す
る。この検索は8クロック未満に完了するようになって
いる。連想メモリ30は、検索を開始すると同時に、プ
レーンカウンタ32のインクリメントを開始し、連想メ
モリプレーン32を変更しながら、連続して表示選択信
号の持つ論理画面番号による検索を開始する。これによ
って、第1の連想メモリプレーンにおける検索結果に続
いて、以後、毎クロック画像データに対応する表示選択
信号の連想結果が連続的に出力される。表示データ読み
出し手段6によって読み出される表示データと、その表
示データに対応する表示選択信号の連想結果が同時に得
られるように、表示位置予測手段5が連想メモリ30を
起動する前記連想メモリ起動値が調定されている。
【0018】表示データ読み出し手段6は、連想メモリ
30から画像データに対応する表示選択信号の連想結果
が得られた時点で、連想結果が示す部分データメモリに
対応する表示アドレスカウンタ62をインクリメントす
る。インクリメントの結果表示アドレスカウンタの下位
3ビットが0になる、つまり、前々回読み出されたセグ
メントの使用を完了すると、バッファを切替え、前回読
み出されたセグメントの出力を開始すると同時に、表示
アドレスカウンタ62の上位ビットを指定して新しいセ
グメントの読み出しが起動される。
【0019】表示データ選択手段7は、表示データ読み
出し手段6によって読み出された各部分画面の表示デー
タを、同時に連想メモリ30から与えられる表示選択信
号の連想結果、つまり、部分データメモリの番号を用い
て選択する。表示データ埋め込み手段8は、いずれかの
部分データメモリが表示選択信号の論理画面番号で指定
される論理画面に対する画像データを保持している場合
には、表示データ選択手段7によって選択された表示デ
ータを出力し、無かった場合には、前記画像データ入力
から入力された画像データをそのまま出力する。画像デ
ータ入力から入力された画像データと、表示データ選択
手段から出力される表示データの画面上での位置が一致
するように、表示位置予測手段が水平同期信号を検出し
た場合にスタートアップカウンタ51に設定する前記負
のオフセット値が調定されている。
【0020】画像データ同期転送手段9は、前記表示デ
ータの埋め込みに要する回路の動作遅延を補正する。同
期/表示選択信号入力から入力された同期/表示選択信
号を同期/表示選択信号レジスタ91で受け、画像デー
タが遅れる1クロックだけ、同期/表示データ選択信号
を遅らせて、画像データおよび同期/表示選択信号を、
それぞれ、画像データ出力と同期/表示選択信号出力か
ら送出する。
【0021】データメモリ1は等価的に2ポートメモリ
となっており、各部分画面に対応する部分データメモリ
から各々1つのセグメントを読み出すことができるのと
同時に、インターフェース部40を介して、プロセッサ
が任意のデータをアクセスするようになっている。さら
に、プロセッサはインターフェース部40を介して、連
想メモリ30が保持する表示データ選択情報にアクセス
することができ、論理画面番号と部分データメモリの関
係を変更することができる。論理画面番号と部分データ
メモリの関係を変更するために、連想メモリ30への表
示選択情報の書き込みが行なわれると、表示選択情報ラ
イトバッファ34にバッファリングされ、垂直同期期間
中に、多重書き込み制御部33によって8つの連想メモ
リプレーンに同時に書き込まれる。
【0022】
【発明の効果】図4からも明らかなように、画面の合成
をシーケンシャルに接続された1つ以上の画像表示用の
メモリにおいて、表示出力を走査線上で合成することに
より、プロセッサが画像表示用メモリを占有し、閉塞す
ることなくアクセスすることを可能ならしめ、計算パワ
ーを強化するために複数個用意したプロセッサの画面へ
のアクセスを待ちなく処理し、表示効率を著しく高める
ことができる。また、外部から与える表示選択信号を設
定することによって、各プロセッサの出力表示の位置を
表示画面上で任意の場所に、短時間に、変更することが
できる。
【図面の簡単な説明】
【図1】本発明の構成を示す図である。
【図2】本発明の画像表示用メモリの一実施例を示す図
である。
【図3】本実施例における同期/表示選択信号パターン
を示す図である。
【図4】従来の画像表示用メモリを用いたシステムと本
発明の画像表示用メモリを用いたシステムとを対比して
両者の違いを示す図である。
【符号の説明】
1    データメモリ 2    データメモリアクセス手段 3    表示選択情報保持手段 4    表示選択情報アクセス手段 5    表示位置予測手段 6    表示データ読み出し手段 7    表示データ選択手段 8    表示データ埋め込み手段 9    画像データ同期転送手段 10    画像データ入力 11    画像データ出力 12    表示選択信号入力 13    表示選択信号出力 14    同期信号入力 15    同期信号出力

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】データメモリと、データメモリアクセス手
    段と、表示選択情報保持手段と、表示選択情報アクセス
    手段と、画像データ入力と、画像データ出力と、表示選
    択信号入力と、表示選択信号出力と、同期信号入力と、
    同期信号出力と、前記同期信号入力から入力された同期
    信号から、表示画面上における現在の表示位置を求める
    表示位置予測手段と、前記表示位置予測手段の指示に従
    い、前記データメモリから1つ以上の表示データを読み
    出す表示データ読み出し手段と、前記表示選択信号入力
    から入力された同期信号に同期した表示選択信号によっ
    て、前記表示選択情報保持手段に保持された表示選択情
    報を検索し、現在の表示位置に表示する表示データを前
    記表示データ読み出し手段によって読み出された1つ以
    上の表示データから選択する、あるいは、表示しないこ
    とを決定する表示データ選択手段と、前記表示位置予測
    手段の指示にしたがい、前記表示データ選択手段で選択
    された表示データを、前記画像データ入力から入力され
    た同期信号に同期した画像データの所定位置に埋め込む
    表示データ埋め込み手段と、前記表示データ埋め込み手
    段によって合成された画像データと、前記表示選択信号
    入力から入力された表示選択信号と、前記同期信号入力
    から入力された同期信号を、それぞれ、前記画像データ
    出力と、前記表示選択信号出力と、前記同期信号出力に
    同期して出力する画像データ同期転送手段とを備えるこ
    とを特徴とする画像表示用メモリ。
JP05842091A 1991-02-28 1991-02-28 画像表示用メモリ Expired - Fee Related JP3251027B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05842091A JP3251027B2 (ja) 1991-02-28 1991-02-28 画像表示用メモリ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05842091A JP3251027B2 (ja) 1991-02-28 1991-02-28 画像表示用メモリ

Publications (2)

Publication Number Publication Date
JPH04274287A true JPH04274287A (ja) 1992-09-30
JP3251027B2 JP3251027B2 (ja) 2002-01-28

Family

ID=13083890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05842091A Expired - Fee Related JP3251027B2 (ja) 1991-02-28 1991-02-28 画像表示用メモリ

Country Status (1)

Country Link
JP (1) JP3251027B2 (ja)

Also Published As

Publication number Publication date
JP3251027B2 (ja) 2002-01-28

Similar Documents

Publication Publication Date Title
US6259459B1 (en) Apparatus and method for image data processing of pixel data in raster lines
JPS6145369A (ja) デジタルイメ−ジフレ−ムプロセツサ
JPH0644391B2 (ja) デュアル・ポート・メモリ
JPS58178470A (ja) メモリ制御装置
JPH04274287A (ja) 画像表示用メモリ
JPH11146272A (ja) フィールドメモリを用いた拡大画像信号作成方法
JPH0540456A (ja) 表示装置
US20060050089A1 (en) Method and apparatus for selecting pixels to write to a buffer when creating an enlarged image
JP2002112163A (ja) 画像データ記憶装置及びその画像データ格納方法
JP2001128108A (ja) ビデオ処理装置
US5812829A (en) Image display control system and memory control capable of freely forming display images in various desired display modes
JPH08194818A (ja) 画像処理システムとその記憶装置およびそのアクセス方法
JP2003015624A (ja) オンスクリーンディスプレイ装置
JPH0535257A (ja) 画像メモリ制御方法および画像表示装置
RU1772806C (ru) Устройство дл обработки изображений
WO1986006188A1 (en) Picture processing apparatus
JPH09251545A (ja) 画像処理装置
JP2001243446A (ja) 画像入力処理装置及び処理方法
JP2599045B2 (ja) 垂直方向拡大回路
JPH11331826A (ja) 多画面表示装置
JPS6349984A (ja) 画像処理装置
JPH10187117A (ja) 画像処理システムおよび画像処理方法
JPH08111090A (ja) メモリ制御装置
JPH09311934A (ja) 画像処理装置
JPH0737076A (ja) 画像処理装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990209

LAPS Cancellation because of no payment of annual fees